CN101552749A - 用于恢复和重新定时电磁耦合数据的接收机 - Google Patents

用于恢复和重新定时电磁耦合数据的接收机 Download PDF

Info

Publication number
CN101552749A
CN101552749A CNA2009101332639A CN200910133263A CN101552749A CN 101552749 A CN101552749 A CN 101552749A CN A2009101332639 A CNA2009101332639 A CN A2009101332639A CN 200910133263 A CN200910133263 A CN 200910133263A CN 101552749 A CN101552749 A CN 101552749A
Authority
CN
China
Prior art keywords
signal
retiming
receiver
sampling
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2009101332639A
Other languages
English (en)
Other versions
CN101552749B (zh
Inventor
M·贝克
Z·杨
Q·张
T·希科
L·泰特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN101552749A publication Critical patent/CN101552749A/zh
Application granted granted Critical
Publication of CN101552749B publication Critical patent/CN101552749B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/05—Electric or magnetic storage of signals before transmitting or retransmitting for changing the transmission rate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/273—Tester hardware, i.e. output processing circuits
    • G06F11/2733—Test interface between tester and unit under test
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/001—Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing
    • G01R31/002—Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing where the device under test is an electronic circuit
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/58—Testing of lines, cables or conductors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/12—Network monitoring probes

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Dc Digital Transmission (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

在一个实施例中，本发明包括具有电磁耦合器探针和接收机的系统，该电磁耦合器探针对来自被测器件或被测链路的信号进行电磁采样，接收机例如被配置为从探针接收经采样的电磁信号并且输出与之相对应的数字信号的集成电路。还描述并要求保护其它实施例。

Description

用于恢复和重新定时电磁耦合数据的接收机
背景技术
对于包括半导体器件和总线的现代计算机系统，结合有逻辑/通信量跟踪探针的验证系统/工具被用于调试和验证新的系统和板以供装运，并且还用于快速诊断可以是设计或工艺相关的或者两者兼有的域返回问题，以便避免昂贵的产品召回。为了支持诸如微处理器等等的速度不断加快的半导体器件的带宽，将此类器件连接到存储器、图形和外围设备的总线上的数据率必须不断地升级到更高的速率。出于逻辑验证的目的观测此类器件之间的交互，以便调试这些器件并装运产品。
使用各种直接附连(direct-attached)方法完成对诸如输入/输出(I/O)总线之类的各种数据总线的探测。示例方法包括与逻辑分析器相关联的基于电阻的探针技术。然而，随着总线速度升级到更高的数据率，这种探测可导致被测链路(LUT)的信号完整性问题。
附图说明
图1是根据本发明的一示例实施例的、电磁耦合到LUT的数据接收机的框图。
图2是根据本发明另一示例实施例的接收机的框图。
图3是根据本发明一个实施例的训练操作的流程图。
图4是根据本发明一示例实施例的系统的框图。
图5是根据本发明一实施例的待测试系统的框图。
具体实施方式
为了减轻探测被测器件(DUT)和被测链路(LUT)时的信号完整性问题，可使用基于附连到LUT的电磁(EM)耦合器的探针技术。EM耦合器使用“受控的”串扰对LUT信号采样而仅仅造成对LUT的最小干扰。接着，可以是独立集成电路(IC)或其它专用半导体器件的接收机系统被用于恢复、增强所采样的信号并将其转换成数字形式以从接收机系统发送。
更具体地，本发明的各实施例可提供用于直接附连EM耦合器探针(或耦合器)的接收机。EM耦合器探针(诸如直接附连的EM耦合器探针)使用由LUT上的信号耦合而来的反向串扰对LUT采样。所采样的信号被用于恢复LUT上呈现的数字信号。这通过使用电子接收机元件(下文中也称为接收机)来完成。耦合器探针输出LUT信号的类微商(derivative-like)。随后通过首先积分该信号来恢复LUT输出信号。积分功能与微商功能互逆，因此即使在按比例形式下基带信号也能得到恢复。本发明的各实施例可使用耦合到接收机的分析器件提供对信令验证或逻辑调试的探测。
图1是根据本发明一示例实施例的耦合到LUT的电磁接收机的框图。还可使用其它实施例和配置。图1所示的实施例可涉及在LUT上传送的直流(DC)平衡或非DC平衡数据。作为一个示例，DC平衡数据可包括被编码到数据信号中的时钟信号。
图1示出通过LUT 70连接的发送器件50和接收器件60。术语LUT是指发送器件50和接收器件60之间的至少一个信号连接。发送器件50和接收器件60可以是通过总线、互连、信号线、印刷电路板(pcb)迹线、挠曲电缆、微型同轴电缆和/或其它电气连接装置连接的不同的IC或其它半导体元件。
发送器件50可包括处理电路或其它此类电路来生成要在LUT 70上发送到接收器件60的数据。数据可以是差分DC编码数据。发送器件50可被设置在一个芯片上而接收器件60可被设置在另一个芯片上，从而至少LUT 70被连接在这两个芯片之间以使数据能在这两个芯片之间传送。可在产品(其包括这两个芯片中的至少之一)验证过程期间、在产品(其包括这两个芯片中的至少之一)调试期间和/或在产品(其包括这两个芯片中的至少之一)实际使用期间发送和/或验证数据。
图1所示的EM接收机100可包括耦合到LUT 70的EM耦合器探针110和连接到EM耦合器探针110的接收机120。接收机120可使用微型同轴电缆、印刷电路板(pcb)迹线、挠曲电缆和/或其它电气连接装置连接到EM耦合器探针110。EM耦合器探针110可提供采样电磁信号。作为一个示例，EM耦合器探针110可包括为LUT 70的每个差分迹线对提供的两个平行的信号迹线。EM耦合器探针110可被耦合到LUT 70，例如直接耦合到LUT 70。另外，EM耦合器探针110可通过电感耦合和电容耦合两者被交流(AC)耦合到LUT 70。作为一个示例，作为耦合信号对LUT信号的量度的耦合器探针强度可被设置在约0.1＜Kc＜0.2之间，其中Kc被定义为用以去除LUT信号功率的约1％到4％的耦合系数(即，耦合器输出电压与耦合器探针输入端的LUT电压的比率)。这可使LUT信号完整性影响最小化。EM耦合器探针110的其它示例也在本发明的范围内。
接收机120可基于在LUT 70上传送的数据(或数据模式)从EM耦合器探针110接收采样电磁信号。接收机120可处理该数据以生成可被发送到诸如逻辑分析器之类的另一个器件的经恢复且经重新定时的数字信号，或者直接分析该数据。EM接收机100的接收机120的输入和输出可以是差分的。接收机120的输出信号可被提供给分析器件以验证LUT上的数据或使之无效。分析器件可以是示波器、逻辑分析器或分析所恢复数据的其它装置。接收机120还可直接处理该数据。因此，接收机120对所接收的电磁信号执行信号处理以使与所采样的信号相对应的经重新定时的数字数据信号被验证。
在一个实施例中，从EM耦合器探针110接收的EM耦合信号首先由模拟前端(AFE)125恢复和放大，其中AFE 125可包括诸如积分器、放大器和均衡器以及固定偏差(droop)控制电路之类的各种电路。经调节的模拟信号从AFE 125被提供到重新定时器130，重新定时器130将模拟波形转换成数字位、执行时钟-数据恢复并且将输入的数据流重新定时到不同的时钟。在一个实现中，重新定时器130可包括至少两个并行路径，其中之一是生成用于输出到发射机145的经重新定时的数字数据的数据路径，而被称为误差路径的第二并行路径将有关各种信息的反馈信息提供到有限状态机(FSM)140，其中所述各种信息可用于控制重新定时器130的数据路径的采样时钟。在该实现中，每个并行路径又可包括对处于不同时钟相位的输入模拟信号采样的采样器，这由FSM 140控制。例如，每个并行路径可包括多个采样器，例如四个这样的采样器，其中之一由相应的采样时钟(即，数据路径的数据采样时钟和误差路径的误差采样时钟)计时，而其余采样器可由相应的、相对于采样时钟处于不同相位的误差时钟计时。通过反馈关于由每个采样器在这些不同的时钟相位所采样的值的信息，FSM140可精确地控制数据采样时钟的相位使得时钟被定位于数据眼(data eye)的基本中点以便获得最佳性能。
注意，被生成用于控制采样器的时钟又可响应于来自FSM 140的控制信息生成，FSM 140可将这种信息提供到重新定时器130中的多个相位内插器(PI)。如此，重新定时器130还可包括诸如锁相环路(PLL)或延迟锁定环路(DLL)之类的时钟控制机制以生成被提供给相位内插器的时钟，每个相位内插器随后调整该时钟以生成各种采样时钟和误差时钟。
FSM 140为模拟前端120和重新定时器130提供控制设置的自动训练和校准。还可从外部重写和监视这些设置。可从外部硬件/软件或其它控制接口接收这种重写控制信号。最后，发射机145连接到重新定时器130的输出端以发送来自接收机120的数字数据。
各实施例可将经重新定时的数字化位发送到不同实施例中的各种位置。例如，在一个实现中，经重新定时的数字化数据可被发送到分析设备或包含用于数据分析和系统调试的逻辑功能的专用集成电路(ASIC)。或者，可通过将更多的发射机添加到接收机中(例如，并联的多个发射机145)将高速传入数据流转换成较低速度的通信量，从而可使用现场可编程门阵列(FPGA)代替ASIC。注意，在不同的实施例中，链路层和协议功能可被集成到接收机120或后端ASIC中。
为确保最佳性能，各实施例还可包括管芯上观测仪器(scope)来监视传入数据眼的眼张开(eye opening)以及基于眼宽(eye width)的训练控制设置。如图2所示，可与图1的接收机120类似地安排接收机120’。然而，注意，可提供管芯上观测仪器135来确定关于数据眼的眼张开信息。如图所示，管芯上观测仪器(ODS)135可被耦合为从重新定时器130接收信息并向FSM 140提供对眼张开的测量。在一个实施例中，这种眼张开信息可与数据眼的宽度相对应。或者，其它眼张开信息，诸如眼张开幅度、眼张开区域或其它数据眼度量信息。出于反馈和训练目的，可向也被用于采样数据的一个或多个时钟(例如，误差采样时钟)提供这种信息。
基于该信息，FSM 140可将控制信息发送到AFE 125和重新定时器130两者。例如，基于所接收的信息，FSM 140可控制诸如均衡器、固定偏差控制、偏移控制、输入终端电阻、积分器等等各种模拟前端元件。此外，FSM 140可向重新定时器130提供控制信息，例如一个或多个相位内插器的控制信息，从而动态地更新在重新定时器130中使用的一个或多个采样时钟。
各实施例可在通电之后执行初始校准以及实时训练以补偿诸如电压、温度等等时变因素。注意，可使用已知或者未知或非确定性的(即随机的)传入信息完成所执行的初始训练。即，对于该训练相位，不需要耦合到LUT的发射机来发送已知训练模式。相反，各实施例可使用随机信息执行训练。更具体地，ODS 135和FSM 140可通过使用传入数据流中存在的转换而不是搜索和锁定已知训练模式来执行校准。这样，可建立窗口，数据眼的转换在该窗口周围发生，并且背离该窗口且朝向数据眼的中心移动数据采样时钟。例如，由ODS 135向FSM 140提供的信息可包括多个计数值，每一个对应于在与眼宽相关联的给定窗口中发生的转换。或者，可将转换指示从ODS 135发送到FSM 140，FSM 140可计数在每个窗口中发生的转换。例如，可建立三个窗口，其中每个对应于采样时钟和误差时钟之间的单位间隔(UI)的一部分。可为每个窗口保持计数值并且将该计数值从ODS 135提供到FSM 140。FSM 140可分析多个计数值以确定具有最小数量的转换的窗口，该窗口可能对应于基本上在数据眼的中心发生的采样时钟相位。然而，其它实现是可能的。注意，同一接收机中的各个通道(lane)可被独立地训练。即，在各种实现中，图1的接收机120和图2的接收机120’可具有多个通道或路径，每一个被配置为与图1和图2所示的相同，其每个路径与接收机所耦合到的LUT的给定差分通道相关联。
实施训练的各种方式可在不同实施例中实现。现在参考图3，所示出的是根据本发明一个实施例的训练操作的流程图。如图3所示，过程200可对应于发生在初始化以及在正常系统操作期间两者的训练以使得能够根据本发明的实施例对接收机内的各种参数进行自适应控制。
如图3所示，方法200可通过扫描偏移设置来开始。这种偏移设置可与EM耦合器信道或接收机的模拟前端内的一个或多个增益级相关联。因为在传入数据的多个循环期间各种偏移值被提供给诸如模拟前端的一个或多个增益级之类的不同元件，所以可确定最佳设置。更具体地，当从AFE 125的输出端生成的输出数据触发(toggle)时可出现最佳设置。即，在一些实现中，尤其在差分实现中，当正信号线和负信号线上的值触发时，这可以是最佳偏移设置的指示。因此，在框210，可获得该偏移设置并将其用于向模拟前端的各种元件提供控制信号。注意，在一些实现中，重新定时器130的反馈路径(例如，关于图1)可提供被分析以确定输出触发的数据输出。
仍参考图3，接下来在框220，可在一定范围的此类设置中扫描固定偏差设置。通过使用这些固定偏差设置，可确定基于眼大小的最佳固定偏差设置。注意，框220包括嵌套循环，其中在框225对于每个固定偏差设置扫描一定范围的均衡设置。因而对第一固定偏差设置扫描一定范围的均衡设置。在该范围的被扫描均衡设置中，可基于眼大小确定最佳设置。即，在该范围的均衡设置中，一个这样的设置可提供具有最大值的眼宽。被扫描均衡值的这一均衡设置可被存储在例如与FSM相关联的临时存储器中。控制随后返回框220以扫描固定偏差设置，例如将固定偏差设置调整到一定范围设置定时的下一组值。再一次，可对该更新的固定偏差设置扫描均衡设置，并且可再次确定与最宽的眼宽相关联的均衡设置。可重复执行这些操作直至所有固定偏差设置被扫描。因此，在框220的结尾，可基于多个固定偏差设置的具有最佳性能(例如，最大眼宽)的给定的一个设置来设定最佳确定的固定偏差/均衡设置。如此，模拟前端的这些各种值可经由控制信号从FSM 140施加到AFE 130以实现接收机120的最佳操作。在这种训练之后，正常接收机操作可进行，并且图3的训练方法可进入空闲阶段230。
为在实时操作期间进一步提供自适应行为，附加的实时训练可进行。具体地，在可由用户控制的或由外部元件设定的或者如FSM确定的给定间隔，可确定偏移轨迹启用是否已经开始(菱形240)。如果是这样，则可更新偏移设置。如框245所示，这种设置可基于眼测量。例如，偏移设置可在第一方向以及所测眼宽上更新。如果眼宽变得更大，则可使用偏移控制的这一经更新的设置。如果没有，则可在另一方向上调整设置(从原始设置)以确定眼宽是否改变为更宽的宽度。如果是这样，则第二经更新的值可被应用于控制偏移值。否则不进行控制值的更新。如图3所示，控制从框245返回框230。
仍参考图3，稍后可确定偏移轨迹启用是否已开始。如果没有，则控制可传递到菱形250以确定固定偏差轨迹更新是否已启用。如果是这样，则控制传递到框255，在此可更新固定偏差设置。以与以上关于框245所述的类似的方式，是否更新固定偏差设置的判定可基于当前眼宽值与对相应的经更新的固定偏差设置确定的眼宽值之间的眼宽测量。在这种更新(如果被执行)之后，控制传递回框230。再一次，稍后可确定偏移轨迹更新、固定偏差轨迹更新或均衡器轨迹更新是否已启用。如果均衡器轨迹更新已在菱形260启用，则控制可传递到框265，在此可更新均衡器设置。如同框245和255的情况一样，这种均衡器更新可基于眼宽的测量。在这种更新之后，控制传递回框230。尽管利用图3的实施例中的这一特殊实现来描述，但是本发明的范围在这方面不受限制。例如，训练算法可扩展到可使用的任何其它控制设置(例如，AFE输入终端)。
因而各实施例提供使用非侵入性探测技术对高速串行总线进行原位调试和测试，这降低了对于诸如桌上型电脑和服务器处理机之类的各种元件的每单位成本。此外，通过启用EM探针耦合，可实现显著的管芯面积节省，因为可去除管芯上镜像端口(mirror-port)(用作测试端口)。各实施例可用于探测各种总线体系结构，诸如点对点互连技术、基于PCI ExpressTM规范基础说明书1.1版本(2005年3月28日发布)的外设部件互连(PCI)ExpressTM(PCIeTM)链路、双数据率(DDR)以及其它高数据率总线/链路探测应用。另外，各实施例可用于电磁探测而不需要双列直插存储器模块(DIMM)或其它此类设备上的中继器。
在提高的被监视链路速率方面改进的逻辑探测可靠性和性能可提供对产品的更快速调试以使产品能被更快速地引入市场，以及对故障报告的现场返回的更快速调试以确保故障可被隔离并且软件、测试、处理或其它工作区可被及时识别以防止昂贵的返回和召回。
图4是根据本发明一示例实施例的系统的示图。还可使用其它实施例和配置。更具体地，图4示出以与以上关于图1所述的类似的方式通过LUT 70连接的发送器件50和接收器件60。在该示例中，DC平衡数据信号或非DC平衡数据信号可在发送器件50和接收器件60之间传送。
图4还示出EM接收机400，其包括耦合到LUT 70的EM耦合器探针110和耦合到EM耦合器探针110的接收机420。EM耦合器探针110可提供采样电磁信号。接收机420可基于在LUT 70上传送的数据(或数据模式)从EM耦合器探针110接收采样电磁信号。接收机420可提供数字化的重新定时的信号，并且可对应于上述的接收机120或120’或者基于从EM耦合器探针110接收的电磁信号提供经恢复的且经重新定时的数字信号的另一接收机。
图4另外示出耦合到接收机420的分析器件430以接收经重新定时的信号且验证这些信号或使之无效。分析器件430可包括示波器、逻辑分析器、定制硬件/软件和/或固件以分析数字信号。作为一个示例，分析器件430可将输入数字数据与对应于越过LUT 70传送的数据的测试数据相比较。该测试数据可被适当地存储在存储器件中的分析器件430上并且在被存储于其上之前可从另一个源提供。
各实施例可用于探测许多不同的系统类型。现在参考图5，所示出的是根据本发明一实施例的系统的框图。如图5所示，多处理器系统500是点对点互连系统，并且包括经由点对点互连550耦合的第一处理器570和第二处理器580。如图5所示，处理器570和580中的每一个都可以是多核处理器，包括第一和第二处理器核(即，处理器核574a与574b以及处理器核584a与584b)。作为一个示例，可使用EM耦合探测互连550，而根据本发明一实施例EM耦合又耦合到接收机。注意，其它体系结构是可能的。例如，代替图5的点对点体系结构，系统可实施多点总线或另一此类体系结构。
仍参考图5，第一处理器570还包括存储器控制器集线器(MCH)572与点对点(P-P)接口576和578。类似地，第二处理器580包括MCH 582与P-P接口586和588。如图5所示，MCH 572和582将各处理器耦合到各自的存储器，即存储器532和存储器534，这些存储器可以是主存储器(例如，动态随机存取存储器(DRAM))的本地附连到相应处理器的部分。第一处理器570和第二处理器580可分别经由P-P互连552和554耦合到芯片组590。如图5所示，芯片组590包括P-P接口594和598。
此外，芯片组590包括经由P-P互连539将芯片组590与高性能图形引擎538耦合的接口592。接着，芯片组590可经由接口596耦合到第一总线516。如图5所示，各种I/O设备514可与将第一总线516耦合到第二总线520的总线桥接器518一起耦合到第一总线516。各种设备可被耦合到第二总线520，例如键盘/鼠标522、通信设备526以及诸如磁盘驱动器或其它大容量存储设备之类的数据存储单元528，比如在一个实施例中该数据存储单元528可包括代码530。此外，音频I/O可被耦合到第二总线520。
各实施例可被实现为代码并且可被存储在其上存储有指令的存储介质上，其中这些指令可用于编程系统以执行这些指令。存储介质可包括但不限于任何类型的磁盘，包括软盘、光盘、压缩盘只读存储器(CD-ROM)、可重写压缩盘(CD-RW)以及磁光盘，半导体器件，比如只读存储器(ROM)、诸如动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)之类的随机存取存储器(RAM)、可擦除可编程只读存储器(EPROM)、闪存、电可擦除可编程只读存储器(EEPROM)，磁卡或光卡，或适于存储电子指令的任何其它类型的介质。
尽管已关于有限数量的实施例描述了本发明，本领域中的技术人员将从中认识到许多修改和变型。所附权利要求书旨在涵盖落入本发明的真实精神和范围内的所有这些修改和变型。

Claims (20)

1.一种集成电路，包括：
从电磁耦合器探针接收所采样的电磁信号的接收机器件，其中所述电磁耦合器探针对来自被测器件(DUT)或被测链路(LUT)的信号电磁采样，所述接收机器件输出与来自所述DUT或所述LUT的所述信号相对应的数字信号。
2.如权利要求1所述的集成电路，其特征在于，所述接收机器件包括接收所述经电磁采样的信号并且将所采样的信号转换成所述数字信号的重新定时器。
3.如权利要求2所述的集成电路，其特征在于，还包括耦合到所述重新定时器的、从所述重新定时器接收眼大小信息并且向有限状态机(FSM)提供眼大小测量的管芯上观测仪器。
4.如权利要求3所述的集成电路，其特征在于，所述FSM响应于来自所述管芯上观测仪器的反馈信息控制所述重新定时器的采样时钟的相位。
5.如权利要求2所述的集成电路，其特征在于，还包括耦合到所述重新定时器的、调节所述数字信号以向附连到所述接收机器件的逻辑分析器或分析专用集成电路(ASIC)发送的发射机。
6.如权利要求1所述的集成电路，其特征在于，所述集成电路还包括接收所述经电磁采样的信号并且调节所采样信号的模拟前端，其中所述模拟前端的输出端连接到所述重新定时器的输入端。
7.如权利要求6所述的集成电路，其特征在于，所述FSM在训练相位期间执行对所述模拟前端的自适应控制，在所述训练相位中在所述LUT上传送的非确定性数据被从所述电磁耦合器探针提供到所述接收机器件。
8.如权利要求7所述的集成电路，其特征在于，所述FSM至少部分地基于所述非确定性数据确定采样时钟的最佳位置。
9.一种方法，包括：
从耦合到接收机电路中的被测链路(LUT)的电磁探针接收非确定性数据，其中所述接收机电路耦合到所述电磁探针；
调整所述接收机电路的模拟前端(AFE)的至少一个第一控制设置直至来自所述AFE的输出信号触发；
针对第一多个迭代调整至少一个第二控制设置并且在每个迭代确定与所述非确定性数据相对应的数据眼的大小；
设置所述至少一个第一控制设置与所述输出信号触发时的设置相对应，并且基于所确定的数据眼大小设置所述至少一个第二控制设置以完成所述接收机电路的训练相位；以及
在对所述LUT的测试操作期间自适应地更新所述第一和第二控制设置中的至少一个。
10.如权利要求9所述的方法，其特征在于，还包括在所述第一多个迭代的每一个针对第二多个迭代调整至少一个第三控制设置。
11.如权利要求10所述的方法，其特征在于，所述第一控制设置、所述第二控制设置和所述第三控制设置分别包括偏移设置、固定偏差设置和均衡设置。
12.如权利要求9所述的方法，其特征在于，还包括确定所述接收机电路的管芯上观测仪器中的数据眼大小，其中所述接收机电路是耦合到所述电磁探针的集成电路。
13.如权利要求12所述的方法，其特征在于，还包括从所述管芯上观测仪器接收状态机中的数据眼大小并且至少部分地基于所述数据眼大小控制所述接收机电路的重新定时器的采样时钟。
14.如权利要求13所述的方法，其特征在于，还包括响应于所述采样时钟采样所述重新定时器中的非确定性数据并且从所述接收机电路发送与所述非确定性数据相对应的数字信号。
15.一种系统，包括：
对来自被测器件(DUT)的信号电磁采样的电磁耦合器探针；以及
耦合到所述电磁耦合器探针的、从所述电磁耦合器探针接收所采样的电磁信号并且输出与所采样的电磁信号相对应的数字信号的接收机器件。
16.如权利要求15所述的系统，其特征在于，所述接收机器件包括接收所述经采样的电磁信号并且将所述经采样的电磁信号转换成所述数字信号的重新定时器。
17.如权利要求16所述的系统，其特征在于，还包括耦合到所述重新定时器的、从所述重新定时器接收眼宽信息并且向有限状态机(FSM)提供眼宽测量的管芯上观测仪器。
18.如权利要求17所述的系统，其特征在于，所述接收机器件是还包括模拟前端的集成电路，所述模拟前端接收所述经采样的电磁信号并且调节所述经采样的电磁信号，所述模拟前端的输出端耦合到所述重新定时器的输入端。
19.如权利要求18所述的系统，其特征在于，所述FSM在训练相位期间执行对所述重新定时器的自适应控制，在所述训练相位中在所述DUT上传送的非确定性数据被从所述电磁耦合器探针提供到所述接收机器件。
20.如权利要求19所述的系统，其特征在于，所述FSM在正常测试操作期间执行所述自适应控制以更新在所述训练相位期间确定的至少一个设置。
CN2009101332639A 2008-04-01 2009-04-01 用于恢复和重新定时电磁耦合数据的方法、系统和集成电路 Active CN101552749B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/080,262 US7900098B2 (en) 2008-04-01 2008-04-01 Receiver for recovering and retiming electromagnetically coupled data
US12/080,262 2008-04-01

Publications (2)

Publication Number Publication Date
CN101552749A true CN101552749A (zh) 2009-10-07
CN101552749B CN101552749B (zh) 2013-02-06

Family

ID=41116137

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101332639A Active CN101552749B (zh) 2008-04-01 2009-04-01 用于恢复和重新定时电磁耦合数据的方法、系统和集成电路

Country Status (8)

Country Link
US (1) US7900098B2 (zh)
JP (1) JP5341118B2 (zh)
KR (1) KR101208164B1 (zh)
CN (1) CN101552749B (zh)
DE (1) DE112009000739B4 (zh)
GB (2) GB2470868B (zh)
TW (1) TWI390227B (zh)
WO (1) WO2009151738A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104865423A (zh) * 2013-12-26 2015-08-26 孕龙科技股份有限公司 用于逻辑分析仪的主动式探棒
CN106448719A (zh) * 2015-08-06 2017-02-22 群联电子股份有限公司 信号调变方法、可适性均衡器及存储器存储装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8327198B2 (en) 2009-08-14 2012-12-04 Intel Corporation On-die logic analyzer for semiconductor die
US8351559B1 (en) * 2010-04-13 2013-01-08 Smsc Holdings S.A.R.L. Sample time correction for multiphase clocks
TWI540322B (zh) 2012-09-08 2016-07-01 西凱渥資訊處理科技公司 關於近場電磁探針及掃描器之系統，裝置及方法
US9910484B2 (en) * 2013-11-26 2018-03-06 Intel Corporation Voltage regulator training
US9264187B1 (en) 2014-10-09 2016-02-16 Intel Corporation Measuring bit error rate during runtime of a receiver circuit
US9571311B2 (en) * 2014-11-26 2017-02-14 Samsung Display Co., Ltd. Adaptive cyclic offset cancellation for the receiver front-end of high-speed serial links
US10139438B2 (en) * 2016-08-25 2018-11-27 Intel Corporation Apparatus and method for calibrating high speed serial receiver analog front end and phase detector
CN106682363B (zh) * 2017-01-22 2019-08-13 东南大学 一种类奔德斯分解的下垂控制孤岛微电网潮流计算方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3195195B2 (ja) * 1995-06-01 2001-08-06 株式会社日立製作所 被試験基板における電子回路動作試験方法及びその装置
JP3082900B2 (ja) * 1995-11-06 2000-08-28 横河電機株式会社 Ｉｃテスタ
US6009488A (en) 1997-11-07 1999-12-28 Microlinc, Llc Computer having packet-based interconnect channel
US6697420B1 (en) * 1999-05-25 2004-02-24 Intel Corporation Symbol-based signaling for an electromagnetically-coupled bus system
US6625682B1 (en) * 1999-05-25 2003-09-23 Intel Corporation Electromagnetically-coupled bus system
KR100303315B1 (ko) * 1999-08-05 2001-11-01 윤종용 전송속도 무의존성의 광수신 방법 및 장치
US6573801B1 (en) * 2000-11-15 2003-06-03 Intel Corporation Electromagnetic coupler
US7069483B2 (en) * 2002-05-13 2006-06-27 Kiyon, Inc. System and method for identifying nodes in a wireless mesh network
US7373561B2 (en) * 2002-10-29 2008-05-13 Broadcom Corporation Integrated packet bit error rate tester for 10G SERDES
US6825738B2 (en) * 2002-12-18 2004-11-30 Analog Devices, Inc. Reduced size microwave directional coupler
JP4331641B2 (ja) * 2004-04-09 2009-09-16 富士通株式会社 等化回路を有する受信回路
US20060031031A1 (en) * 2004-08-06 2006-02-09 Cohn Robert C Method and apparatus for processing eye diagram data
US7633877B2 (en) * 2005-11-18 2009-12-15 Intel Corporation Method and apparatus for meeting compliance for debugging and testing a multi-speed, point-to-point link
JP4951534B2 (ja) * 2006-01-25 2012-06-13 株式会社アドバンテスト 試験装置および試験方法
US7365532B2 (en) 2006-03-31 2008-04-29 Intel Corporation Apparatus to receive signals from electromagnetic coupler
US20080170610A1 (en) * 2007-01-11 2008-07-17 Harper Marcellus C High Speed Serial Test Circuits
US7605671B2 (en) * 2007-09-26 2009-10-20 Intel Corporation Component-less termination for electromagnetic couplers used in high speed/frequency differential signaling
US20090085697A1 (en) * 2007-09-27 2009-04-02 Todd Hinck Method and apparatus for analog validation of high speed buses using electromagnetic couplers

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104865423A (zh) * 2013-12-26 2015-08-26 孕龙科技股份有限公司 用于逻辑分析仪的主动式探棒
TWI565955B (zh) * 2013-12-26 2017-01-11 孕龍科技股份有限公司 用於邏輯分析儀之主動式探棒
CN104865423B (zh) * 2013-12-26 2017-09-26 孕龙科技股份有限公司 用于逻辑分析仪的主动式探棒
CN106448719A (zh) * 2015-08-06 2017-02-22 群联电子股份有限公司 信号调变方法、可适性均衡器及存储器存储装置
CN106448719B (zh) * 2015-08-06 2019-01-08 群联电子股份有限公司 信号调变方法、可适性均衡器及存储器存储装置

Also Published As

Publication number Publication date
US20090243638A1 (en) 2009-10-01
TWI390227B (zh) 2013-03-21
CN101552749B (zh) 2013-02-06
GB201016414D0 (en) 2010-11-10
JP5341118B2 (ja) 2013-11-13
GB2470868B (en) 2012-06-06
GB2487501B (en) 2012-09-12
WO2009151738A2 (en) 2009-12-17
US7900098B2 (en) 2011-03-01
DE112009000739B4 (de) 2021-06-17
JP2011513766A (ja) 2011-04-28
TW201005314A (en) 2010-02-01
WO2009151738A3 (en) 2010-02-25
GB2470868A (en) 2010-12-08
DE112009000739T5 (de) 2011-03-03
KR101208164B1 (ko) 2012-12-04
GB2487501A (en) 2012-07-25
KR20100127808A (ko) 2010-12-06
GB201205859D0 (en) 2012-05-16

Similar Documents

Publication Publication Date Title
CN101552749B (zh) 用于恢复和重新定时电磁耦合数据的方法、系统和集成电路
US11669124B2 (en) Drift tracking feedback for communication channels
US7139957B2 (en) Automatic self test of an integrated circuit component via AC I/O loopback
JP5318767B2 (ja) テスタ入力／出力共用
KR101855802B1 (ko) 패턴합성기기 및 이를 포함하는 반도체 테스트 시스템
JP5666575B2 (ja) メモリデバイスにおける書き込みタイミングの調節
KR101369963B1 (ko) 복수의 집적회로 장치를 포함하는 집적회로 모듈을테스트하기 위한 시스템 및 방법
CN106415293A (zh) 用于i/o ac定时的基于占空比的定时余量调整
US9502099B2 (en) Managing skew in data signals with multiple modes
KR100958902B1 (ko) 위상 조정 기능의 평가 방법, 정보 처리 장치, 및 컴퓨터판독 가능한 정보 기록 매체
CN1757193B (zh) 高速串行接收器的自动眼形图老化测试技术
WO2007131130A2 (en) Interface test circuit
KR20080011805A (ko) 반도체 메모리 장치의 내부 클럭 신호를 데이터 스트로브신호로서 이용하는 반도체 메모리 장치의 테스트 방법 및테스트 시스템
US20160141012A1 (en) Managing skew in data signals
US6618305B2 (en) Test circuit for testing a circuit
US20040002832A1 (en) Method and apparatus for boundary scan of serial interfaces
CN108414822A (zh) 一种信号质量检测电路及方法
JP2022524235A (ja) 信号のエッジの時点を検出するための方法及び評価ユニット

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant