CN104865423B - 用于逻辑分析仪的主动式探棒 - Google Patents

Abstract

一种用于逻辑分析仪的主动式探棒，与一具有FPGA解码器的逻辑分析仪及一待测电路板电性连接，该主动式探棒包含一与该逻辑分析仪的FPGA解码器电性连接的LVDS差动线材及一前端装置，该前端装置用以截取该待测电路板所输入的微弱信号，而该前端装置不需长距离传输微弱信号，以降低微弱信号的影响，且能够直接输出一LVDS差动信号至该LVDS差动线材，以由该LVDS差动线材传送LVDS差动信号至该逻辑分析仪的FPGA解码器进行解码，由于前端装置主要用于截取微弱信号，因是短距离的传输，故信号不会有反射的现象，因此不会影响信号品质，而信号大小也不会遭到衰减。

Description

用于逻辑分析仪的主动式探棒

技术领域

本发明是有关一种用于逻辑分析仪的主动式探棒，特别是指一种用于截取微弱信号、并仅将微弱信号进行短距离的传输的主动式探棒，故信号不会有反射的现象，因此不会影响信号品质，而信号大小也不会遭到衰减。

背景技术

现今在电子产品日益数位化的今日，传统的示波器已不足以量测8到16通道，甚至更多通道的逻辑信号，虽然线上模拟器(ICE)能解决很多数位化的问题，但真正时序问题乃无法由偏重软体开发导向的线上模拟器来处理，再加上线上模拟器专用于特定微电脑系统，因此逻辑分析仪乃成为数位工程师们必备的量测仪器之一，它能把所需要的数据以很有条理的格式表示出来，使用者能很方便的将数位电路的动作过程显示在逻辑分析仪的的荧幕上。

而传统上，逻辑分析仪使用的是被动式探棒(passive probe pod)，其内部整合了信号侦测电路，每个通道的总电容值最高达16pF，最多可侦测八个通道；但因这一类的被动式探棒如图1A所示，该被动式探棒2为一种single end线材，用以将远端待测电路板1的微弱信号做截取后，将微弱信号经过长距离输入至该具有运算放大器31、比较器32及FPGA解码器33的逻辑分析仪3，而该运算放大器31能够将输入该逻辑分析仪3的微弱信号进行前级放大后，再由该比较器32输出一LVDS差动信号至该FPGA解码器33中进行解码；

但由图1B可知上述技术会有以下缺点：

1.微弱信号经过太长距离的single end线材传输后，信号无法避免的会被衰减，因此会影响信号品质，故在放大及解码的过程中会发生有解不到资料且掉资料的情形。

2.微弱信号经过太长距离的single end线材传输后，因信号会有反射的现象发生而影响信号品质.所以在放大及解码的过程中亦会有解不到资料且掉资料的情形发生。

因此，为了克服上述问题，必须使微弱信号不用经过太长距离的single end线材传输，同时将微弱信号转换为差动信号，即可使用差动信号进行长距离的传输，由于差动信号本身的特性便可以克服干扰，故能够解决微弱信号在传统的长距离single end线材上传输时容易受到干扰的问题，如此应为一最佳解决方案。

发明内容

本发明的目的在于提供一种用于逻辑分析仪的主动式探棒，其能克服现有技术的缺陷，能使微弱信号不用经过太长距离的传输，长距离的传输信号不会有反射的现象，避免影响信号品质，而信号大小也不会遭到衰减。

为实现上述目的，本发明公开了一种用于逻辑分析仪的主动式探棒，与一具有FPGA解码器的逻辑分析仪及一待测电路板电性连接，其特征在于该主动式探棒包含：

一LVDS差动线材，与该逻辑分析仪的FPGA解码器电性连接；以及

一前端装置，与该LVDS差动线材及该待测电路板电性连接，用以截取该待测电路板所输入的微弱信号，而该前端装置不需长距离传输微弱信号，以降低微弱信号受干扰的影响，且能够直接输出一LVDS差动信号至该LVDS差动线材，以由该LVDS差动线材传送LVDS差动信号至该逻辑分析仪的FPGA解码器进行解码。

其中，该前端装置为一LVDS驱动器，该LVDS驱动器用以截取该待测电路板所输入的微弱信号，而该LVDS驱动器不需长距离传输微弱信号，以降低微弱信号受干扰的影响，并直接放大微弱信号与比较微弱信号、再输出一LVDS差动信号至该LVDS差动线材。

其中，该LVDS驱动器所接收的微弱信号的频率小于400MHZ。

其中，该LVDS驱动器所接收的微弱信号的电压大于2V以上，该LVDS驱动器才能够运作。

其中，该前端装置为一比较器，该比较器包含：

一信号截取模组，用以截取该待测电路板所输入的微弱信号，而该信号截取模组不需长距离传输微弱信号，以降低微弱信号受干扰的影响；

一阻抗匹配模组，与该信号截取模组电性连接，用以对所输入的微弱信号进行阻抗匹配；

一比较器模组，与该信号截取模组及该LVDS差动线材电性连接，能够接收该信号截取模组所截取的微弱信号，并输出一LVDS差动信号输出至该LVDS差动线材；

一调整电压模组，与该比较器模组电性连接，依据所输入的微弱信号的输入电压大小，调整最适当的参考电压与输入电压进行比较，以使该比较器模组能够得到一最佳的LVDS差动信号输出至该LVDS差动线材，以由该LVDS差动线材传送LVDS差动信号至该逻辑分析仪的FPGA解码器进行解码；

一稳定输出模组，与该比较器模组电性连接，该稳定输出模组用以稳定LVDS差动信号的输出电压，当稳定输出模组侦测该微弱信号的输入电压于参考电压附近抖动时，将能够控制该比较器不会引发输出电压改变，以使输出的LVDS差动信号不受影响。

其中，该比较器所接收的微弱信号的频率小于400MHZ。

其中，更包含有一差动输入单端输出信号转换器，该差动输入单端输出信号转换器会与该FPGA解码器及该LVDS差动线材进行电性连接，且该前端装置为一单端输入差动输出电路模组，该单端输入差动输出电路模组包含：

一信号截取模组，用以截取该待测电路板所输入的微弱信号，而该信号截取模组不需长距离传输微弱信号，以降低微弱信号受干扰的影响；

一调整电压模组，与该信号截取模组电性连接，依据所输入的微弱信号的输入电压大小，调整为一最佳的信号输入；

一阻抗匹配模组，与该信号截取模组电性连接，用以对所输入的微弱信号进行阻抗匹配；

一差动模式电路调整模组，与该信号截取模组及该LVDS差动线材电性连接，能够接收该信号截取模组所截取的微弱信号，并输出一LVDS差动信号输出至该LVDS差动线材，以由该LVDS差动线材传送LVDS差动信号至该差动输入单端输出信号转换器后，该差动输入单端输出信号转换器将会转换LVDS差动信号为单端输入信号，并再将单端输入信号输入至该逻辑分析仪的FPGA解码器进行解码。

其中，该前端装置为一差动输入调整器，该差动输入调整器包含：

一前端LVDS差动线材，用以截取该待测电路板所输入的微弱信号，而该前端LVDS差动线材不需长距离传输微弱信号，以降低微弱信号受干扰的影响；

一阻抗匹配模组，与该前端LVDS差动线材电性连接，用以对所输入的微弱信号进行阻抗匹配；

一差动模式电路调整模组，与该前端LVDS差动线材及该LVDS差动线材电性连接，能够接收该信号截取模组所截取的微弱信号，并输出一放大强度后的LVDS差动信号输出至该LVDS差动线材，以由该LVDS差动线材传送LVDS差动信号至该逻辑分析仪的FPGA解码器进行解码。

由此，本发明能实现如下技术效果：

1.使微弱信号不用经过太长距离的传输，同时将微弱信号转换为差动信号，即可使用差动信号进行长距离的传输，故信号不会有反射的现象，因此不会影响信号品质，而信号大小也不会遭到衰减。

2.能够克服传统探棒量测线材上长距离传输高速且微弱信号时容易受到干扰的问题，本发明的主动式探棒能够采用LVDS驱动器或是比较器，因此针对高速信号(尤其是400MHz以内)的量测都有很好的效果，除此之外，更具有设计简单、效果良好、品质稳定等特点。

附图说明

图1A：习用用于逻辑分析仪的被动式探棒的架构示意图。

图1B：习用用于逻辑分析仪的被动式探棒的输入与输出的测试波形示意图。

图2：本发明用于逻辑分析仪的主动式探棒的架构示意图。

图3A：本发明用于逻辑分析仪的主动式探棒的第一实施例的架构示意图。

图3B：本发明用于逻辑分析仪的主动式探棒的第一实施例的电路示意图。

图3C：本发明用于逻辑分析仪的主动式探棒的第一实施例的输入与输出的测试波形示意图。

图4A：本发明用于逻辑分析仪的主动式探棒的第二实施例的架构示意图。

图4B：本发明用于逻辑分析仪的主动式探棒的第二实施例的比较器架构示意图。

图4C：本发明用于逻辑分析仪的主动式探棒的第二实施例的电路示意图。

图4D：本发明用于逻辑分析仪的主动式探棒的第二实施例的输入与输出的测试波形示意图。

图5A：本发明用于逻辑分析仪的主动式探棒的第三实施例的架构示意图。

图5B：本发明用于逻辑分析仪的主动式探棒的第三实施例的单端输入差动输出调整器架构示意图。

图5C：本发明用于逻辑分析仪的主动式探棒的第三实施例的单端输入差动输出电路模组的电路示意图。

图5D：本发明用于逻辑分析仪的主动式探棒的第三实施例的单端输入差动输出电路模组的电路示意图。

图6A：本发明用于逻辑分析仪的主动式探棒的第四实施例的架构示意图。

图6B：本发明用于逻辑分析仪的主动式探棒的第四实施例的差动输入调整器架构示意图。

图6C：本发明用于逻辑分析仪的主动式探棒的第四实施例的部份电路示意图。

具体实施方式

有关于本发明其他技术内容、特点与功效，在以下配合参考图式的较佳实施例的详细说明中，将可清楚的呈现。

如图2所示，为本发明的用于逻辑分析仪的主动式探棒的架构示意图，如图中所示，其中该主动式探棒4与一具有FPGA解码器51的逻辑分析仪5及一待测电路板1电性连接，其中该主动式探棒4包含一前端装置41及一LVDS差动线材42，其中该前端装置41与该LVDS差动线材42及该待测电路板1电性连接，用以截取该待测电路板1所输入的微弱信号，而该前端装置41不需长距离传输微弱信号，以降低微弱信号的影响，且能够直接输出一LVDS差动信号至该LVDS差动线材42，再由该LVDS差动线材42传送LVDS差动信号至该逻辑分析仪5的FPGA解码器51进行解码。

而本发明提供两组实施例进行说明，由图3A及图3B可知，于第一实施例中，该前端装置为一LVDS驱动器411，该LVDS驱动器411用以截取该待测电路板所输入的微弱信号，而该LVDS驱动器411由于不需长距离传输微弱信号，因此能够降低微弱信号受干扰的影响，另外LVDS驱动器411是直接放大微弱信号与比较微弱信号后，再输出一LVDS差动信号至该LVDS差动线材42，而本实施中是使用TI SN65LVDS1做为LVDS驱动器411的主要IC，因此仅会对250MHz以下的输入信号有效果，且该LVDS驱动器411所接收的微弱信号的电压大于2V以上，该LVDS驱动器411才能够运作；另外FPGA解码器51为XILINX VIRTEX6，而该LVDS差动线材42则是传送LVDS差动信号至该FPGA解码器51进行解码。

而再由图3A与图1A比较可知，图1A中被动式探棒2为一种single end线材，而运算放大器31为THS3202、比较器32为ADCMP562、FPGA解码器33为XILINXVIRTEX6，其中图1B的output波形量测点是于比较器32与FPGA解码器33之间，而本发明的第一实施例的波形量测点则是逻辑分析仪5上的、且于LVDS差动线材42与FPGA解码器51之间；

由于待测电路板1所使用的输入信号皆为200MHz，但由图1B可知，输出信号明显有掉资料、且波形不好，有反射严重的情况，相较于图3C，输入信号亦是200MHz，输出信号没有掉资料、且波形良好，没有反射的情况。

而使用LVDS驱动器411的主动式探棒4与习用的被动式探棒2有以下优点：

1.能够减短微弱信号的传输距离，因原本习用的被动式探棒2对于微弱信号的传输距离为30cm，但第一实施例中所使用的LVDS驱动器411能够将微弱信号由待测电路板1传输至该LVDS驱动器411的距离缩短为2cm，且由量测的波形可知，第一实施例没有产生反射信号，所以可以改善信号品质。

2.能够减短微弱信号的传输距离，并增大差动信号传输距离，其中截取待测电路板1的信号是微弱信号，但经LVDS驱动器411放大后是差动信号，而传输微弱信号的距离是能够越短越好，本实施例中则是将距离缩短为2cm，而LVDS驱动器411传输至该FPGA解码器51的距离即使再长也不会衰减信号。

3.因此习用的被动式探棒2微弱信号传输距离长，但差动信号传输距离短；但第一实施例中所使用的LVDS驱动器411则是微弱信号传输距离短，但差动信号传输距离长。

4.由于习用技术中的比较器32特性是输入电压和输入参考电压做比较，因而需要输入参考电压，并且需要对输入参考电压做调整；但第一实施例中的逻辑分析仪5并没有比较器，因此不需要输入参考电压且不需要对它做调整。

5.本发明的主动式探棒4能够单独调整参考电压(Vref)，而单独调整参考电压这样的特征是为传统逻辑分析探棒所不曾有过的设计。

而再由图4A、图4B及图4C可知，与第一实施例差异在于第二实施例中，该前端装置为一比较器412，该比较器412包含一信号截取模组4121(Tip Hybrid)、一阻抗匹配模组4122(Termination Hybrid)、一调整电压模组4123(Reference Voltage)、一稳定输出模组4124(Hysteresis)以及一比较器模组4125，其中该信号截取模组4121用以截取该待测电路板1所输入的微弱信号，而该信号截取模组4121不需长距离传输微弱信号，以降低微弱信号的影响，另外该阻抗匹配模组4122能够跟信号截取模组4121对所输入的微弱信号进行阻抗匹配；

另外该比较器模组4125与该信号截取模组4121及该LVDS差动线材42电性连接，能够接收该信号截取模组所截取的微弱信号，并输出一LVDS差动信号输出至该LVDS差动线材42，而调整电压模组4123则是依据所输入的微弱信号的输入电压大小，调整最适当的参考电压与输入电压进行比较，以使该比较器模组4125能够得到一最佳的LVDS差动信号输出至该LVDS差动线材42，并由该LVDS差动线材42传送LVDS差动信号至该逻辑分析仪5的FPGA解码器51进行解码；另外为了稳定LVDS差动信号的输出电压，当稳定输出模组4124侦测该微弱信号的输入电压于参考电压附近抖动时，能够控制该比较器模组4125不会引发输出电压改变，以使输出的LVDS差动信号不受影响。

而再由图4A与图1A比较可知，图1B中被动式探棒2为一种single end线材，而运算放大器31为THS3202、比较器32为ADCMP562、FPGA解码器33为XILINX VIRTEX6，其中习用的被动式探棒2的波形量测点是于比较器32与FPGA解码器33之间，而本发明的第一实施例的波形量测点则是主动式探棒4上的、且于该LVDS驱动器411与LVDS差动线材42之间；

由于待测电路板1所使用的输入信号皆为200MHz，但由图1B可知，输出信号明显有掉资料、且波形不好，有反射严重的情况，相较于图4D，输入信号亦是200MHz，输出信号没有掉资料、且波形良好，没有反射的情况。

由于本发明是将一般的differential cable(USB2.0/USB3.0,HDMI线材)运用于逻辑分析仪上，如此可解决传统单端线材高频讯号干扰严重无法长距离传输高频讯号的问题，更由于differential cable具有可以承受高达10GHz以上的讯号，故采用differentialcable长距离传输量测讯号为本发明的最大重点。

而使用比较器412的主动式探棒4与习用的被动式探棒2有以下优点：

1.能够减短微弱信号的传输距离，因原本习用的被动式探棒微弱信号的传输距离为30cm，但第二实施例中所使用的比较器412能够将微弱信号由待测电路板1传输至该比较器412的距离缩短为2cm，且由量测的波形可知，第二实施例没有产生反射信号，所以可以改善信号品质。

2.能够减短微弱信号的传输距离，并增大差动信号传输距离，其中截取待测电路板1的信号是微弱信号，但经比较器412放大后是差动信号，而传输微弱信号的的距离是能够越短越好，本实施例中则是将距离缩短为2cm，而比较器412传输至该FPGA解码器51的距离即使再长也不会衰减信号。

3.因此习用的被动式探棒2微弱信号传输距离长，但差动信号传输距离短；但第二实施例中所使用的比较器412则是微弱信号传输距离短，但差动信号传输距离长。

4.而该稳定输出模组4124能够当输入电压在参考电压附近抖动时，不会引发输出电压改变，因此能够稳定输出电压；同时该磁滞电压范围可透过改变外接电阻值做调整。

5.而该比较器412的特性是输入电压和输入参考电压做比较，因而需要输入参考电压，并且需要对输入参考电压做调整；因此当输入信号大小变动、需要重新调整参考电压时，由该调整电压模组4123做适当的参考电压调整，以获得最佳的输出。

由于上面两个实施例都是着重于高频量测，但如何将本发明的技术应用于低频量测与差动信号量测，以下提供两个实施例分别进行说明，先由图5A至图5D可知，由于是应用于低频量测，而信号是每一个输入的通道独立再做撷取，由图中可知，第三实施例中，该前端装置为一单端输入差动输出电路模组413，该单端输入差动输出电路模组413包含一信号截取模组4131、一调整电压模组4132、一阻抗匹配模组4133及一差动模式电路调整模组4134，其中该信号截取模组4131用以截取该待测电路板1所输入的微弱信号，而该信号截取模组4131不需长距离传输微弱信号，以降低微弱信号的影响，而该调整电压模组4132能够依据所输入的微弱信号的输入电压大小，调整使该单端模式电路调整模组4134能够得到一最佳的single end信号(单端输入信号)；

而将微弱信号输入该差动模式电路调整模组4134前，会先经过该阻抗匹配模组4133，用以对所输入的微弱信号进行阻抗匹配，之后，如图5B、图5C所示，该差动模式电路调整模组4134则能够接收该信号截取模组4131所截取的微弱信号，并输出一LVDS差动信号输出至该LVDS差动线材42，而该逻辑分析仪5更连接有一差动输入单端输出信号转换器6，如图5A、图5D所示，该差动输入单端输出信号转换器6会与该FPGA解码器51及该LVDS差动线材42进行电性连接，因此由该LVDS差动线材42传送LVDS差动信号至该差动输入单端输出信号转换器6后，该差动输入单端输出信号转换器6将会转换LVDS差动信号为single end信号，并再将single end信号输入至该逻辑分析仪5的FPGA解码器51进行解码(另外该差动输入单端输出信号转换器6亦能够直接设置于该逻辑分析仪5上)。

另外，除了低频量测之外，若信号是由两个通道之间的电压差做撷取(any typedifferential mode to LVDS mode)，则必须使用如图6A至图6C的架构进行，由图中可知，其中该前端装置为一差动输入调整器414，该差动输入调整器414包含一前端LVDS差动线材4141、一阻抗匹配模组4142及一差动模式电路调整模组4143，为了因应差动模式的量测，故必须增加该前端LVDS差动线材4141，来用以截取该待测电路板1所输入的微弱信号，而该前端LVDS差动线材4141不需长距离传输微弱信号，以降低微弱信号的影响；

而将微弱信号输入该差动模式电路调整模组4143前，会先经过该阻抗匹配模组4142，用以对所输入的微弱信号进行阻抗匹配，之后，该差动模式电路调整模组4143则能够接收该前端LVDS差动线材4141所截取的微弱信号，并输出一LVDS差动信号输出至该LVDS差动线材42，以由该LVDS差动线材42传送LVDS差动信号至该逻辑分析仪5的FPGA解码器51进行解码。

本发明所提供的用于逻辑分析仪的主动式探棒，与其他习用技术相互比较时，其优点如下：

1.本发明能够使微弱信号不用经过太长距离的传输，同时将微弱信号转换为差动信号，即可使用差动信号进行长距离的传输，故信号不会有反射的现象，因此不会影响信号品质，而信号大小也不会遭到衰减。

2.本发明能够解决传统的single end探棒量测线材上长距离传输高速且微弱信号时容易受到干扰的问题，而主动式探棒能够采用LVDS驱动器或是比较器，因此针对高速信号400MHz以内的量测都有很好的效果，除此之外，更具有设计简单、效果良好、品质稳定等特点。

3.本发明除了能够用于高频量测之外，更能够应用于低频量测与差动式的量测，而量测后的结果都具有良好的效果。

本发明已透过上述的实施例揭露如上，然其并非用以限定本发明，任何熟悉此一技术领域具有通常知识者，在了解本发明前述的技术特征及实施例，并在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的专利保护范围须视本说明书所附的权利要求所界定者为准。

Claims (2)

1.一种用于逻辑分析仪的主动式探棒，与一具有FPGA解码器的逻辑分析仪及一待测电路板电性连接，其特征在于该主动式探棒包含：

一LVDS差动线材，与该逻辑分析仪的FPGA解码器电性连接；以及

一前端装置，与该LVDS差动线材及该待测电路板电性连接，用以截取该待测电路板所输入的微弱信号，而该前端装置不需长距离传输微弱信号，以降低微弱信号受干扰的影响，且能够直接输出一LVDS差动信号至该LVDS差动线材，以由该LVDS差动线材传送LVDS差动信号至该逻辑分析仪的FPGA解码器进行解码；

该前端装置为一比较器，该比较器包含：

一信号截取模组，用以截取该待测电路板所输入的微弱信号，而该信号截取模组不需长距离传输微弱信号，以降低微弱信号受干扰的影响；

一阻抗匹配模组，与该信号截取模组电性连接，用以对所输入的微弱信号进行阻抗匹配；

一比较器模组，与该信号截取模组及该LVDS差动线材电性连接，能够接收该信号截取模组所截取的微弱信号，并输出一LVDS差动信号输出至该LVDS差动线材；

一调整电压模组，与该比较器模组电性连接，依据所输入的微弱信号的输入电压大小，调整最适当的参考电压与输入电压进行比较，以使该比较器模组能够得到一最佳的LVDS差动信号输出至该LVDS差动线材，以由该LVDS差动线材传送LVDS差动信号至该逻辑分析仪的FPGA解码器进行解码；

一稳定输出模组，与该比较器模组电性连接，该稳定输出模组用以稳定LVDS差动信号的输出电压，当稳定输出模组侦测该微弱信号的输入电压于参考电压附近抖动时，将能够控制该比较器不会引发输出电压改变，以使输出的LVDS差动信号不受影响。

2.如权利要求1所述的用于逻辑分析仪的主动式探棒，其特征在于，该比较器所接收的微弱信号的频率小于400MHZ。