CN116700093A - 基于fpga处理器的双通道高速数据采集装置及其采集方法 - Google Patents

基于fpga处理器的双通道高速数据采集装置及其采集方法 Download PDF

Info

Publication number
CN116700093A
CN116700093A CN202310729934.8A CN202310729934A CN116700093A CN 116700093 A CN116700093 A CN 116700093A CN 202310729934 A CN202310729934 A CN 202310729934A CN 116700093 A CN116700093 A CN 116700093A
Authority
CN
China
Prior art keywords
sampling
fpga processor
data
channel
speed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310729934.8A
Other languages
English (en)
Inventor
王广君
易俊利
王梦伟
熊睿卢
张思维
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China University of Geosciences
Original Assignee
China University of Geosciences
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China University of Geosciences filed Critical China University of Geosciences
Priority to CN202310729934.8A priority Critical patent/CN116700093A/zh
Publication of CN116700093A publication Critical patent/CN116700093A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0423—Input/output
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/24—Pc safety
    • G05B2219/24215—Scada supervisory control and data acquisition

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Magnetic Resonance Imaging Apparatus (AREA)

Abstract

本发明提供了一种基于FPGA处理器的双通道高速数据采集装置及其采集方法，采集装置包括采样通道一、采样通道二、高速AD采样电路、FPGA处理器、STM32控制器、显示屏、脉冲发射端口、存储器和为装置各个部分提供电源的电源模块，采样通道包括SMA输入接口、单端转差分电路、数控放大器、全差分放大器。通过FPGA处理器控制高速AD采样电路的时钟和通道进行切换，利用内部的双口RAM对数据做初次处理，处理后的数据放入外部存储器。STM32控制器读取存储器中的数据进行二次处理，将两个通道的数据在屏幕上显示出来。本发明的有益效果是：通过对时钟和采样通道的切换，能够在保持最高采样率的情况下以较低的速率读取数据，提高了采样装置的采样精度。

Description

基于FPGA处理器的双通道高速数据采集装置及其采集方法
技术领域
本发明涉及目标探测方面的信号采集与处理领域，尤其涉及一种基于FPGA处理器的双通道高速数据采集装置及其采集方法。
背景技术
积雪灾害每年都会给人门带来巨大的损失，例如大暴雪压坏树木与农作物、过后积雪造成交通堵塞、高山雪崩等，严重威胁着人民群众的人身与财产安全。雪深探测能够有效检测积雪深度有助于及时处理一边减小灾害损失。在高原地区，由于常年积雪，车辆行驶时，由于积雪过深，不能判断道路是否存在空洞，为车辆行驶带来不便。同时，地面积雪深度探测在军事、农业、气象等领域都有着实际的应用意义。
在积雪深度探测的各种方法中，人工使用量雪尺测量积雪厚度实时性差，效率低，不能满足一些特殊场合的应用。使用现代电子设备来实时检测积雪深度能够有效克服人工雪深探测的缺点。利用电磁波在介质中传播时，其路径、电磁场与波形将随所通过介质的电性质以及几何形态而变化，运用这一性质，根据接收到波的旅行时间(双程走时)、幅度与波形资料来推断雪深与地面路况。
随着对采样实时性与精度要求的提高，对于采集系统的采样率的要求也越来越高。现有的一些高速采样系统大部分使用的是国外的高速AD采样电路，而由于贸易的影响，一些高速AD芯片并不对国内出售。因此，使用国产化高速AD芯片设计一款高速AD采样装置具有重要的意义。
发明内容
为了解决上述问题，本发明提供了一种基于FPGA处理器的双通道高速数据采集装置及其采集方法，通过FPGA处理器实现对双通道高速数据进行采集并处理后在屏幕上显示出来。
本发明提供一种基于FPGA处理器的双通道高速数据采集装置，该采集装置包括：采样通道一、采样通道二、高速AD采样电路、FPGA处理器、STM32控制器、显示屏、脉冲发射端口、存储器和为装置各个部分提供电源的电源模块，采样通道一和采样通道二均连接高速AD采样电路的输入端，高速AD采样电路的输出端连接FPGA处理器，TM32控制器、显示屏、脉冲发射端口和存储器均和FPGA处理器电性连接；
所述采样通道一与所述采样通道二均包括依次电性连接的高频电磁波信号输入接口、单端转差分电路、数控放大器和全差分放大器，所述FPGA处理器用于控制采样通道一和采样通道二的信号采样工作，所述STM32控制器用于读取采集的数据并在显示屏上显示。
进一步地，所述采样通道一与所述采样通道二的高频电磁波信号输入接口与所述单端转差分电路的输入端相连，所述单端转差分电路的输出端与所述数控放大器的第一输入端相连，所述数控放大器的输出端与全差分放大器的输入端相连，所述全差分放大器的输出端与所述高速AD采样电路输入端相连，所述高速AD采样电路的输出端与FPGA处理器的输入端相连，所述FPGA处理器的输出端与存储器和STM32控制器相连，所述存储器的输出端与STM32控制器的输入端相连，所述STM32控制器的输出端与显示屏相连。
进一步地，所述采样通道一与所述采样通道二的数控放大器的第二输入端分别与FPGA处理器相连，通过FPGA处理器改变所述数控放大器的参数来控制电磁波信号的增益大小。
进一步地，所述STM32控制器用于向FPGA处理器发送开始采集指令以及接收FPGA处理器的发送的采集完成指令，所述STM32控制器在收到所述FPGA处理器的采集完成指令后读取所述存储器中两个采样通道的采集数据，并将两个采样通道的数据进行整合，在显示屏上进行显示。
一种基于FPGA处理器的双通道高速数据采集方法，基于FPGA处理器的双通道高速数据采集装置实现，该采集方法包括：
S1：将脉冲发射端口与外部功放板连接，采样通道一与采样通道二分别与接收天线连接，确保各部分连接正常后为采集装置供电；STM32控制器读取存储器中的初始化信息并发送给FPGA处理器，通过FPGA处理器的控制端口初始化高速AD采样电路的采样模式以及数控放大器的工作状态，配置FPGA处理器内部锁相环输出高速AD采样电路工作所需要的采样时钟，当FPGA处理器读取到高速AD采样电路输出的数据读取时钟为采样时钟的二分之一时，说明系统各部分开始正常工作，进行步骤S2，反之，重新进行步骤S1的配置；
S2：调节数控放大器增益：当高速AD采样电路与数控放大器开始工作后，首先读取采样装置初始状态的采样值，通过FPGA处理器与数控放大器之间的通信接口控制数控放大器的增益大小；FPGA处理器读取存储器中的校准值与采样值做比较，当采样值与校准值相同时，说明数控放大器增益调节成功，进行步骤S3，反之，根据采样值与校准值的差值调整数控大器的增益，重新进行步骤S2，直到采样值与校准值相同；
S3：STM32控制器启动一次数据采集，FPGA处理器收到数据采集指令后开始读取高速AD采样电路的数据，通过调整读取时钟的边沿和采样通道的切换实现对两个采样通道数据的循环读取，并将组合处理后的数据写入存储器中，FPGA处理器输出一个数据采集完成指令；
S4：当STM32控制器收到FPGA处理器发出的一组数据采集完成的指令，从存储器读取采集到的数据进行二次处理后在屏幕上显示出来。
进一步地，所述FPGA处理器内部具有脉冲同步模块，所述脉冲同步模块主要实现发射脉冲与高速AD采样电路的控制，确保发射与采集之间的时间关系，使得采集装置能够采集到完整信号。
进一步地，所述FPGA处理器内部具有通道切换模块，所述通道切换模块主要实现对与高速AD采样电路连接的两个采样通道的切换，目的是为了能够在单一采样通道获得双倍采样率。
进一步地，所述FPGA处理器内部具有时钟边沿切换模块，所述时钟边沿切换模块主要实现读取高速AD采样电路在时钟上升沿和下降沿分别输出的数据。
进一步地，所述FPGA处理器内部具有数据采集控制模块，所述数据采集控制模块的功能包括：
(1)FPGA处理器在接收到STM32控制器的开始信号后首先将FPGA处理器内部所有状态清零，随后控制脉冲发射端口发射脉冲信号；
(2)在脉冲同步模块控制下开始采集当前发射的脉冲信号的回波；
(3)配置高速AD采样电路将采样通道一选通，由读取数据的数据采集控制模块来控制高频电磁波信号输入接口，读取高速AD采样电路上升沿输出的数据并与前一次采集数据进行叠加；
(4)接着通过时钟边沿切换模块切换读取时钟为下降沿，切换高频电磁波信号输入接口的地址，读取高速AD采样电路下降沿的数据并于前一次的数据进行叠加；
(5)两次数据读取完成后，通过FPGA处理器内的数据重组模块将上升沿与下降沿的数据进行组合，写入存储器中；
(6)切换采样通道为采样通道二，重复步骤(3)-(5)读取另一个采样通道的数据。
进一步地，所述二次处理是指，所述STM32控制器在读取FPGA处理器采集到的信号后进行叠加处理并在显示屏上显示。
本发明提供的技术方案带来的有益效果是：本发明中配置高速AD采样电路将采样通道一选通，由读取数据的数据采集控制模块来控制高频电磁波信号输入接口，读取高速AD采样电路上升沿输出的数据并与前一次采集数据进行叠加；接着通过时钟边沿切换模块切换读取时钟为下降沿，切换高频电磁波信号输入接口的地址，读取高速AD采样电路下降沿的数据并于前一次的数据进行叠加；两次数据读取完成后，通过FPGA处理器内的数据重组模块将上升沿与下降沿的数据进行组合，写入存储器中；切换采样通道为采样通道二，重复上述操作读取另一个采样通道的数据。通过采样通道选择与时钟边沿切换实现了对双通道高速数据的采集与处理，利用低成本采样芯片实现双通道高速数据采集，能够在保持最高采样率的情况下以较低的速率读取数据，提高了采集装置的采样精度，同时保证了数据的准确性与实时性。
附图说明
下面将结合附图及实施例对本发明作进一步说明，附图中：
图1是本发明实施例中一种基于FPGA处理器的双通道高速数据采集装置的结构图。
图2是本发明实施例中一种基于FPGA处理器的双通道高速数据采集方法的流程图。
图3是本发明实施例中FPGA处理器数据采集控制模块的逻辑图。
具体实施方式
为了对本发明的技术特征、目的和效果有更加清楚的理解，现对照附图详细说明本发明的具体实施方式。
本发明的实施例提供了一种基于FPGA处理器的双通道高速数据采集装置及其采集方法。
请参考图1，图1是本发明实施例中一种基于FPGA处理器的双通道高速数据采集装置的结构图，该采集装置包括：采样通道一1、采样通道二2、高速AD采样电路、FPGA处理器及其外围电路、STM32控制器及其外围电路、显示屏、脉冲发射端口(图1中的与FPGA处理器输出端连接的SMA接口)、存储器和为装置各个部分提供电源的电源模块，采样通道一1和采样通道二2均连接高速AD采样电路的输入端，高速AD采样电路的输出端连接FPGA处理器，TM32控制器、显示屏、脉冲发射端口和存储器均和FPGA处理器电性连接；
所述采样通道一1与所述采样通道二2均包括高频电磁波信号输入接口(图1中与单端转差分电路输入端连接的SMA接口)、单端转差分电路、数控放大器和全差分放大器，所述FPGA处理器用于控制采样通道一和采样通道二的信号采样工作，所述STM32控制器用于读取采集的数据并在显示屏上显示。
所述采样通道一与所述采样通道二的高频电磁波信号输入接口与所述单端转差分电路的输入端相连，所述单端转差分电路的输出端与所述数控放大器的第一输入端相连，所述数控放大器的输出端与全差分放大器的输入端相连，所述全差分放大器的输出端与所述高速AD采样电路输入端相连，所述高速AD采样电路的输出端与FPGA处理器的输入端相连，所述FPGA处理器的输出端与存储器和STM32控制器相连，所述存储器的输出端与STM32控制器的输入端相连，所述STM32控制器的输出端与显示屏相连。
所述采样通道一与所述采样通道二的数控放大器的第二输入端分别与FPGA处理器相连，通过FPGA处理器改变所述数控放大器的参数来控制电磁波信号的增益大小。
本实施例中的SMA接口均为外螺纹内孔弯头接口，通过屏蔽线缆与接收天线相连接，控制位于采样通道一1与采样通道二2两路采样通道的SMA接口的屏蔽线缆的长度相同。所述单端转差分电路为T3002变压器，通常待测高频电磁波信号为单端信号，在进入采样前将单端转换为差分信号，便于后级数字电路都能以高速差分走线的形式布局。
所述数控放大器为ADL5201ACPZ-R7，通过检测信号的强度可以调整数控放大器的增益，增强了采集装置对待测信号的适应能力。
所述全差分放大器为LMH6554，可提供的可调增益范围为-11.5dB至+20dB，能够有效调节被测信号的大小。
所述高速AD采样电路为MXT2002，通过配置内部通道和双边沿采样的选择，可以使输入信号被内部所有的子ADC采样，一个子ADC在输入时钟的上升沿采样，一个子ADC在输入时钟的下降沿采样，最高可达到2GHz的采样率。
所述FPGA处理器为EP4CE30F23C6N，用于实现对采样装置的配置以及对高速数据的读取。
所述存储器为EPCS4SI8与W9825GKH-6，EPCS4SI8主要用于存储配置信号，W9825GKH-6主要用于存储FPGA处理器采集到的高速数据。
所述STM32控制器为STM32F767IGT6，主要用于完成对FPGA处理器采集完成后的两个通道的数据进行读取和二次处理，并在显示屏屏幕上显示波形及其相关信息。
所述显示屏为DMG10768C080_03WTC串口电容触摸显示屏。
本实施例中，本采样装置的工作频率较高，所有的PCB布线全部严格按照差分等长的布线规则进行设计，且FPGA处理器也需要对时钟线与数据线添加完整的时序约束，否则采集到的数据会不准确。
请参考图2，图2是本发明实施例中一种基于FPGA处理器的双通道高速数据采集方法的流程图，具体包括：
S1：将脉冲发射端口与外部功放板连接，采样通道一1与采样通道二2分别与接收天线连接，确保各部分连接正常后为采集装置供电；所述外部功放板是单独的一块板子，因为FPGA处理器发出的信号功率太小，不能直接驱动天线，所以添加外部功放板对信号进行放大，进而驱动天线。本实施例中，采样装置主要用于雪深探测，尤其是车载方面，两个采样通道的天线分别装在车前方两侧。STM32控制器读取存储器中的初始化信息并发送给FPGA处理器，通过FPGA处理器的控制端口初始化高速AD采样电路采样模式以及数控放大器的工作状态，配置FPGA处理器内部锁相环输出高速AD采样电路工作所需要的采样时钟，当FPGA处理器读取到高速AD采样电路输出的数据读取时钟为采样时钟的二分之一时，说明采集装置各部分开始正常工作，进行步骤S2，反之，重新进行步骤S1的配置；
采样装置的时钟由FPGA处理器内部锁相环提供，在最高采样率2GHz下，高速AD采样电路的工作时钟为1GHz，输出的数据是时间交织的，读取时钟的时钟频率为500MHz，四个数据总线在上升沿和下降沿同时分别以250MHz的速率读取数据。
S2：调节数控放大器增益。当高速AD采样电路与数控放大器开始工作后，首先读取采样装置初始状态的采样值，通过FPGA处理器与数控放大器之间的通信接口控制数控放大器的增益大小；所述初始状态是指还没有发射脉冲时采集的信号，一般实际测量时就是0，相当于定零点。如果发射了脉冲，那么采集到的是会发射脉冲的反射波，即回波。FPGA处理器读取存储器中的校准值与采样值做比较，当采样值与校准值相同时，说明数控放大器增益调节成功，进行步骤S3，反之，根据采样值与校准值的差值调整数控大器的增益，重新进行步骤S2；
S3：STM32控制器启动一次数据采集，FPGA处理器收到数据采集指令后开始读取高速AD采样电路的数据，通过调整读取时钟的边沿和采样通道的切换实现对两个采样通道数据的循环读取，并将组合处理(即，将上升沿读取的数据和下降沿读取的数据组合起来，比如，按照上升沿-下降沿-上升沿-下降沿……排列起来，组合成完整的数据)后的数据写入存储器中。FPGA处理器输出一个数据采集即完成指令；启动一次数据采集后，首先发送一次脉冲信号，然后高速AD采样电路开始采集，在数据读取时钟的上升沿读取一次数据，在数据读取时钟的下降沿读取一次数据，但是这两个数据并不是存在一个双口RAM中，相当于一个是负责读取、存储上升沿的数据，另一个是负责读取、存储下降沿的数据，每次测量读取的数据是可以控制的。
S4：当STM32控制器收到FPGA处理器发出的一组数据采集完成的指令，从存储器从读取采集的到的数据进行二次处理后在屏幕上显示出来，即，STM32控制通过读取两个通道的数据，将两个通道的数据组合起来在屏幕显示，使得显示结果更像是一个平面。
所述FPGA处理器内部具有脉冲同步模块，所述脉冲同步模块主要实现发射脉冲与高速AD采样电路的控制，确保发射与采集之间的时间关系，使得采集装置能够采集到完整信号。
所述FPGA处理器内部具有通道切换模块，所述通道切换模块主要实现对与高速AD采样电路连接的两个采样通道的切换，目的是为了能够在单一采样通道获得双倍采样率。
所述FPGA处理器内部具有时钟边沿切换模块，所述时钟边沿切换模块主要实现读取高速AD采样电路在时钟上升沿和下降沿分别输出的数据。
所述FPGA处理器内部具有数据采集控制模块，如图3所示，所述数据采集控制模块的功能包括：
(1)FPGA处理器在接收到STM32控制器的开始信号后首先将FPGA处理器内部所有状态清零，随后控制脉冲发射端口发射脉冲信号；
(2)在脉冲同步模块控制下开始采集当前发射的脉冲信号的回波；
(3)配置高速AD采样电路将采样通道一1选通，由读取数据的数据采集控制模块来控制高频电磁波信号输入接口，即控制双口RAM的输入信号，读取高速AD采样电路上升沿输出的数据并与前一次采集数据进行叠加；
(4)接着通过时钟边沿切换模块切换读取时钟为下降沿，切换双口RAM的地址，读取下降沿的数据并于前一次的数据进行叠加；
(5)两次数据读取完成后通过FPGA处理器内的数据重组模块将上升沿与下降沿的数据进行组合，写入存储器中；
(6)切换采样通道为采样通道二2，重复(3)、(4)、(5)的步骤读取另一个采样通道的数据。
在数据采集完成后，FPGA处理器发出指令，STM32控制器开始读取存储器中的数据，将读取到的两个通道的数据分别进行处理。由于脉冲发射的频率是可控的，所以在同一位置多次采集的回波是近似的，通过对多次采集的结果进行滤波处理，将两个通道的数据进行整合后在屏幕上显示两个采样通道的数据。
本发明的有益效果是：本发明中配置高速AD采样电路将采样通道一选通，由读取数据的数据采集控制模块来控制高频电磁波信号输入接口，读取高速AD采样电路上升沿输出的数据并与前一次采集数据进行叠加；接着通过时钟边沿切换模块切换读取时钟为下降沿，切换高频电磁波信号输入接口的地址，读取高速AD采样电路下降沿的数据并于前一次的数据进行叠加；两次数据读取完成后，通过FPGA处理器内的数据重组模块将上升沿与下降沿的数据进行组合，写入存储器中；切换采样通道为采样通道二，重复上述操作读取另一个采样通道的数据。通过对高速AD采样电路的时钟和采样通道进行切换，实现了对双通道高速数据的采集与处理，利用低成本采样芯片实现双通道高速数据采集，能够在保持最高采样率的情况下以较低的速率读取数据，提高了采集装置的采样精度，同时保证了数据的准确性与实时性。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种基于FPGA处理器的双通道高速数据采集装置，其特征在于：该采集装置包括：采样通道一、采样通道二、高速AD采样电路、FPGA处理器、STM32控制器、显示屏、脉冲发射端口、存储器和为装置各个部分提供电源的电源模块，采样通道一和采样通道二均连接高速AD采样电路的输入端，高速AD采样电路的输出端连接FPGA处理器，TM32控制器、显示屏、脉冲发射端口和存储器均和FPGA处理器电性连接；
所述采样通道一与所述采样通道二均包括依次电性连接的高频电磁波信号输入接口、单端转差分电路、数控放大器和全差分放大器，所述FPGA处理器用于控制采样通道一和采样通道二的信号采样工作，所述STM32控制器用于读取采集的数据并在显示屏上显示。
2.根据权利要求1所述的一种基于FPGA处理器的双通道高速数据采集装置，其特征在于：所述采样通道一与所述采样通道二的高频电磁波信号输入接口与所述单端转差分电路的输入端相连，所述单端转差分电路的输出端与所述数控放大器的第一输入端相连，所述数控放大器的输出端与全差分放大器的输入端相连，所述全差分放大器的输出端与所述高速AD采样电路输入端相连，所述高速AD采样电路的输出端与FPGA处理器的输入端相连，所述FPGA处理器的输出端与存储器和STM32控制器相连，所述存储器的输出端与STM32控制器的输入端相连，所述STM32控制器的输出端与显示屏相连。
3.如权利要求1所述的一种基于FPGA处理器的双通道高速数据采集装置，其特征在于：所述采样通道一与所述采样通道二的数控放大器的第二输入端分别与FPGA处理器相连，通过FPGA处理器改变所述数控放大器的参数来控制电磁波信号的增益大小。
4.如权利要求1所述的一种基于FPGA处理器的双通道高速数据采集装置，其特征在于：所述STM32控制器用于向FPGA处理器发送开始采集指令以及接收FPGA处理器的发送的采集完成指令，所述STM32控制器在收到所述FPGA处理器的采集完成指令后读取所述存储器中两个采样通道的采集数据，并将两个采样通道的数据进行整合，在显示屏上进行显示。
5.一种基于FPGA处理器的双通道高速数据采集方法，基于权利要求1-4任一项所述的基于FPGA处理器的双通道高速数据采集装置实现，其特征在于：该采集方法包括：
S1：将脉冲发射端口与外部功放板连接，采样通道一与采样通道二分别与接收天线连接，确保各部分连接正常后为采集装置供电；STM32控制器读取存储器中的初始化信息并发送给FPGA处理器，通过FPGA处理器的控制端口初始化高速AD采样电路的采样模式以及数控放大器的工作状态，配置FPGA处理器内部锁相环输出高速AD采样电路工作所需要的采样时钟，当FPGA处理器读取到高速AD采样电路输出的数据读取时钟为采样时钟的二分之一时，说明系统各部分开始正常工作，进行步骤S2，反之，重新进行步骤S1的配置；
S2：调节数控放大器增益：当高速AD采样电路与数控放大器开始工作后，首先读取采样装置初始状态的采样值，通过FPGA处理器与数控放大器之间的通信接口控制数控放大器的增益大小；FPGA处理器读取存储器中的校准值与采样值做比较，当采样值与校准值相同时，说明数控放大器增益调节成功，进行步骤S3，反之，根据采样值与校准值的差值调整数控大器的增益，重新进行步骤S2，直到采样值与校准值相同；
S3：STM32控制器启动一次数据采集，FPGA处理器收到数据采集指令后开始读取高速AD采样电路的数据，通过调整读取时钟的边沿和采样通道的切换实现对两个采样通道数据的循环读取，并将组合处理后的数据写入存储器中，FPGA处理器输出一个数据采集完成指令；
S4：当STM32控制器收到FPGA处理器发出的一组数据采集完成的指令，从存储器读取采集到的数据进行二次处理后在屏幕上显示出来。
6.根据权利要求5所述的一种基于FPGA处理器的双通道高速数据采集方法，其特征在于：所述FPGA处理器内部具有脉冲同步模块，所述脉冲同步模块主要实现发射脉冲与高速AD采样电路的控制，确保发射与采集之间的时间关系，使得采集装置能够采集到完整信号。
7.根据权利要求6所述的一种基于FPGA处理器的双通道高速数据采集方法，其特征在于：所述FPGA处理器内部具有通道切换模块，所述通道切换模块主要实现对与高速AD采样电路连接的两个采样通道的切换，目的是为了能够在单一采样通道获得双倍采样率。
8.根据权利要求7所述的一种基于FPGA处理器的双通道高速数据采集方法，其特征在于：所述FPGA处理器内部具有时钟边沿切换模块，所述时钟边沿切换模块主要实现读取高速AD采样电路在时钟上升沿和下降沿分别输出的数据。
9.根据权利要求8所述的一种基于FPGA处理器的双通道高速数据采集方法，其特征在于：所述FPGA处理器内部具有数据采集控制模块，所述数据采集控制模块的功能包括：
(1)FPGA处理器在接收到STM32控制器的开始信号后首先将FPGA处理器内部所有状态清零，随后控制脉冲发射端口发射脉冲信号；
(2)在脉冲同步模块控制下开始采集当前发射的脉冲信号的回波；
(3)配置高速AD采样电路将采样通道一选通，由读取数据的数据采集控制模块来控制高频电磁波信号输入接口，读取高速AD采样电路上升沿输出的数据并与前一次采集数据进行叠加；
(4)接着通过时钟边沿切换模块切换读取时钟为下降沿，切换高频电磁波信号输入接口的地址，读取高速AD采样电路下降沿的数据并于前一次的数据进行叠加；
(5)两次数据读取完成后，通过FPGA处理器内的数据重组模块将上升沿与下降沿的数据进行组合，写入存储器中；
(6)切换采样通道为采样通道二，重复步骤(3)-(5)读取另一个采样通道的数据。
10.根据权利要求9所述的一种基于FPGA处理器的双通道高速数据采集方法，其特征在于：所述二次处理是指，所述STM32控制器在读取FPGA处理器采集到的信号后进行叠加处理并在显示屏上显示。
CN202310729934.8A 2023-06-19 2023-06-19 基于fpga处理器的双通道高速数据采集装置及其采集方法 Pending CN116700093A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310729934.8A CN116700093A (zh) 2023-06-19 2023-06-19 基于fpga处理器的双通道高速数据采集装置及其采集方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310729934.8A CN116700093A (zh) 2023-06-19 2023-06-19 基于fpga处理器的双通道高速数据采集装置及其采集方法

Publications (1)

Publication Number Publication Date
CN116700093A true CN116700093A (zh) 2023-09-05

Family

ID=87827365

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310729934.8A Pending CN116700093A (zh) 2023-06-19 2023-06-19 基于fpga处理器的双通道高速数据采集装置及其采集方法

Country Status (1)

Country Link
CN (1) CN116700093A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117849474A (zh) * 2024-03-06 2024-04-09 西安辉道电子科技有限公司 一种宽频瞬态电磁脉冲信号采集装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117849474A (zh) * 2024-03-06 2024-04-09 西安辉道电子科技有限公司 一种宽频瞬态电磁脉冲信号采集装置

Similar Documents

Publication Publication Date Title
CN111183741B (zh) 宽带雷达目标模拟方法及系统
CN111782566B (zh) 基于PCIe的高频地波雷达多通道高速数据采集装置
CN116700093A (zh) 基于fpga处理器的双通道高速数据采集装置及其采集方法
CN203249988U (zh) 电力电缆防盗断线定位装置
CN208272981U (zh) Trea多通道测试装置
CN102025433B (zh) 信号检测方法、装置和基站
CN107367717B (zh) 一种雷达多目标中频仿真装置
CN104777470A (zh) 一种扩展脉冲激光近程动态增益范围电路
CN103713280A (zh) 一种频率跟踪检测式无线电高度表模拟器
CN111257655B (zh) 射频传感器被截获距离测试设备
CN104616038B (zh) Rfid接收电路载波自动消除方法及电路以及读写器电路
CN103513237A (zh) 宽带相干极地深层探冰雷达系统
CN104101778B (zh) 一种67GHz同轴宽带峰值功率探头
CN111580094A (zh) 一种抗干扰雷达天线及抗干扰低频探地雷达系统
CN117007868A (zh) 矢量网络分析装置及系统
CN109655927B (zh) 一种基于cpld的变增益等效采样探地雷达控制系统
CN104950773A (zh) 混合型智能数据采集处理装置
CN205317861U (zh) 一种三分量瞬变电磁探测接收机
CN205229455U (zh) 基于变采样频率搜索方法的雷达测速装置
CN205264050U (zh) 一种基于地磁引导的微波车辆检测装置
CN111487625A (zh) 一种使用微波雷达全自动降水测量的系统及方法
CN104865423B (zh) 用于逻辑分析仪的主动式探棒
CN110677161B (zh) 一种驻波比测试系统
CN105223556B (zh) L型收发阵列天线前端及其信号处理方法
CN204967775U (zh) 一种快速频率分集三脉冲信号发生器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination