CN204967775U - 一种快速频率分集三脉冲信号发生器 - Google Patents
一种快速频率分集三脉冲信号发生器 Download PDFInfo
- Publication number
- CN204967775U CN204967775U CN201520709141.0U CN201520709141U CN204967775U CN 204967775 U CN204967775 U CN 204967775U CN 201520709141 U CN201520709141 U CN 201520709141U CN 204967775 U CN204967775 U CN 204967775U
- Authority
- CN
- China
- Prior art keywords
- module
- signal
- model
- dds
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Abstract
本实用新型属于数字电子技术领域,特别涉及一种快速频率分集三脉冲信号发生器。本实用新型中脉冲信号发生器是由控制时序模块,DDS产生模块,分频器模块,放大电路模块组成。分频器模块的输出端与控制时序模块的输入端相连,控制时序模块的输出端分别与DDS产生模块和放大电路模块的输入端相连,DDS产生模块的输出端与放大电路模块的输入端相连。本实用新型可方便快速地产生单脉冲信号、不同时宽和带宽的线性调频信号、非线性调频信号,可以广泛使用在雷达和通信的波形产生部分中,使得雷达和通信设备具有探测距离远和分辨力高的优良特点,而且雷达具有很强的抗干扰能力,本实用新型满足了宽带微波雷达信号产生的需求。
Description
技术领域
本实用新型属于数字电子技术领域,特别涉及一种快速频率分集三脉冲信号发生器。
背景技术
随着数字集成电路和微电子技术的发展,直接数字合成技术(DDS)将数字处理技术引入雷达领域。为了提高雷达的测量距离和近区补盲,同时使雷达具有较好的抗干扰性能和分辨力,雷达的波形通常会采用线性调频,一方面是因为其波形容易产生,另一方面是因为线性调频信号可获得较大的压缩比,脉冲压缩的形状和性噪比对多普勒频移不敏感,这将大大简化信号处理系统。有时为了得到较好的脉冲旁瓣抑制,也会在波形中添加非线性调频。
但是目前的脉冲信号发生器均存在着产生信号单一、探测距离较近、分辨力较低、且产生线性调频信号速度慢的缺点,亟待改进。
实用新型内容
本实用新型为了克服上述现有技术的不足,提供了一种快速频率分集三脉冲信号发生器,本实用新型可方便快速地产生单脉冲信号、不同时宽和带宽的线性调频信号、非线性调频信号,具有探测距离远、分辨力高、集成度高、调试量少、通用性强的优点。
为实现上述目的,本实用新型采用了以下技术措施:
一种快速频率分集三脉冲信号发生器,包括控制时序模块,DDS产生模块,分频器模块,放大电路模块;所述分频器模块的输入端连接80MHz的输入信号,所述分频器模块的信号输出端与控制时序模块的信号输入端相连,所述控制时序模块的信号输出端分别与DDS产生模块和放大电路模块的信号输入端相连,所述DDS产生模块的信号输出端与放大电路模块的信号输入端相连。
本实用新型还可以通过以下技术措施进一步实现。
优选的,所述DDS产生模块包括第一阻抗变换器,DDS芯片,第二阻抗变换器;所述第一阻抗变换器的输入端连接1GHz的输入信号,所述第一阻抗变换器的信号输出端与所述DDS芯片的信号输入端相连,所述DDS芯片的信号输出端与所述第二阻抗变换器的信号输入端相连,所述控制时序模块的信号输出端与所述DDS芯片的信号输入端相连,所述第二阻抗变换器的信号输出端与所述放大电路模块的信号输入端相连。
优选的,所述放大电路模块包括第一滤波器,衰减器,放大器,功分器,二选一开关,检波器,第二滤波器;所述第一滤波器的输出端连接衰减器的输入端,所述衰减器的输出端连接放大器的输入端,所述放大器的输出端连接功分器的输入端,所述功分器的输出端分别连接二选一开关和检波器的输入端,所述二选一开关的输出端连接第二滤波器的输入端,所述第二滤波器输出信号的中心频率为140MHz,所述控制时序模块的控制信号输出端与所述二选一开关的信号输入端相连,所述第二阻抗变换器的信号输出端与所述第一滤波器的信号输入端相连。
优选的,所述DDS产生模块的DDS芯片型号为美国AnalogDevices公司生产的DDS系列芯片中的AD9858BCPZ。
优选的,所述控制时序模块为FPGA,所述FPGA的型号为美国Altera公司生产的Cyclone系列的EP1C12Q240I7N。
进一步的,所述二选一开关芯片型号为美国HITTITE公司生产的HMC194MS8,所述放大器芯片型号为美国Mini-Circuits公司生产的ERA-3SM,所述检波器芯片型号为美国AnalogDevices公司生产的AD8361,所述分频器模块的型号为美国Faichild公司生产的74F74SC,所述第一阻抗变换器的型号为美国MACOM公司生产的ETC1-1-13,所述第二阻抗变换器的型号为美国Coilcraft公司生产的WBC1-1TLB。
进一步的,所述控制时序模块EP1C12Q240I7N的I/O引脚分别与所述DDS芯片AD9858的8位数据线D7~D0,6位地址线ADDR5~ADDR0,用户表的外部选择引脚PS0、PS1,频率更新引脚FUD,复位引脚RESET相连。
进一步的,所述DDS模块的输出端设置有用于将三脉冲波形信号引出系统的微带线。
本实用新型的有益效果在于:
1)、本实用新型中脉冲信号发生器是由控制时序模块,DDS产生模块,分频器模块,放大电路模块组成;本实用新型可方便快速地产生单脉冲信号、不同时宽和带宽的线性调频信号、非线性调频信号,可以广泛使用在雷达和通信的波形产生部分中,使得雷达和通信设备具有探测距离远和分辨力高的优良特点,由于线性调频信号的脉冲压缩网络对噪声及常见干扰具有很强的抑制作用,所以采用这种信号的雷达具有很强的抗干扰能力。本实用新型满足了宽带微波雷达信号产生的需求。
值得特别指出的是:本实用新型只保护由上述物理部件以及连接各个物理部件之间的线路所构成的装置或者物理平台,而不涉及其中的软件部分。
2)、本实用新型在DDS芯片的输入端和输出端分别设置有第一阻抗变换器和第二阻抗变换器,所述第一阻抗变换器用于进行阻抗匹配,第二阻抗变换器则用于将差分信号转为单端信号输出。DDS产生模块的这种结构设计有效地减少了输入时钟信号在传输过程中的能量损失。
3)、本实用新型放大电路模块中的放大器芯片型号为美国Mini-Circuits公司生产的ERA-3SM,提高了输出波形的功率;同时二选一开关芯片型号为美国HITTITE公司生产的HMC194MS8,有效的增加了输出信号的矩形系数;检波器芯片型号为美国AnalogDevices公司生产的AD8361,方便了放大电路模块在今后使用过程中更好的对故障进行检测。
4)、本实用新型中的DDS芯片的型号为美国AnalogDevices公司生产的DDS系列芯片中的AD9858BCPZ,FPGA的型号为美国Altera公司生产的Cyclone系列的EP1C12Q240I7N,分频器的型号为美国Faichild公司生产的74F74SC,第一阻抗变换器的型号为美国MACOM公司生产的ETC1-1-13,第二阻抗变换器的型号为美国Coilcraft公司生产的WBC1-1TLB。上述多个特定型号的部件互相配合,实现了本实用新型的最优设计,所得到的脉冲信号发生的各个指标均达到最优值。
附图说明
图1为本实用新型的电路组成框图;
图2为本实用新型的放大电路模块电路组成框图;
图3为本实用新型的控制时序仿真图。
图中标注符号的含义如下:
1—控制时序模块2—DDS产生模块3—分频器模块
4—放大电路模块21—第一阻抗变换器22—DDS芯片
23—第二阻抗变换器24—微带线41—放大器
42—二选一开关43—检波器
具体实施方式
下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
本实用新型在使用时,可以与现有技术中的软件配合来进行使用。下面结合现有技术中的软件对本实用新型的工作原理进行描述,但是必须指出的是:与本实用新型相配合的软件不是本实用新型的创新部分,也不是本实用新型的组成部分。
如图1所示,一种快速频率分集三脉冲信号发生器包括控制时序模块1,DDS产生模块2,分频器模块3,放大电路模块4;所述分频器模块3的输入端连接80MHz的输入信号,80MHz时钟经过四分频产生20MHz时钟给FPGA作基准时钟,控制时序模块1的产生控制信号,控制DDS产生模块2中的DDS芯片22产生相应的波形,控制时序模块1产生开关控制信号送至放大电路模块4,所述DDS产生模块2输出三脉冲信号至放大电路模块4。整个设备由+5V供电。
如图1所示,所述DDS产生模块2包括第一阻抗变换器21,DDS芯片22,第二阻抗变换器23;所述第一阻抗变换器21的输入端连接1GHz的输入信号,1GHz信号输入先通过第一阻抗变换器21转换成差分信号,再通过0.01UF的电容耦合后送到DDS芯片22的参考时钟引脚REFCLK,所述DDS芯片22的输出端连接第二阻抗变换器23的输入端,设计时第二阻抗变换器23采用WBC1-1TLB将差分信号转换为单端信号输出至调制放大电路,DDS芯片产生的三脉冲信号通过50欧姆的微电线引出系统。所述的DDS产生模块2参考时钟采用外部输入,芯片参考输入端差分输入方式,芯片的输出端为差分输出,所述DDS芯片22和控制时序模块1均采用8BIT并行端口连接。为了防止数模混合效应,设计时将DDS芯片内核的3.3V电源和芯片供电电源进行隔离。为了降低模块的电磁干扰,所有电源输入端都采用了电感隔离,从而提高信号的输出质量。
如图2所示,所述放大电路模块4包括第一滤波器,衰减器,放大器41,功分器,二选一开关42,检波器43,第二滤波器;所述第一滤波器的输出端连接衰减器的输入端,所述衰减器的输出端连接放大器41的输入端,所述放大器41的输出端连接功分器的输入端,所述功分器的输出端连接二选一开关42、检波器43的输入端,通过2选1开关42控制滤波输出、检波芯片AD8361进行BITE故障检测,所述二选一开关42的输出端连接第二滤波器的输入端,所述第二阻抗变换器23输出三脉冲信号至第一滤波器的信号输入端。
如图1所示,所述FPGA的型号为美国Altera公司生产的Cyclone系列的EP1C12Q240I7N,所述DDS芯片22型号为美国AnalogDevices公司生产的DDS系列芯片中的AD9858BCPZ,FPGA对芯片AD9858进行控制及读写操作。芯片EP1C12Q240I7N的I/O引脚分别与芯片AD9858的8位数据线D7~D0,6位地址线ADDR5~ADDR0,用户表的外部选择引脚PS0、PS1,频率更新引脚FUD,复位引脚RESET相连。AD9858根据FPGA控制产生相应的波形。
如图3所示,写信号低WR低电平有效,写地址数据到IO缓存,拉高WR,使地址有效,再使WR为低并保持一段时间,使数据信号写入IO缓存,再拉高WR,进行下一个写操作,直到所有的地址和数据信号都写入I/O缓存。频率更新信号由芯片AD9858的外部引脚FUD提供,如果在SYNCLK上升沿处检测到FUD有效,IO缓存中的数据将被送到内部的存储器中,检测到FUD有效后的下一个SYNCLK上升沿使得内部寄存器中的数据写到控制寄存器中,这样写操作完成。
先开机上电,芯片AD9858引脚RESET置1,芯片AD9858复位后,先写CFR控制字,再写FTW控制字设定扫频起始频率,起始频率设定后设定步进频率即写DFTW控制字,这些参数设定后使芯片AD9858能由起始频率开始,以设定的速率和步长向上或者向下线性扫描,这些控制字写完后送入FUD信号,以保证频率控制字写入相应的寄存器,计数器开始计数,计数达到需要的时宽后,CFR的频率累加字清0。这样便产生了需要时宽的线性调频信号了,单脉冲信号只须设置FTW,送入FUD信号即可。
Claims (8)
1.一种快速频率分集三脉冲信号发生器,其特征在于:本信号发生器包括控制时序模块(1),DDS产生模块(2),分频器模块(3),放大电路模块(4);所述分频器模块(3)的输入端连接80MHz的输入信号,所述分频器模块(3)的信号输出端与控制时序模块(1)的信号输入端相连,所述控制时序模块(1)的信号输出端分别与DDS产生模块(2)和放大电路模块(4)的信号输入端相连,所述DDS产生模块(2)的信号输出端与放大电路模块(4)的信号输入端相连。
2.如权利要求1所述的一种快速频率分集三脉冲信号发生器,其特征在于:所述DDS产生模块(2)包括第一阻抗变换器(21),DDS芯片(22),第二阻抗变换器(23);所述第一阻抗变换器(21)的输入端连接1GHz的输入信号,所述第一阻抗变换器(21)的信号输出端与所述DDS芯片(22)的信号输入端相连,所述DDS芯片(22)的信号输出端与所述第二阻抗变换器(23)的信号输入端相连,所述控制时序模块(1)的信号输出端与所述DDS芯片(22)的信号输入端相连,所述第二阻抗变换器(23)的信号输出端与所述放大电路模块(4)的信号输入端相连。
3.如权利要求2所述的一种快速频率分集三脉冲信号发生器,其特征在于:所述放大电路模块(4)包括第一滤波器,衰减器,放大器(41),功分器,二选一开关(42),检波器(43),第二滤波器;所述第一滤波器的输出端连接衰减器的输入端,所述衰减器的输出端连接放大器(41)的输入端,所述放大器(41)的输出端连接功分器的输入端,所述功分器的输出端分别连接二选一开关(42)和检波器(43)的输入端,所述二选一开关(42)的输出端连接第二滤波器的输入端,所述第二滤波器输出信号的中心频率为140MHz,所述控制时序模块(1)的控制信号输出端与所述二选一开关(42)的信号输入端相连,所述第二阻抗变换器(23)的信号输出端与所述第一滤波器的信号输入端相连。
4.如权利要求2所述的一种快速频率分集三脉冲信号发生器,其特征在于:所述DDS产生模块(2)的DDS芯片(22)型号为美国AnalogDevices公司生产的DDS系列芯片中的AD9858BCPZ。
5.如权利要求1~4任一项所述的一种快速频率分集三脉冲信号发生器,其特征在于:所述控制时序模块(1)为FPGA,所述FPGA的型号为美国Altera公司生产的Cyclone系列的EP1C12Q240I7N。
6.如权利要求3所述的一种快速频率分集三脉冲信号发生器,其特征在于:所述二选一开关(42)芯片型号为美国HITTITE公司生产的HMC194MS8,所述放大器(41)芯片型号为美国Mini-Circuits公司生产的ERA-3SM,所述检波器(43)芯片型号为美国AnalogDevices公司生产的AD8361,所述分频器模块(3)的型号为美国Faichild公司生产的74F74SC,所述第一阻抗变换器(21)的型号为美国MACOM公司生产的ETC1-1-13,所述第二阻抗变换器(23)的型号为美国Coilcraft公司生产的WBC1-1TLB。
7.如权利要求5所述的一种快速频率分集三脉冲信号发生器,其特征在于:所述控制时序模块(1)EP1C12Q240I7N的I/O引脚分别与所述DDS芯片(22)AD9858的8位数据线D7~D0,6位地址线ADDR5~ADDR0,用户表的外部选择引脚PS0、PS1,频率更新引脚FUD,复位引脚RESET相连。
8.如权利要求1所述的一种快速频率分集三脉冲信号发生器,其特征在于:所述DDS产生模块(2)的输出端设置有用于将三脉冲波形信号引出系统的微带线(24)。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201520709141.0U CN204967775U (zh) | 2015-09-11 | 2015-09-11 | 一种快速频率分集三脉冲信号发生器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201520709141.0U CN204967775U (zh) | 2015-09-11 | 2015-09-11 | 一种快速频率分集三脉冲信号发生器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN204967775U true CN204967775U (zh) | 2016-01-13 |
Family
ID=55062812
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201520709141.0U Expired - Fee Related CN204967775U (zh) | 2015-09-11 | 2015-09-11 | 一种快速频率分集三脉冲信号发生器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN204967775U (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106301633A (zh) * | 2016-07-29 | 2017-01-04 | 四川天邑康和通信股份有限公司 | 一种直放站测试波形产生方法和系统 |
CN106533609A (zh) * | 2016-12-15 | 2017-03-22 | 深圳市飞思腾科技有限公司 | 一种数字信号干扰仪 |
-
2015
- 2015-09-11 CN CN201520709141.0U patent/CN204967775U/zh not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106301633A (zh) * | 2016-07-29 | 2017-01-04 | 四川天邑康和通信股份有限公司 | 一种直放站测试波形产生方法和系统 |
CN106301633B (zh) * | 2016-07-29 | 2019-04-26 | 四川天邑康和通信股份有限公司 | 一种直放站测试波形产生方法和系统 |
CN106533609A (zh) * | 2016-12-15 | 2017-03-22 | 深圳市飞思腾科技有限公司 | 一种数字信号干扰仪 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN204044354U (zh) | 高接收灵敏度宽带接收机 | |
CN204967775U (zh) | 一种快速频率分集三脉冲信号发生器 | |
CN204832855U (zh) | 一种基于ad9914设计的高采样率频率分集脉冲信号发生器 | |
CN104616038A (zh) | Rfid接收电路载波自动消除方法及电路以及读写器电路 | |
CN204086944U (zh) | 一种模拟量远距离传输系统 | |
CN201237635Y (zh) | 电池电压检测装置和具有所述装置的移动终端 | |
CN204142839U (zh) | 空间电磁频谱检测装置 | |
CN202978916U (zh) | 八通道tr组件 | |
CN203027215U (zh) | 射频检波电路 | |
CN213659668U (zh) | 一种具有波形整形功能的rs-485电路 | |
CN204046569U (zh) | 一种可调的混合耦合器电路 | |
CN203574839U (zh) | 一种提高蓝牙耳机射频灵敏度的电路 | |
CN207441004U (zh) | 模拟量数据智能采集系统 | |
CN205691765U (zh) | 一种收发一体的网络化雷达系统 | |
CN204156820U (zh) | 低噪声放大器电路 | |
CN203788272U (zh) | Rm100接收机前端组件模块 | |
CN105656476B (zh) | 一种低相噪雷达频率源产生电路 | |
CN204967795U (zh) | 低相噪高隔离l至c波段通用频率合成器 | |
CN205249212U (zh) | 一种无线射频收发器 | |
CN203788246U (zh) | Dpd系统中射频功率放大器的保护装置及发射机 | |
CN210351097U (zh) | 一种用于p波段的功率放大电路 | |
CN104166125A (zh) | 一种雷达抗干扰技术 | |
CN218006275U (zh) | 一种通过分立器件实现的4m速率1553b通信电路 | |
CN204408275U (zh) | 一种s波段双通道下的变频模块 | |
CN204119174U (zh) | 一种超宽带放大器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160113 Termination date: 20200911 |
|
CF01 | Termination of patent right due to non-payment of annual fee |