CN204832855U - 一种基于ad9914设计的高采样率频率分集脉冲信号发生器 - Google Patents

Abstract

本实用新型属于数字电子技术领域，特别涉及一种基于AD9914设计的高采样率频率分集脉冲信号发生器。本信号发生器包括分频器模块，控制时序模块，放大器模块，DDS产生模块；分频器模块的信号输出端与控制时序模块的信号输入端相连；控制时序模块的信号输出端与DDS产生模块的信号输入端相连，DDS产生模块的信号输出端与放大器模块的信号输入端相连；放大器模块的信号输出端还与控制时序模块的信号输入端相连；DDS产生模块中的DDS芯片的型号为美国Analog？Devices公司生产的DDS系列芯片中的AD9914BCPZ。本实用新型可方便快速地产生线性调频、非线性调频以及单点频脉冲信号，具有探测距离远，分辨力高的优点，而且集成度高，调试量少，通用性强。

Description

一种基于AD9914设计的高采样率频率分集脉冲信号发生器

技术领域

本实用新型属于数字电子技术领域，特别涉及一种基于AD9914设计的高采样率频率分集脉冲信号发生器。

背景技术

随着数字集成电路和微电子技术的发展，直接数字合成技术(DDS)将数字处理技术引入雷达领域。为了提高雷达的测量距离和近区补盲，同时使雷达具有较好的抗干扰性能和分辨力，雷达的波形通常会采用线性调频，一方面是因为其波形容易产生，另一方面是因为线性调频信号可获得较大的压缩比，脉冲压缩的形状和性噪比对多普勒频移不敏感，这将大大简化信号处理系统。有时为了得到较好的脉冲旁瓣抑制，也会在波形中添加非线性调频。

但是现在的脉冲信号发生器均存在着探测距离较近，分辨力较低，且产生线性调频信号速度慢的缺点，亟待改进。

实用新型内容

本实用新型为了克服上述现有技术的不足，提供了一种基于AD9914设计的高采样率频率分集脉冲信号发生器，本实用新型可方便快速地产生线性调频、非线线调频以及单点频脉冲信号，具有探测距离远，分辨力高的优点，而且集成度高，调试量少，通用性强。

为实现上述目的，本实用新型采用了以下技术措施：

一种基于AD9914设计的高采样率频率分集脉冲信号发生器，其特征在于：本信号发生器包括分频器模块，控制时序模块，放大器模块，DDS产生模块；所述分频器模块的信号输出端与所述控制时序模块的信号输入端相连；所述控制时序模块的信号输出端与DDS产生模块的信号输入端相连，所述DDS产生模块的信号输出端与放大器模块的信号输入端相连；所述放大器模块的信号输出端还与所述控制时序模块的信号输入端相连；所述DDS产生模块中的DDS芯片的型号为美国AnalogDevices公司生产的DDS系列芯片中的AD9914BCPZ。

本实用新型还可以通过以下技术措施进一步实现。

优选的，所述DDS产生模块包括第一阻抗变换器，DDS芯片，第二阻抗变换器；所述第一阻抗变换器的信号输出端与所述DDS芯片的信号输入端相连；所述DDS芯片的信号输出端与所述第二阻抗变换器的信号输入端相连；所述控制时序模块的信号输出端与DDS芯片的信号输入端相连，所述DDS芯片的信号输出端与放大器模块的信号输入端相连，所述放大器模块的信号输出端还与所述控制时序模块的信号输入端相连。

优选的，所述控制时序模块为FPGA，所述FPGA的型号为美国Altera公司生产的Cyclone系列的EP1C12Q240I7N。

优选的，所述分频器模块的型号为美国Faichild公司生产的74F74SC；所述第一阻抗变换器的型号为美国AnalogDevices公司生产的ADCLK925BCPZ-WP；所述第二阻抗变换器的型号为美国Mini-Circuits公司生产的TCL-1-13M+。

优选的，所述控制时序模块EP1C12Q240I7N的I/O引脚分别与所述DDS芯片AD9914的32位数据线D31～D0，用户表的外部选择引脚PS0、PS1、PS2，串行或并行端口选择的外部选择引脚F3～F0，斜坡控制引脚DRCTL，斜坡保持引脚DRHOLD，斜坡结束引脚DROVER，输出幅度键控引脚OSK，斜坡频率更新信号引脚I/O_UPDATA和复位信号引脚MASTER_RESET相连。

进一步，所述DDS模块的输出端设置有用于将三脉冲波形信号引出系统的微带线。

本实用新型的有益效果在于：

1)、本实用新型中脉冲信号发生器是由分频器模块，控制时序模块，放大器模块，DDS产生模块组成。本实用新型可方便快速地产生线性调频、非线线调频以及单点频脉冲信号，可以广泛使用在雷达和通信的波形产生部分中，使得雷达和通信设备具有探测距离距离远和分辨力高的优良特点。本实用新型满足了宽带微波雷达信号产生的需求。

值得特别指出的是：本实用新型只保护由上述物理部件以及连接各个物理部件之间的线路所构成的装置或者物理平台，而不涉及其中的软件部分。

2)、本实用新型集成度高，调试量少且通用性强，能快速产生单点频及线性调频信号，由于线性调频信号的脉冲压缩网络对噪声及常见干扰具有很强的抑制作用，所以采用这种信号的雷达具有很强的抗干扰能力。

3)、本实用新型在DDS芯片的输入端和输出端分别设置有第一阻抗变换器和第二阻抗变换器，所述第一阻抗变换器用于进行阻抗匹配，第二阻抗变换器则用于将差分信号转为单端信号输出。DDS产生模块的这种结构设计有效地减少了输入时钟信号在传输过程中的能量损失。

4)、本实用新型中的DDS芯片的型号为美国AnalogDevices公司生产的DDS系列芯片中的AD9914BCPZ，FPGA的型号为美国Altera公司生产的Cyclone系列的EP1C12Q240I7N，分频器的型号为美国Faichild公司生产的74F74SC，第一阻抗变换器的型号为美国AnalogDevices公司生产的ADCLK925BCPZ-WP，第二阻抗变换器的型号为美国Mini-Circuits公司生产的TCL-1-13M+。上述多个特定型号的部件互相配合，实现了本实用新型的最优设计，所得到的脉冲信号发生的各个指标均达到最优值。

附图说明

图1为脉冲信号发生器原理图；

图2为本实用新型的控制时序仿真图。

图中标注符号的含义如下：

10—控制时序模块20—DDS产生模块30—分频器模块

40—放大器模块21—阻抗变换器22—DDS芯片

23—阻抗变换器24—微带线

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

如图1所示，一种基于AD9914设计的高采样率频率分集脉冲信号发生器，包括分频器模块30，控制时序模块10，放大器模块40，DDS产生模块20；所述分频器模块30的信号输出端与所述控制时序模块10的信号输入端相连；所述控制时序模块10的信号输出端与DDS产生模块20的信号输入端相连，所述DDS产生模块20的信号输出端与放大器模块40的信号输入端相连；所述放大器模块40的信号输出端还与所述控制时序模块10的信号输入端相连。所述控制时序模块10的信号输出端与DDS芯片22的信号输入端相连；所述DDS芯片22的信号输出端与放大器模块40的信号输入端相连；所述放大器模块40的信号输出端还与所述控制时序模块10的信号输入端相连；整个设备由+5V供电。

所述的DDS产生模块20参考时钟采用外部输入，芯片参考输入端差分输入方式。采用了阻抗变换器21进行阻抗匹配。芯片的输出端为差分输出，采用了阻抗变换器23将差分信号转换为单端信号输出。所述DDS芯片22和控制时序模块10均采用8BIT并行端口连接。为了防止数模混合效应，设计时将DDS芯片内核的1.8V电源和芯片供电电源进行隔离。为了降低模块的电磁干扰，所有电源输入端都采用了电感隔离，从而提高信号的输出质量。

外部输入3.48GHZ给DDS芯片22AD9914作参考时钟；外部输入80MHZ给分频器3074F74SC，经过四分频产生20MHZ时钟给控制时序模块10EP1C12Q240I7N作为基准时钟。所述的DDS芯片22供电电压是3.3V及1.8V。DDS芯片所有电源须电容滤波后送至电容引脚。DDS芯片最终产生的三脉冲信号通过50欧姆的微电线引出系统。

所述控制时序模块10EP1C12Q240I7N的I/O引脚分别与所述DDS芯片22AD9914的32位数据线D31～D0，用户表的外部选择引脚PS0、PS1、PS2，串行或并行端口选择的外部选择引脚F3～F0，斜坡控制引脚DRCTL，斜坡保持引脚DRHOLD，斜坡结束引脚DROVER，输出幅度键控引脚OSK，斜坡频率更新信号引脚I/O_UPDATA和复位信号引脚MASTER_RESET相连。F3～F0置“0010”选择32位并行模式。频率更新信号由DDS芯片的外部引脚I/O_UPDATA提供。如果在SYNC_CLK上升沿处检测到I/O_UPDATA有效，IO缓存中的数据将被送到内部的存储器中，检测到I/O_UPDATA有效后的下一个SYNC_CLK上升沿使得内部寄存器中的数据写到控制寄存器中，实现控制时序模块对DDS芯片的控制和读写操作。

所述DDS芯片22选择32位并行模式，将F3～F0置“0010”，AD9914的MASTER_RESET引脚置1，主机复位，所有存储元件清0，寄存器设置为默认值。DDS芯片22复位后，写FTW控制字设定扫频起始频率，起始频率设定后再设定步进频率，参数设定后使得AD9914能由起始频率开始，以设定的速率和步长向上或者向下线性扫描。这些控制字写完后送到I/O_UPDATA引脚，以保证频率控制字写入相应的寄存器，计数器开始计数，计数达到需要的时宽后，再将FTW清0。这样便产生了需要时宽的线性调频信号，若为单脉冲信号则只须设置FTW,送I/O_UPDATA即可。

Claims (6)

1.一种基于AD9914设计的高采样率频率分集脉冲信号发生器，其特征在于：本信号发生器包括分频器模块(30)，控制时序模块(10)，放大器模块(40)，DDS产生模块(20)；所述分频器模块(30)的信号输出端与所述控制时序模块(10)的信号输入端相连；所述控制时序模块(10)的信号输出端与DDS产生模块(20)的信号输入端相连，所述DDS产生模块(20)的信号输出端与放大器模块(40)的信号输入端相连；所述放大器模块(40)的信号输出端还与所述控制时序模块(10)的信号输入端相连；所述DDS产生模块(20)中的DDS芯片(22)的型号为美国AnalogDevices公司生产的DDS系列芯片中的AD9914BCPZ。

2.如权利要求1所述的一种基于AD9914设计的高采样率频率分集脉冲信号发生器，其特征在于：所述DDS产生模块(20)包括第一阻抗变换器(21)，DDS芯片(22)，第二阻抗变换器(23)；所述第一阻抗变换器(21)的信号输出端与所述DDS芯片(22)的信号输入端相连；所述DDS芯片(22)的信号输出端与所述第二阻抗变换器(23)的信号输入端相连；所述控制时序模块(10)的信号输出端与DDS芯片(22)的信号输入端相连，所述DDS芯片(22)的信号输出端与放大器模块(40)的信号输入端相连。

3.如权利要求1或2所述的一种基于AD9914设计的高采样率频率分集脉冲信号发生器，其特征在于：所述控制时序模块(10)为FPGA，所述FPGA的型号为美国Altera公司生产的Cyclone系列的EP1C12Q240I7N。

4.如权利要求2所述的一种基于AD9914设计的高采样率频率分集脉冲信号发生器，其特征在于：所述分频器模块(30)的型号为美国Faichild公司生产的74F74SC；所述第一阻抗变换器(21)的型号为美国AnalogDevices公司生产的ADCLK925BCPZ-WP；所述第二阻抗变换器(23)的型号为美国Mini-Circuits公司生产的TCL-1-13M+。

5.如权利要求3所述的一种基于AD9914设计的高采样率频率分集脉冲信号发生器，其特征在于：所述控制时序模块(10)EP1C12Q240I7N的I/O引脚分别与所述DDS芯片(22)AD9914的32位数据线D31～D0，用户表的外部选择引脚PS0、PS1、PS2，串行或并行端口选择的外部选择引脚F3～F0，斜坡控制引脚DRCTL，斜坡保持引脚DRHOLD，斜坡结束引脚DROVER，输出幅度键控引脚OSK，斜坡频率更新信号引脚I/O_UPDATA和复位信号引脚MASTER_RESET相连。

6.如权利要求1所述的一种基于AD9914设计的高采样率频率分集脉冲信号发生器，其特征在于：所述DDS产生模块(20)的输出端设置有用于将三脉冲波形信号引出系统的微带线。