CN209086713U - 一种新型多通道高分辨率数据采集处理设备 - Google Patents

Abstract

本实用新型公开了一种新型多通道高分辨率数据采集处理设备，包括信号的输入通道，信号的输入通道大于8路信号小于64路，还包括与每一个输入通道对应连接的模拟输入匹配电路，模拟输入匹配电路完成输入信号的匹配及单端到差分的输出，每8个模拟输入匹配电路的输出端对应连接一个AD7768转换芯片的输入端，所有的AD7768转换芯片输出端共同连接到FPGA模块的输入端，FPGA模块输出端连接X86模块，X86模块对接收到的数据进行存储与转发操作。本新型由模拟输入匹配电路和多片AD7768芯片组成多达64个信号输入通道，拥有高达24bit的分辨率及128Ksps的采样频率，提升了数据采集通道数量，相应提高了低频信号的采样精度，可应对多通道数据低频高精度的采集应用需求。

Description

一种新型多通道高分辨率数据采集处理设备

技术领域

本实用新型属于率数据采集处理技术领域，具体涉及一种新型多通道高分辨率数据采集处理设备。

背景技术

数据采集处理设备用于完成模拟信号到数字信号的采集与处理，在工业、军事等领域有广泛的应用。随着信号处理需求的发展，对采集设备的通道数量及分辨率的要求越来越高，对于多传感器的低频信号采集需求越来越多。常规的数据采集设备大多为单一的数据采集板卡，输入通道数量往往为1、2、4及8通道，通道数量普遍较少，无法满足多通道数据采集的需求，并且现有的数据采集设备采用高速数据采集模块，对于采集KHz的低频模拟信号来说精度及成本方面没有优势，对于有更多通道数量及信号频率较低的应用场合常规的数据采集设备便无法满足应用的需求。另外，常规的数据采集设备因为支持的通道数量少，所以其采样分辨率较低，在高速ADC采样中，难以达到24bit分辨率，并且成本也较高，需要额外增加设备用于信号处理及数据存储。

实用新型内容

本实用新型的目的在于：解决目前常规的数据采集设备采用单一的数据采集板卡和高速数据采集模块，输入通道数量较少，且采样频率较高一般为MHz以上甚至上GHz，不能满足有更多通道数量及较低信号频率高精度采集的应用场合的需求的问题，提出了一种新型多通道高分辨率数据采集处理设备。

本实用新型采用的技术方案如下：

一种新型多通道高分辨率数据采集处理设备，包括信号的输入通道，信号的输入通道大于8路信号小于64路，还包括与每一个输入通道对应连接的模拟输入匹配电路，模拟输入匹配电路完成输入信号的匹配及单端到差分的输出，每8个模拟输入匹配电路的输出端对应连接一个AD7768转换芯片的输入端，所有的AD7768转换芯片输出端共同连接到FPGA模块的输入端，FPGA模块输出端连接X86模块，X86模块对接收到的数据进行存储与转发操作。

进一步，所述模拟输入匹配电路由ADA4941放大器芯片实现，电路连接如下：

输入通道的信号输出端连接第五电阻的一端，第五电阻的另一端连接ADA4941芯片的信号输入端，ADA4941芯片的OUT+端连接第二电阻和第三电阻的一端，第二电阻的另一端连接第一电阻的一端和ADA4941芯片的FB端，第一电阻的另一端接地，第三电阻的另一端连接第一电容的一端和AD7768转换芯片的OP信号输入端，第一电容的另一端接地，ADA4941芯片的OUT-端连接第四电阻的一端，第四电阻的另一端连接第四电容的一端和AD7768转换芯片的ON信号输入端，第四电容的另一端接地，ADA4941芯片的REF端接VREF基准电压以及第五电容和第六电容的一端，第五电容和第六电容的另一端都接地，ADA4941芯片的电源正极端接电源，ADA4941芯片的电源负极端接地。

进一步，所述FPGA模块输出端通过PCIe接口连接X86模块。

进一步，所述输入通道采用4个J30J型单个16通道的SSMB封装连接器。

进一步，所述X86模块还连接有对外接口。

进一步，所述FPGA模块输出端还连接有DDR3。

综上所述，由于采用了上述技术方案，本实用新型的有益效果是：

1、本实用新型中，由模拟输入匹配电路和多片ADC芯片组成多达64个信号输入通道，ADC转换芯片采用AD7768，可对低频信号进行较好地采集，提升了数据采集通道数量，相应提高了低频信号的采样精度，可拥有高达24bit的分辨率及128Ksps采样频率，可以应对多通道数据低频高精度的采集应用需求，并且该设备集成了数据采集、信号处理及数据存储功能，极大地减少了配套设备的数量节约了设备成本，由FPGA控制发起ADC芯片的同步功能，从而可实现ADC芯片间的同步，具有通道同步功能，可保证64通道间信号采集的同步，使得信号采集的质量得到保证。

2、本实用新型中，FPGA模块与X86模块之间采用了PCIe接口，采用GEN2x1模式，能够实时将采集处理后的数据传输到X86模块，确保设备的同步性和实时性。

3、本实用新型中，模拟信号的输入通道采用4个J30J型单个16通道的SSMB封装连接器，具有集成度高，节约电路板面积的优点。

4、本实用新型中，FPGA模块输出端还连接有DDR3，都可进行外部存储空间的拓展，提升设备的存储性能，节约空间提升设备数据处理效率。

5、本实用新型中，所述X86模块还连接有对外接口，比如千兆以太网接口、USB接口、DVI显示接口等，丰富了设备接口，实现更多外设的扩展及数据的远程传输。

附图说明

为了更清楚地说明本实用新型实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本实用新型的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1是本实用新型设备框图。

图2是本实用新型模拟输入匹配电路的电路示意图。

具体实施方式

为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本实用新型，即所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本实用新型实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本实用新型的实施例的详细描述并非旨在限制要求保护的本实用新型的范围，而是仅仅表示本实用新型的选定实施例。基于本实用新型的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

需要说明的是，术语“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

一种新型多通道高分辨率数据采集处理设备，包括信号的输入通道，信号的输入通道大于8路信号小于64路，还包括与每一个输入通道对应连接的模拟输入匹配电路，模拟输入匹配电路完成输入信号的匹配及单端到差分的输出，每8个模拟输入匹配电路的输出端对应连接一个AD7768转换芯片的输入端，所有的AD7768转换芯片输出端共同连接到FPGA模块的输入端，FPGA模块输出端连接X86模块，X86模块对接收到的数据进行存储与转发操作。信号的输入通道大于8路信号小于64路，例如8路、16路、24路、32路、40路、48路、56路、64路，都为8的倍数方便每8个模拟输入匹配电路的输出端对应连接一个AD7768转换芯片的输入端，使得器件的使用效率较高。

低频模拟信号经过输入通道(即连接器)后进入模拟输入匹配电路，模拟输入匹配电路完成信号的匹配及单端到差分的输出。模拟输入匹配电路输出的差分信号经过ADC芯片转换后，输出数字信号到FPGA完成信号处理，FPGA处理完成后的数据传给X86模块，X86模块收到数据后，将该数据进行存储及传输等处理，比如X86模块连接MSATA硬盘将数据进行存储，X86模块连接下一级设备的数据接收端口，将数据进行传输。

本实用新型中，由模拟输入匹配电路和多片ADC芯片组成多达64个信号输入通道，模拟输入匹配电路和多片AD7768转换芯片的组成可拥有高达24bit的分辨率及128Ksps的采样频率，本方案提升了数据采集通道数量，相应提高了低频信号的采样精度，可以应对多通道数据低频高精度的采集应用需求，并且该设备集成了数据采集、信号处理及数据存储功能，极大地减少了配套设备的数量节约了设备成本。由FPGA控制发起ADC芯片的同步功能，从而可实现ADC芯片间的同步，具有通道同步功能，可保证64通道间信号采集的同步，使得信号采集的质量得到保证。

进一步，FPGA模块与X86模块之间采用了PCIe接口，采用GEN2x1模式，能够实时将采集处理后的数据传输到X86模块，确保设备的同步性和实时性。

进一步，模拟信号的输入通道采用4个J30J型单个16通道的SSMB封装连接器，具有集成度高，节约电路板面积的优点。

进一步，FPGA模块输出端还连接有DDR3，都可进行外部存储空间的拓展，提升设备的存储性能，节约空间提升设备数据处理效率。

进一步，所述X86模块还连接有对外接口，丰富了设备接口，实现更多外设的扩展及数据的远程传输。连接的对外接口如下：

连接有千兆以太网接口，可完成数据的远程传输需求；

连接有通用USB2.0接口，可实现USB外设的扩展及数据的远程传输；

连接有DVI显示接口，可实现实时显示数据的功能。

基于上述该数据采集处理设备框图如图1所示。

进一步，所述模拟输入匹配电路由ADA4941放大器芯片实现，如图2所示，电路连接如下：

输入通道的信号输出端连接第五电阻的一端，第五电阻的另一端连接ADA4941芯片的信号输入端，ADA4941芯片的OUT+端连接第二电阻和第三电阻的一端，第二电阻的另一端连接第一电阻的一端和ADA4941芯片的FB端，第一电阻的另一端接地，第三电阻的另一端连接第一电容的一端和AD7768转换芯片的OP信号输入端，第一电容的另一端接地，ADA4941芯片的OUT-端连接第四电阻的一端，第四电阻的另一端连接第四电容的一端和AD7768转换芯片的ON信号输入端，第四电容的另一端接地，ADA4941芯片的REF端接VREF基准电压以及第五电容和第六电容的一端，第五电容和第六电容的另一端都接地，ADA4941芯片的电源正极端接电源，ADA4941芯片的电源负极端接地。电源与接地端之间可连接两个并联的电容C2和C3。

以下结合实施例对本发明的特征和性能作进一步的详细描述。

实施例1

本实用新型较佳实施例提供的一种新型多通道高分辨率数据采集处理设备，包括64路信号的输入通道，每一个输入通道对应连接一个模拟输入匹配电路，模拟输入匹配电路完成输入信号的匹配及单端到差分的输出，每8个模拟输入匹配电路的输出端对应连接一个ADC转换芯片的输入端，所有的ADC转换芯片输出端共同连接到FPGA模块的输入端，FPGA模块输出端连接X86模块，X86模块对接收到的数据进行存储与转发。

模拟信号的输入通道采用4个J30J型单个16通道的SSMB封装连接器，具有集成度高，节约电路板面积的优点。

所述模拟输入匹配电路由ADA4941放大器芯片实现，电路如图2所示。

FPGA与X86模块之间的数据传输采用PCIe接口，采用GEN2x1模式。

X86模块采用intel的J1900型CPU。

FPGA采用Xilinx公司的K7系列XC7K325T芯片，完成ADC接口控制、信号采集与处理工作。

ADC转换芯片采用AD7768，该ADC芯片具有集成度高、功耗低、精度高的特点，有利于节省电路板空间及简化电路设计，分辨率高达24bit，每通道最大ADC输出数据速率为256kSPS，可选功耗、速度和输入带宽(BW)模式，输入带宽范围为直流至110.8kHz，可编程输入带宽和采样速率，适用性强，可适用于各种带宽和频率要求的低频信号采集传输。

实施例2

本实用新型较佳实施例在实施例一的基础上，FPGA模块输出端还连接有DDR3，都可进行外部存储空间的拓展，提升设备的存储性能，节约空间提升设备数据处理效率。

实施例3

本实用新型较佳实施例在实施例二的基础上，X86模块还连接有对外接口，丰富了设备接口，实现更多外设的扩展及数据的远程传输。连接的对外接口如下：

连接有千兆以太网接口，可完成数据的远程传输需求；

连接有通用USB2.0接口，可实现USB外设的扩展及数据的远程传输；

连接有DVI显示接口，可实现实时显示数据的功能。

以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。

Claims (6)

1.一种新型多通道高分辨率数据采集处理设备，包括信号的输入通道，其特征在于：信号的输入通道大于8路信号小于64路，还包括与每一个输入通道对应连接的模拟输入匹配电路，模拟输入匹配电路完成输入信号的匹配及单端到差分的输出，每8个模拟输入匹配电路的输出端对应连接一个AD7768转换芯片的输入端，所有的AD7768转换芯片输出端共同连接到FPGA模块的输入端，FPGA模块输出端连接X86模块，X86模块对接收到的数据进行存储与转发操作。

2.根据权利要求1所述的一种新型多通道高分辨率数据采集处理设备，其特征在于：所述模拟输入匹配电路由ADA4941放大器芯片实现，电路连接如下：

输入通道的信号输出端连接第五电阻的一端，第五电阻的另一端连接ADA4941芯片的信号输入端，ADA4941芯片的OUT+端连接第二电阻和第三电阻的一端，第二电阻的另一端连接第一电阻的一端和ADA4941芯片的FB端，第一电阻的另一端接地，第三电阻的另一端连接第一电容的一端和AD7768转换芯片的OP信号输入端，第一电容的另一端接地，ADA4941芯片的OUT-端连接第四电阻的一端，第四电阻的另一端连接第四电容的一端和AD7768转换芯片的ON信号输入端，第四电容的另一端接地，ADA4941芯片的REF端接VREF基准电压以及第五电容和第六电容的一端，第五电容和第六电容的另一端都接地，ADA4941芯片的电源正极端接电源，ADA4941芯片的电源负极端接地。

3.根据权利要求1所述的一种新型多通道高分辨率数据采集处理设备，其特征在于：所述FPGA模块输出端通过PCIe接口连接X86模块。

4.根据权利要求1所述的一种新型多通道高分辨率数据采集处理设备，其特征在于：所述输入通道采用4个J30J型单个16通道的SSMB封装连接器。

5.根据权利要求1所述的一种新型多通道高分辨率数据采集处理设备，其特征在于：所述X86模块还连接有对外接口。

6.根据权利要求1所述的一种新型多通道高分辨率数据采集处理设备，其特征在于：所述FPGA模块输出端还连接有DDR3。