CN218006275U

CN218006275U - 一种通过分立器件实现的4m速率1553b通信电路

Info

Publication number: CN218006275U
Application number: CN202222448769.2U
Authority: CN
Inventors: 刘宝联; 韩轩; 童炳善
Original assignee: Panji Technology Co ltd
Current assignee: Panji Technology Co ltd
Priority date: 2022-09-15
Filing date: 2022-09-15
Publication date: 2022-12-09
Anticipated expiration: 2032-09-15

Abstract

一种通过分立器件实现的4M速率1553B通信电路，包括双路P型MOS管Q1、电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、双路比较器U1、电阻R6、电阻R7、电阻R8、电阻R9、电阻R10、电容C1、电容C2和变压器T1；本实用新型使用分立器件实现通信功能，成本低且容易采购。在不同速率下使用时，只需更换不同型号的分立器件即可，不用更换已布局好的传输介质线缆及接口。

Description

一种通过分立器件实现的4M速率1553B通信电路

技术领域

本实用新型电路属于航空航天数据总线通信技术领域，特别涉及一种通过分立器件实现的不同速率的1553B通信电路。

背景技术

MIL-STD-1553数据总线因其高可靠性、实时性和稳定性等优点，现在已普遍用于民用和军用航天器的机载数据处理系统。早期的1553B速率仅为1Mb/S，但随着科技的发展，机载传感器、武器等各种电子装备的信息数据量已经越来越繁琐复杂，1553B仅仅1Mb/s的数据传输速度已经无法满足数据量的传输要求。

目前在国外的通信技术中，1553总线历经数十年的发展，传输速度也从最先的lMb/s变成了10Mb/s甚至更高。但是我国在高速1553总线方面的研究尚处于起步阶段，由于国外在高速1553总线上采取技术封锁，目前国内使用的比较前沿的1553B总线速率为4Mb/s。

1553B总线的架构可以分为协议处理器和收发器两部分组成。协议芯片主要处理1553B的特定协议，可以通过专用的协议芯片或者FPGA(现场可编程逻辑)实现。而收发器的话，与外部总线相连，其稳定性和可靠性至关重要，因而成为整个1553B总线电路设计的关键因素。

从实现形式上，大致可以把目前国内的1553高速收发器分为两类：一类是基于原低速1Mb/s的1553收发器进行设计参数的调整，使其工作4Mb/s甚至更高速率；另一类是采用其他电平符合相关标准的其他总线收发器代替1553收发器，如RS485总线收发器，其速率也可以达到4Mb/s。但两种方案均存在一定的缺陷：第一类采用更改设计参数的方式，由于受到原低速电路设计的局限，部分外围电路需要重新设计，同时使用低速收发器进行高速应用，稳定性和可靠性受到了一定的制约。第二类采用其他通用型收发器的方案尽管芯片本身不用重新设计，但原来的传输介质都需要更换，整个系统需要重新布局，投入的成本十分高昂。

实用新型内容

本实用新型的目的在于提供一种通过分立器件实现的4M速率1553B通信电路，以解决上述问题。

为实现上述目的，本实用新型采用以下技术方案：

一种通过分立器件实现的4M速率1553B通信电路，包括双路P型MOS管Q1、电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、双路比较器U1、电阻R6、电阻R7、电阻R8、电阻R9、电阻R10、电容C1、电容C2和变压器T1；电阻R1的一端连接第一路PMOS的源极，第一路PMOS的漏极连接变压器的1管脚；电阻R2的一端连接第二路PMOS的源极，第二路PMOS的漏极连接变压器的3管脚；R4的一端接第一路比较器的正向输入管脚和电阻R3，电阻R3另一端接第一路比较器的输出管脚，第一路比较器的负向输入接电阻R5和电容C1，电容C1另一端接电阻R6，电阻R6另一端接变压器T1初级1脚；R8的一端接第一路比较器的正向输入管脚和电阻R7，电阻R7另一端接第一路比较器的输出管脚，第一路比较器的负向输入接电阻R9和电容C2，电容C2另一端接电阻R10，电阻R10另一端接变压器T1初级3脚，变压器T1的2脚接地。

进一步的，电阻R1和电阻R2的另一端连接电源VCC5V。

进一步的，电阻R4、电阻R5、电阻R8和电阻R9的另一端连接REF1V5。

进一步的，第一路PMOS管的栅极连接输出TX_P。

进一步的，第二路PMOS管的栅极连接输出TX_N。

进一步的，比较器的7脚接RX_P，比较器的6脚接RX_N。

进一步的，变压器次级的5脚连接1553_P。

进一步的，变压器次级的7脚连接1553_N。

与现有技术相比，本实用新型有以下技术效果：

本实用新型采用市场上常用的分立器件进行搭建，价格较低且容易采购，使得通信可以达到4Mb/s，而且与原系统进行通信的话，也无需作任何调整，兼顾了电路设计与后期重新布局的成本。

此外，在不同速率下使用时，只需更换不同型号的分立器件即可，不用更换已布局好的传输介质线缆及接口。当发器参数需要进行调整时，只需简单更换型号不同的分立器件即可，不用改换钱缆及接口方式，节省了大量成本与时间。对应用者来说，是一种十分便捷的、兼容性高的、扩展性强的设计。

附图说明

图1：本实用新型电路的原理图；

图2：本实用新型电路的发送阶段示波器实测波形；

图3：本实用新型电路的接收阶段示波器实测波形；

具体实施方式

以下结合附图对本实用新型进一步说明：

请参阅图1至图3，一种通过分立器件实现的4M速率1553B通信电路，包括电源VCC5V、双路P型MOS管Q1、电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、比较器U1、电阻R6、电阻R7、电阻R8、电阻R9、电阻R10、电容C1、电容C2、变压器T1。如图1所示。

电源VCC5V连接电阻R1，电阻R1的另一端连接第一路PMOS的源极，第一路PMOS的漏极连接变压器的1管脚；电源VCC5V连接电阻R2，电阻R2的另一端连接第二路PMOS的源极，第二路PMOS的漏极连接变压器的3管脚；电源REF1V5连接电阻R4，R4的另一端接第一路比较器的正向输入管脚和电阻R3，电阻R3另一端接第一路比较器的输出管脚，第一路比较器的负向输入接电阻R5和电容C1，电阻R5的另一端接REF1V5，电容C1另一端接电阻R6，电阻R6另一端接变压器T1初级1脚；电源REF1V5连接电阻R8，R8的另一端接第一路比较器的正向输入管脚和电阻R7，电阻R7另一端接第一路比较器的输出管脚，第一路比较器的负向输入接电阻R9和电容C2，电阻R9的另一端接REF1V5，电容C2另一端接电阻R10，电阻R10另一端接变压器T1初级3脚，变压器T1的2脚接地。第一路PMOS管的栅极连接输出TX_P；第二路PMOS管的栅极连接输出TX_N；比较器的7脚接RX_P；比较器6脚接RX_N；变压器次级的5脚连接1553_P；变压器次级的7脚连接1553_N。

在通信电路发送阶段，TX_P和TX_N为处理器发送过来的一组差分电平，当TX_P为高、TX_N为低时，使得Q1A关端、Q1B导通，相关的，使得VVC5V电源，通过电阻R4、Q1B、变压器初级的3管脚，导通至变压器初级的2脚到地。此时同通过变压器T1的耦合，在变压器T1次级的管脚5和管脚7之间，会输出一个差分的低信号，在对外的1553B总线上，对外输出低电平。

同样的，当TX_P为低、TX_N为高时，使得Q1A导通、Q1B关端，相关的，使得VVC5V电源，通过电阻R1、Q1A、变压器初级的1管脚，导通至变压器初级的2脚到地。此时同通过变压器T1的耦合，在变压器T1次级的管脚5和管脚7之间，会输出一个差分的高信号，在对外的1553B总线上，对外输出高电平。

发送阶段1553B总线的实测波形如图2所示，其中总线上幅值为24V，半个周期时长约为120ns(示波器精度影响，测量有误差)，满足4Mb/s 1553B标准。

在通信接收阶段，当外接的1553B总线上，接收到高电平时，变压器T1次级的5脚为高，7脚为低，耦合到变压器T1的初级，使得变压器T1初级1脚为高，3脚为低，经过电阻R9、C2、R13、C3的隔直和电压抬升，经过比较器U1后，RX_P和RX_N就会接收到对应的差分高电平，传送给处理器内部。

同样的，当外接的1553B总线上，接收到低电平时，变压器T1次级的5脚为低，7脚为高，耦合到变压器T1的初级，使得变压器T1初级1脚为低，3脚为高，经过电阻R9、C2、R13、C3的隔直和电压抬升后，再经过比较器U1，RX_P和RX_N就会接收到对应的差分低电平，传送给处理器内部。

接收阶段处理器侧RX_P和RX_N的实测波形如图3所示，为差分信号，半个周期时长约为140ns(示波器精度影响，测量有误差)，满足4Mb/s 1553B标准。

Claims

1.一种通过分立器件实现的4M速率1553B通信电路，其特征在于，包括双路P型MOS管Q1、电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、双路比较器U1、电阻R6、电阻R7、电阻R8、电阻R9、电阻R10、电容C1、电容C2和变压器T1；

电阻R1的一端连接第一路PMOS的源极，第一路PMOS的漏极连接变压器的1管脚；电阻R2的一端连接第二路PMOS的源极，第二路PMOS的漏极连接变压器的3管脚；R4的一端接第一路比较器的正向输入管脚和电阻R3，电阻R3另一端接第一路比较器的输出管脚，第一路比较器的负向输入接电阻R5和电容C1，电容C1另一端接电阻R6，电阻R6另一端接变压器T1初级1脚；R8的一端接第一路比较器的正向输入管脚和电阻R7，电阻R7另一端接第一路比较器的输出管脚，第一路比较器的负向输入接电阻R9和电容C2，电容C2另一端接电阻R10，电阻R10另一端接变压器T1初级3脚，变压器T1的2脚接地。

2.根据权利要求1所述的一种通过分立器件实现的4M速率1553B通信电路，其特征在于，电阻R1和电阻R2的另一端连接电源VCC5V。

3.根据权利要求1所述的一种通过分立器件实现的4M速率1553B通信电路，其特征在于，电阻R4、电阻R5、电阻R8和电阻R9的另一端连接REF1V5。

4.根据权利要求1所述的一种通过分立器件实现的4M速率1553B通信电路，其特征在于，第一路PMOS管的栅极连接输出TX_P。

5.根据权利要求4所述的一种通过分立器件实现的4M速率1553B通信电路，其特征在于，第二路PMOS管的栅极连接输出TX_N。

6.根据权利要求1所述的一种通过分立器件实现的4M速率1553B通信电路，其特征在于，比较器的7脚接RX_P，比较器的6脚接RX_N。

7.根据权利要求1所述的一种通过分立器件实现的4M速率1553B通信电路，其特征在于，变压器次级的5脚连接1553_P。

8.根据权利要求7所述的一种通过分立器件实现的4M速率1553B通信电路，其特征在于，变压器次级的7脚连接1553_N。