CN101548286A

CN101548286A - 半导体装置

Info

Publication number: CN101548286A
Application number: CNA2007800449659A
Authority: CN
Inventors: 热海知昭; 小林英智
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2006-12-25
Filing date: 2007-12-14
Publication date: 2009-09-30
Anticipated expiration: 2027-12-14
Also published as: EP2104910B1; US20080153450A1; JP2008182687A; KR101516660B1; WO2008078661A1; KR20090094246A; JP4994216B2; CN101548286B; EP2104910A4; EP2104910A1; US7877068B2

Abstract

通过向能够无线通信的半导体装置提供解调信号生成电路以及通过解调信号生成电路获得具有相反极性的电压之间的差，产生解调信号。替换的，提供多个解调信号生成电路和选择电路，该选择电路根据所接收的信号的特性选择解调信号生成电路，其中在第一解调信号生成电路工作时第二解调信号生成电路的操作停止。该选择电路包括反相器电路、触发器电路、以及选择器电路。在第二解调信号生成电路具有比较器等等时，降低了其功耗。

Description

半导体装置

技术领域

本发明涉及半导体装置。具体的，本发明涉及能够利用无线通信发送和接收信息而无需接触的半导体装置。

背景技术

近些年来，其中向个体对象给予个体标识信息以使诸如物体的历史记录的信息清楚的个体标识技术已广受关注。尤其是，能够通过无线电波利用无线通信发送和接收数据而无需接触的半导体装置已经取得长足进步。这种半导体装置被称作ID标签、RFID标签等等，其已经开始被用于市场中物品的管理等等。

总的来说，已经投放实际使用的许多被称作RFID标签等等的物体包括元件形成层和具有由晶体管等形成的电路的天线层。这种能够无线通信的半导体装置通过电磁波利用读取器/写入器进行无线通信，使得该半导体装置能够通过从电源接收功率并从读取器/写入器接收数据来操作。总的来说，在读取器/写入器与半导体装置之间的无线通信中，发送侧设备(读取器/写入器)发送调制的载波，而接收侧设备(半导体装置)解调该载波，从而提取数据并发送和接收信息。

在能够进行无线通信的半导体装置中，存在调幅方法(幅移键控(ASK)调制方法)作为一种调制载波的方法。ASK调制方法是一种通过产生载波的振幅差并利用该振幅差作为调制信号来发送信息的方法。这里，当低(low)状态中的振幅(信号线(振幅峰值)与基准线(振幅中心)之间的差)为a，且高(high)状态中的振幅(信号线(振幅峰值)与基准线(振幅中心)之间的差)为b时，调制系数m可以表示为m＝(b-a)/(b+a)。发送侧设备可以根据执行无线通信的发送侧设备和接收侧设备两者，决定方法的调制系数。接收侧设备接收调制系数由发送侧设备决定的调制信号，并解调该调制信号。

由于能够无线通信的半导体装置包括设有微小的半导体元件的集成电路，所以出现变动等问题，并且难以制造具有理想的电特性的半导体装置。然而，最近已经利用多种改进实现了具有理想电性能的半导体装置(例如，见专利文献1：日本公开专利申请2006-268838)。

注意，能够无线通信的半导体装置根据基于多种标准的通信方法进行信号的发送、接收等等，作为其通信。利用以ISO/IEC 15963(其是邻近型(vicinity-type)无线IC卡的标准)标准化的通信方法，调制13.56MHz载波，以获得100％或10％的调制系数，并且用脉冲位置调制方法编码数据，该方法通过脉冲位置的调制位置的变化来标识数据。作为与ISO/IEC 15693类似的标准，还有ISO/IEC 14443(类型-A)和ISO/IEC 18000-3。在ISO/IEC 14443(类型-A)中，规定了利用其初始振幅(处于无调制状态下的振幅)小于或等于5％的振幅来表示调制系数为100％的载波。注意，这些标准的通信频率为13.56MHz。另外，为了解调调制系数为10％的信号，可以考虑多种方法(例如，见专利文献2：日本公开专利申请2000-172806)。

发明内容

总的来说，接收侧装置包括具有解调电路、电源电路、调制电路等的模拟电路，以及连接到模拟电路的数字电路。作为解调电路的输出，解调信号被从模拟电路输出，并被输入到数字电路。当使用调制系数为100％的载波来用于无线通信时，包括其中振幅为0的状态(其中振幅峰值和基准线彼此相符的状态)。因此，在通过接收的电磁波从电源产生功率而工作的能够无线通信的半导体装置中，在被用于无线通信的、调制系数为100％的载波为0时，难以从电源提供功率。因而，干扰了半导体设备的操作。在该半导体装置中，确保了特定的振幅，以便利用调制系数较小的载波(例如，调制系数为10％的载波)提供功率；因此，半导体装置能够操作。

图4示出了通常的解调调制系数为100％的载波的解调电路的电路结构。图4的电路包括第一二极管、第二二极管、第一电阻器、第二电阻器、第一电容器、第二电容器、和第三电容器。在图4所示的电路中，输入部分连接到第一电容器的一端。第一电容器的另一端连接到第一二极管的阳极(第一电极)和第二二极管的阴极(第二电极)。第一二极管的阴极(第二电极)连接到第一电阻器、第二电阻器和第三电容器的各一端。第二二极管的阳极(第一电极)接地。第一电阻器和第二电容器的各另一端也接地。第二电阻器的另一端连接到第三电容器的一端和输出部分。第三电容器的另一端接地。

尽管如图4所示的电路可以解调调制系数较大的载波(例如，调制系数为100％的载波)，但是很难解调调制系数较小的载波(例如：调制系数为10％的载波)。这是由于图4的解调电路具有大的由载波导致的噪声对振幅波形的影响，并且在调制系数较小时(例如调制系数为10％时)该影响不能忽视。因此，可以通过对于解调电路使用低通滤波器等等来减少噪声；然而噪声未被充分地减少。

由此，本本发明提供一种半导体装置，其具有可以产生解调信号的电路(解调电路生成电路)，而对于调制系数较小的调制信号(例如：调制系数为10％的信号)也没有任何问题。

注意，在专利文献2中提出的电路排列中提供了以下内容：第一解调装置，其由(ISO14443-A)100％ ASK信号(调制系数为100％的信号)再生数据；第二解调装置，其由(ISO14443-B)10％ ASK信号(调制系数为10％的信号)；以及选择器装置，其选择再生信号中的每一个。此外，为了控制本选择器装置，提供了一种通过输入再生信号以及第一解调装置的传输信号产生选择控制信号的装置。根据专利文献2的结构，再生未被选择器装置选择的数据的装置可以说就半导体装置的操作而言是无用的电路。具体来说，很明显放大器电路被合并到由10％ ASK信号(调制系数为10％的信号)再生数据第二解调装置。由此，在放大器电路消耗的功率达与整个半导体装置的消耗功率相比不能忽视的那么大时，这将导致半导体装置的性能退化。

由此，本本发明提供一种半导体装置，其中，当调制系数较大的信号(例如，调制系数为100％的信号)的数据被选择时，被合并到再生调制系数较小的信号(调制系数为10％的信号)的数据的第二解调装置中的放大器电路的操作被停止，且消耗较低功率。

同时，如图4所示的解调电路具有简单的结构，其中半导体装置的操作未被干扰。因此，该解调电路适于作为用于解调调制系数较大的信号(例如，调制系数为100％的信号)的解调信号生成电路。

存在这样一种情况：在调制系数较小的载波的情况(例如，调制系数为10％的情况)与调制系数较大的载波的情况(例如，调制系数为100％的情况)之间，适于操作的配置是不同的。例如，在利用解调调制系数为10％的调制信号的电路来解调调制系数为100％的载波时，担心不必要的元件在工作，且无用地消耗了功率。

因此，本发明提供一种半导体装置，其中，分别提供产生在调制系数较小的载波的情况(例如，调制系数为10％的情况)下的解调电路的电路，以及产生在调制系数较大的载波的情况(例如，调制系数为100％的情况)下的解调电路的电路。另外，本发明提供一种半导体装置，其能够标识调制系数，根据调制系数切换使用的电路，停止未使用的电路的部分操作，以及根据调制系数以最小的功率产生适当的解调信号。

本发明的半导体装置包括一个或多个解调信号生成电路，且所述解调信号生成电路的任一个都具有：解调调制信号的第一调制电路、解调具有与第一解调电路中的电信号相反的极性的电信号(调制信号)的第二解调电路、以及比较器。从第一解调电路输出的解调信号和从第二解调电路输出的解调信号每一个被输入到比较器的输入部分中，从而获得这些解调信号的电压差。

在上述半导体装置中，通过比较器来获得由第一解调电路解调的信号的振幅和由第二解调电路解调的信号的振幅之间的差。由于由第一解调电路解调的信号的振幅和由第二解调电路解调的信号的振幅具有相同的相位，因此可以降低由载波导致的噪声的影响，从而稳定地解调信号。

替换地，本发明的半导体装置优选具有选择电路，其根据调制信号选择第一解调信号生成电路或第二解调信号生成电路，以停止另一解调信号生成电路。具体的，本发明的半导体装置包括以下：第一解调信号生成电路，其从调制系数较大的载波(例如，调制系数为100％的载波)生成解调信号；第二解调信号生成电路，其从调制系数较小的载波(例如，调制系数为10％的载波)生成解调信号；以及选择电路，其根据调制系数，选择使用所述第一解调信号生成电路和第二解调信号生成电路中的哪一个。

选择电路包括标识调制系数之间的差的逻辑元件以及确定要使用的解调信号生成电路的逻辑元件组。

首先，在本发明的半导体装置中，与调制系数较大的载波(例如，调制系数为100％的载波)对应的第一解调信号生成电路输出第一解调信号，而与调制系数较小的载波(例如，调制系数为10％的载波)对应的第二解调信号生成电路输出第二解调信号。也即，第一解调信号生成电路可以解调调制系数较大的载波(例如，调制系数为100％的载波)，而第二解调信号生成电路可以解调调制系数较小的载波(例如，调制系数为10％的载波)。另外，并不确保第一解调信号生成电路解调调制系数较小的载波(例如，调制系数为10％的载波)，而第二解调信号生成电路解调调制系数较大的载波(例如，调制系数为100％的载波)。

在数字电路中，监视该第一解调信号，并且如果第一解调信号有效，且将该信号发送到被包括在第二解调信号生成电路中的振幅电路(例如，比较器等)，并停止电路操作。

第一解调信号生成电路适合于解调调制系数较大的载波(例如，调制系数为100％的载波)。然而，在调制系数较小的载波(例如，调制系数为10％的载波)中，即使在调制的周期期间，与未调制的周期期间的振幅相比，也仍存在具有一定程度的振幅(例如，90％程度的振幅)的载波。因此，第一解调信号生成电路难以解调调制系数较小的载波。利用逻辑元件(例如，反相器)确定第一解调信号是否能够被解调，而其他的信号(例如，时钟信号)是不必要的。时钟信号是在操作数字电路等等中使用的周期性信号。通常，时钟由振荡电路或分频电路等等产生。

注意，在本说明书中，所述逻辑元件是指由在数字电路中提供的用以实现特定目标的多个电路形成的元件。

注意，在本说明书中描述了“调制系数为100％的情况”和“调制系数为10％的情况”；但是，近似大于等于10％且小于等于30％的调制系数范围通常也被描述为“调制系数为10％的情况”。另外，近似大于等于90％且小于等于100％的调制系数范围通常也被描述为“调制系数为100％的情况”。因此，调制系数不应被理解为被严格限制于所描述的这些情形，且在不偏离本发明的精神的范围内可以应用各种调制系数。

利用本发明，可以产生调制系数较小的调制信号(例如，调制系数为10％的调制信号)的解调信号。因此，即使在使用调制系数较小的调制信号时，能够无线通信的半导体装置也仍能够工作，且在接收无线信号期间来自电源的功率持续供给。因此，该半导体装置能够稳定地工作。

此外，在本发明的半导体装置中，可以降低由于载波导致的噪声的影响；因而，可以稳定地产生高度可靠的解调信号。

在本发明的半导体装置中，在调制系数为较小的载波(例如，调制系数为10％的载波)的情况下和调制系数为较大的载波(例如，调制系数为100％的载波)的情况下，使用不同的解调信号生成电路。因此，至于被包括在每一个解调信号生成电路中的元件的参数，甚至不需要考虑调制系数不同的情况；因此提高了设计半导体装置的灵活性。此外，在第二解调信号生成电路中，通过检测所述第二解调信号生成电路中的第一偏置电路的输出和第二偏置电路的输出之间的差，生成第二解调信号。因而，即使利用调制系数较小的信号，也能够稳定地产生解调信号。从而能够发送和接收信息。在使用调制系数较小的信号时，持续地提供来自电源的功率；因此，半导体装置可以稳定地工作。

存在于第一偏置电路和第二偏置电路的每一输出中的噪声具有相同的相位。在本发明，通过比较第一偏置电路和第二偏置电路的输出产生第二解调信号。因此，抵消(cancel)了每一输出的噪声，并且降低了由载波导致的噪声的影响；因而，可以解调信号。据此，对于调制系数较小的无线信号(例如，调制系数为10％的载波)，也可以稳定地检测该信号。

在调制系数较小的载波的情况(例如，调制系数为10％的情况)以及调制系数较大的载波的情况(例如，调制系数为100％的情况)下，通过切换要使用的解调信号生成电路并停止不使用的电路的部分操作，可以降低本发明的半导体装置的功耗。

根据本发明，在数字电路中仅利用第一解调信号的波形的形状来监视解调信号；因此，可以用简单的电路结构来实现本发明的半导体装置，而无需复杂的电路。

附图说明

图1是示出本发明的半导体装置的示意图；

图2是示出本发明的半导体装置的示意图；

图3是示出本发明的半导体装置的示意图；

图4是示出本发明的半导体装置的示意图；

图5是示出本发明的半导体装置的示意图；

图6A至6C(6C-1至6C-3)每一都是示出本发明的半导体装置的示意图；

图7A(7A-1和7A-2)以及7B(7B-1和7B-2)每一都是示出本发明的半导体装置的示意图；

图8是示出本发明的半导体装置的示意图；

图9A至9C每一都是示出本发明的半导体装置的示意图；

图10A和10B每一都是示出本发明的半导体装置的示意图；

图11是示出本发明的半导体装置的示意图；

图12A至12E每一都是示出本发明的半导体装置的示意图；

图13A至13F每一都是示出其中安装了本发明的半导体装置的实例的示意图；

图14是示出本发明的半导体装置的示意图；

图15A至15D是示出应用了本发明的半导体装置的制造方法的视图；

图16A至16C是示出应用了本发明的半导体装置的制造方法的视图；

图17A和17B是示出应用了本发明的半导体装置的制造方法的视图；

图18A和18B是示出应用了本发明的半导体装置的制造方法的视图；

图19A和19B是示出应用了本发明的半导体装置的制造方法的视图；

图20A至20C是示出应用了本发明的半导体装置的制造方法的视图；

图21A至21C是示出应用了本发明的半导体装置的制造方法的视图；

图22A和22B是示出应用了本发明的半导体装置的制造方法的视图；

图23A至23C是示出应用了本发明的半导体装置的制造方法的视图；

图24A至24C是示出应用了本发明的半导体装置的制造方法的视图；

图25A至25C是示出应用了本发明的半导体装置的制造方法的视图；

图26A和26B是示出应用了本发明的半导体装置的制造方法的视图；

图27A和27B是示出应用了本发明的半导体装置的每一部分的波形图；

图28A和28B是示出应用了本发明的半导体装置的每一部分的波形图；

图29A和29B是示出应用了本发明的半导体装置的每一部分的波形图；

图30是示出本发明的半导体装置的示意图；

图31是示出本发明的半导体装置的示意图；

图32A和32B是示出应用了本发明的半导体装置的每一部分的波形图；以及

图33A和33B是示出应用了本发明的半导体装置的每一部分的波形图。

具体实施方式

下面将参考附图说明本发明的实施方式和实施例。但是，本发明可以以多种方式实现，并且本领域技术人员易于理解，可以以多种方式修改其方式和细节而不脱离发明的精神和范围。因此，本发明不应被理解为被限于下面的对实施方式和实施例的说明。注意，在下面描述的本发明的结构中，在不同的附图中，使用相同的附图标记来共同地表示相同的部件。

(实施方式1)

本实施方式将参考附图说明其中包括解调信号生成电路的本发明的半导体装置的结构示例。

图2示出本发明的半导体装置的框图。本发明的半导体装置100通过电磁波无线地发送数据到读取器/写入器116和从其接收数据。读取器/写入器116优选通过通信线路118连接到控制设备120。控制设备120控制读取器/写入器116和半导体装置100之间的通信。

半导体装置100包括天线电路102、电源电路112、模拟电路104、数字电路106、以及存储器电路108。模拟电路104具有解调信号生成电路150以及调制电路114。半导体装置100可以不包括天线而包括用于连接到外部天线的布线。该布线和外部天线可以彼此连接。在这种情况下，单独制造的天线连接到布线。电连接至该布线的连接端(端电极)可以用于将该布线与天线连接。此外，半导体装置100不限于上述结构，并且可以包括时钟生成电路，或中央处理器单元(下文中，称作CPU)等等。

注意，所述时钟生成电路是指基于在天线电路102中生成的AC感生电压而产生并向每一电路提供时钟信号的电路，所述时钟信号具有用于数字电路106、存储器电路108等操作所必须的频率。对于时钟生成电路可以使用振荡电路或分频电路。

天线电路102优选具有天线和整流器电路，该天线电路接收从读取器/写入器116发送的电磁波，并产生AC感生电压。所感生的电压成为来自半导体装置100的电源的功率，并且还包括从读取器/写入器116发送的数据。

可以用于本发明的天线的形状没有具体限制。因此，应用于被包括在半导体装置100中的天线电路102的信号传输方法可以是电磁耦合法、电磁感应法、或无线电波法等等。可以由从业人员考虑到设备的期望的用途而适当地选择传输方法。因此，可以根据该传输方法提供具有优化的长度和形状的天线。在本发明中，优选使用具有13.56MHz的通信频率的电磁感应法，来作为信号传输方法。

在应用电磁耦合法或电磁感应法(例如，13.56MHz频带)作为传输方法的情况下，为了采用随着磁场强度变化而产生的电磁感应，以环形(例如，环形天线)形式或螺旋形式(例如，螺旋天线)形成作为天线的导电膜。

在利用作为一种无线电波法的微波法(例如，UHF频带(860至960MHz)、或2.45GHz频带等)来作为所述传输方法时，可以考虑用于信号传输的无线电波的波长来适当地确定作为天线的导电膜的长度和形状。例如，可以以线性形式(例如，偶极天线)或平坦形式(例如，贴片(patch)天线)等等来形成作为天线的导电膜。另外，作为天线的导电膜的形状不限于线性形式，可以考虑无线电波的波长，以弯曲形式、蛇形形式或它们的组合的形式，来设置导电膜。

图12A至12E每一都示出了提供在天线电路102中的天线的形状实例。例如，如图12A所示，可以使用这样的布局，其中天线1201设置在设有信号处理电路的芯片1200周围。替换地，如图12B所示，可以使用这样的布局，其中设有信号处理电路的芯片1202被薄的天线1203缠绕。另外，如图12C所示，可以使用这样的布局，其中为设有信号处理电路的芯片1204设置形状象天线1205那样的用于接收高频电磁波的天线。替换地，如图12D所示，可以使用这样的布局，其中，为设有信号处理电路的芯片1206设置形状象作为180度全向天线(使得其能够从任意方法等同地接收信号)的天线1207那样的天线。作为另外的替换，如图12E所示，可以使用这样的布局，其中，为设有信号处理电路的芯片1208设置形状象具有长棒(long rod)形状的天线1209那样的天线。可以通过上述形状的天线的组合来形成天线电路102。

在图12A至12E中，设有信号处理电路的芯片1200等与天线1201等之间的连接方法没有特别限制，只要能够在芯片和天线之间发送和接收信号即可。以图12A作为示例，天线1021和设有信号处理电路的芯片1200通过引线接合(wire bonding)或凸块接合(bump bonding)而彼此连接。替换的，可以将芯片的一部分用作要附连到天线1201的电极。利用该方法，可以利用各向异性导电膜(下文中，称作ACF)将芯片1200附连到天线1201。此外，天线的适当的长度根据要接收的信号的频率而不同。总的来说，在例如使用2.45GHz的频率的情况下，天线的长度可以为近似60nm(波长的一半)或近似30nm(波长的四分之一)。

电源电路112通过二极管等对天线电路102中产生的感生电压进行整流，并利用电容器使感生电压稳定，从而调节以便维持相对于基准电势(基准线的电势)具有一定电势差的稳定的电势。

数字电路106基于解调的信号执行以下操作：分析指令；控制存储器电路108；将供外部传输的数据输出到调制电路114，等等。除存储器控制信号的生成电路之外，数字电路106还可以包括解码电路或信息判断电路等。此外，数字电路106可以包括这样的电路，该电路将从存储器电路108提取的、从半导体装置100发送到读取器/写入器116的数据的部分或全部，转换成编码的信号。

存储器电路108至少存储半导体装置100的专用数据(个体标识信息)。存储器电路108包括：控制电路，其根据数字电路106执行数据的写入或读取；以及具有存储器元件的电路。存储器电路108包括有机存储器、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、铁电随机存取存储器(FeRAM)、掩模只读存储器(ROM)、可编程只读存储器(PROM)、电可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、以及闪存中的一个或多个。只要存储器电路108的存储内容是半导体装置100的专用数据(个体标识信息等)，就优选使用能够存储记忆而无需提供功率的非易失性存储器。另一方面，只要存储半导体装置100所执行的处理中使用临时记忆，就可以使用易失性存储器。特别是在其中半导体装置100没有电池的所谓的无源型的情况下，优选使用非易失性存储器作为存储器电路108。

有机存储器具有这样的结构，其中，包含有机化合物的层被夹在一对导电层之间，由于结构简单而具有至少两个优点。一个优点是，可以简化制造工艺并降低成本。另一优点是，易于减少存储器电路的面积，并且可以容易地实现电容器的增加。因此，优选使用有机存储器作为存储器电路108。

调制电路114根据来自数字电路106的信号，将负载(load)调制发送到天线电路102。

解调信号生成电路150解调并提取被包括在产生于天线电路102中的感生电压中的数据。

在本实施方式的半导体装置中，接收来自读取器/写入器的电磁波，并且供应电磁波的功率来驱动半导体装置。因此，尽管在本实施方式中描述了无源型半导体装置，但是本发明不限于此。作为一种在半导体装置内部包含电池的结构，可以从电池提供功率来驱动半导体装置。

在从读取器/写入器发送的电磁波中，从子载波中调制具有特定频率的载波。被包括在该子载波中的信号是二值化的数字信号，其被从读取器/写入器发送到半导体装置。对于载波的调制方法，有改变振幅的幅移键控(ASK)调制方法和改变频率的频移键控(FSK)调制方法。本实施方式描述其中解调通过ASK调制方法调制的电磁波的情形。

下面参考图30说明被包括在本发明的半导体装置100中的解调信号生成电路150。图30示出能够用于本实施方式的解调信号生成电路150的框图。解调信号生成电路150包括第一解调电路154、第二解调电路156、第一偏置电路158、第二偏置电路160、以及比较器162。尽管下面描述了解调信号生成电路150中所包括的这些电路，但是本发明不限于此。

图30中所示的解调信号生成电路150的输入部分152连接到第一解调电路154的输入部分600以及第二解调电路156的输入部分620。第一解调电路154的输出部分616连接到第一偏置电路158的输入部分800A，并且第二解调电路156的输出部分636连接到第二偏置电路160的输入部分800B。第一偏置电路158的输出部分808A连接到比较器162的第一输入部分900A，而第二偏置电路160的输出部分808B连接到比较器162的第二输入部分900B。比较器162的输出部分912连接到解调信号生成电路150的输出部分166。

注意，比较器162的输出部分912和解调信号生成电路150的输出部分166优选通过模拟缓冲器电路164彼此连接，如图30所示。作为模拟缓冲器电路164，给出了源极跟随器电路、共源放大器电路等。通过提供模拟缓冲器电路164，可以有效地去除噪声，并且可以稳定地产生解调信号。

图6A至6C(6C-1至6C-3)每一都示出了被用作每一第一解调电路154和第二解调电路156中的解调电路的结构的实例。图6A示出第一解调电路154。第一解调电路154包括输入部分600、输出部分616、第一二极管604、第二二极管606、第一电阻器608、第二电阻器612、第一电容器602、第二电容器610、和第三电容器614。输入部分600连接到第一电容器602的一端。第一电容器602的另一端连接到第一二极管604的阳极和第二二极管606的阴极。第一二极管604的阴极连接到第一电阻器608、第二电容器610和第二电阻器602的各一端。第二电阻器612的另一端连接到第三电容器614的一端和输出部分616。另外，第二二极管606的阳极，第一电阻器608、第二电容器610和第三电容器614的各另一端连接到基准电势(Vss)-

图6B示出第二解调电路156。图6B所示的解调电路包括输入部分620、输出部分636、第一二极管624、第二二极管626、第一电阻器628、第二电阻器632、第一电容器622、第二电容器630、和第三电容器634。输入部分620连接到第一电容器622的一端。第一电容器622的另一端连接到第一二极管624的阴极和第二二极管626的阳极。第一二极管624的阳极连接到第一电阻器628、第二电容器630和第二电阻器632的各一端。第二电阻器632连接到第三电容器634的一端和输出部分636。另外，第二二极管626的阴极，第一电阻器628、第二电容器630和第三电容器634的各另一端，连接到基准电势(Vss)。

图6A和6B中的第一二极管604、第二二极管606、第一二极管624、第二二极管626中的每一个可以由二极管连接的TFT来形成。图6C-1中所示的二极管、图6C-2中所示的二极管连接的n型TFT、以及图6C-3中所示的二极管连接的p型TFT等效于电路。图7A(7A-1和7A-2)每一示出了其中利用图6C(6C-1至6C-3)中示出的任意TFT形成图6A中所示的、作为第一解调电路154的一部分的电路618的示例。类似的，图7B(7B-1和7B-2)每一示出了其中利用图6C(6C-1至6C-3)中示出的任意TFT形成图6B中所示的、作为第二解调电路156的一部分的电路638的示例。在图7A-1所示的电路中，使用n型TFT 700和702作为二极管连接的TFT。在图7A-2所示的电路中，使用p型TFT 704和706作为二极管连接的TFT。在图7B-1所示的电路中，使用n型TFT 708和710作为二极管连接的TFT。在图7B-2所示的电路中，使用p型TFT 712和714作为二极管连接的TFT。

可以通过图6A至6C(6C-1至6C-3)和图7A(7A-1和7A-2)和7B(7B-1和7B-2)中所示的电路的组合来实现第一解调电路154和第二解调电路156。可以使用具有图7A-1所示的电路618的第一解调电路154和具有图7B-2所示的电路638的第二解调电路156，或者可以使用具有图7A-2所示的电路618的第一解调电路154和具有图7B-1所示的电路638的第二解调电路156。替换地，可以使用具有图7A-2所示的电路618的第一解调电路154和具有图7B-2所示的电路638的第二解调电路156。优选的，对于第一解调电路154使用图7A-1所示的电路618，而对于第二解调电路156使用图7B-1所示的电路638。通常，n型TFT的载流子具有比p型TFT的载流子高的迁移率。因此，对于被包括在第一解调电路和第二解调电路中的所有TFT都使用n型TFT，从而能够提高电路的操作性能。

提供第一电容器602(或第一电容器622)以补偿波振幅的中心(基准线)。提供第一电阻器608(或第一电阻器628)以使恒定电流流过点b1(或点b2)。另外，提供第二电容器610(或第二电容器630)以使波形平滑。在适当时，根据第二电容器610(或第二电容器630)的静电电容的程度来调整第一电阻器608(或第一电阻器628)的电阻。当第一电阻器608(或第一电阻器628)的电阻较小时，载波的振幅降低；而当电阻过量时，出现第二二极管606(或第二二极管626)的击穿现象；因此，半导体装置不能正常操作。另外，第二电阻器612(或第二电阻器632)和第三电容器614(或第三电容器634)作为去除高频分量的低通滤波器。

图8示出了第一偏置电路158和第二偏置电路160的结构的示例。在图8所示的偏置电路中，输入部分800(下文中将输入部分800在第一偏置电路和第二偏置电路中分别称作输入部分800A和输入部分800B)连接到电容器802(下文中将电容器802在第一偏置电路和第二偏置电路中分别称作电容器802A和电容器802B)的一端。电容器802的另一端连接到输出部分808以及第一电阻器804和第二电阻器806的各一端，下文中将输出部分808在第一偏置电路和第二偏置电路中分别称作输出部分808A和输出部分808B，将第一电阻器804在第一偏置电路和第二偏置电路中分别称作第一电阻器804A和第一电阻器804B，将第二电阻器806在第一偏置电路和第二偏置电路中分别称作第二电阻器806A和第二电阻器806B。第一电阻器804的另一端连接到电源电势(V_DD)，而第二电阻器806的另一端连接到基准电势(Vss)-

提供电容器802以使输入部分800与第一电阻器804所连接的电源电势静电(galvanically)隔离。

提供第一电阻器804和第二电阻器806以生成被输入到比较器162中所包括的第一输入部分900A和第二输入部分900B的信号的电势之间的差。优选的，第一电阻器804A的电阻R_1A、第一电阻器804B的电阻R_1B、第二电阻器806A的电阻R_2A、以及第二电阻器806B的电阻R_2B为R_1A＝R_2B≠R_1B＝R_2A-

通过包括第一偏置电路158和第二偏置电路160可以防止比较器162的误操作。

图9A至9C每一示出了比较器162的结构的示例。比较器162包括两个输入部分，诸如差分电路、差分放大器、或运算放大器，并且可以使用具有比较输入到所述输入部分的两个信号的功能的电路。比较器162包括第一输入部分900A、第二输入部分900B、第一TFT 902至第五TFT 910、以及输出部分912。在比较器162中，第一输入部分900A连接到第一偏置电路158的输出部分808A，并且第二输入部分900B连接到第二偏置电路160的输出部分808B。第一输入部分900A连接到第一TFT 902的栅电极，而第二输入部分900B连接到第二TFT 904的栅电极。第一TFT 902的源电极和漏电极之一连接到第五TFT 910的源电极和漏电极之一以及第二TFT 904的源电极和漏电极之一。第一TFT902的源电极和漏电极中的另一个连接到第三TFT 906的源电极和漏电极之一、第三TFT 906的栅电极、以及第四TFT 908的栅电极。第三TFT 906的源电极和漏电极中的另一个连接到电源电势(V_DD)-第四TFT 908的源电极和漏电极之一连接到电源电势(V_DD)-第四TFT908的源电极和漏电极中的另一个连接到输出部分912以及第二TFT904的源电极和漏电极中的另一个。第五TFT 910的栅电极通过布线914连接到恒流电路1003。第五TFT 910的源电极和漏电极中的另一个连接到基准电势(V_SS)-注意，布线914连接到恒流电路1003。在图9A中，第六TFT 916总是导通，或者不提供该TFT。

下面描述在信号输入到比较器的第一输入部分900A和第二输入部分900B时的操作。

将流过作为比较器162的恒流源的第五TFT 910的电流设置为I_d。这里，由于第三TFT 906和第四TFT 908形成电流镜电路，在第三TFT906和第四TFT 908每一个的源电极和漏电极之间有I_d/2的电流流动。另外，将图9A至9C中所示的每一点a的电势设置为V₅。

现在描述其中不同的电势施加到形成差分对的两个TFT的情形。首先考虑其中第一输入部分900A的电势高于第二输入部分900B的电势的情形。流过第一TFT 902和第二TFT 904的电流以下式(1)表示。这里，V_gs是栅极电压，V_ds是漏极电压，Vth是阈值电压，k为跨导系数；而λ是沟道长度调制系数。

公式1

I_{ds} = \frac{I_{d}}{2} = k {(V_{gs} - V_{th})}^{2} (1 + λ \cdot V_{ds})

在公式(1)中，由于第一输入部分900A的电势高于第二输入部分900B的电势，在第一TFT902的栅极电压V_gs(902)和第二TFT904的栅极电压V_gs(904)之间形成如下关系：V_gs(902)>V_gs(904)。跨导系数k是由每一TFT的载流子迁移率、栅极绝缘膜的电容、沟道宽度、以及沟道长度所确定的对于TFT唯一的值(常数)，而沟道长度调制系数λ是由每一个TFT的制造工艺所确定的常数。因此，当第一TFT 902和第二TFT 904的跨导系数k和沟道长度调制系数λ等同时，在第一TFT 902的漏极电压V_ds和第二TFT 904的漏极电压V_ds之间形成如下关系：V_ds(902)<V_ds(904)。接下来，当与上面类似地考虑其中第一输入部分900A的电势低于第二输入部分900B的电势的情形时，在第一TFT 902的漏极电压V_ds和第二TFT 904的漏极电压V_ds之间形成如下关系：V_ds(902)>V_ds(904)。

如上所述，输出部分912的电压根据第一输入部分900A和第二输入部分900B的电势的幅度关系而波动。

接着，图10A和10B每一示出了模拟缓冲器电路164的电路结构的示例。图10A的模拟缓冲器电路包括输入部分1000、布线914、源极跟随器电路1001、反相器电路1002、恒流电路1003、反相器电路1004、以及输出部分1005。布线914连接到图9A至9C每一个中所示的第五TFT 910的栅电极。输出部分1005连接到解调信号生成电路150的输出部分166。

图10B的模拟缓冲器电路包括输入部分1000B、布线914B、源极跟随器电路1001B、恒流电路1003B、以及输出部分1005B。布线914B连接到图9A至9C每一个中所示的第五TFT 910的栅电极。输出部分1005B连接到解调信号生成电路150的输出部分166。

通过提供如图10A或10B中所示的模拟缓冲器电路164，可以有效地去除噪声，并能够稳定地产生解调信号。

解调的信号被输入到数字电路106，提取通过数字电路106存储在存储器电路108中的个体标识信息等，并且在数字电路106中将所提取的信息编码，并将其输入到调制电路114中。调制电路114根据所输入的信号执行调制，并将信息从天线电路102发送到读取器/写入器116。读取器/写入器116中接收的信息被通过通信线路118发送到控制设备120。

如上所述，利用本发明的半导体装置稳定地解调调制系数较小的调制信号，并且因此可以接收信息。具体的，可以通过对信号线和基准线之间的差的检测，解调调制信号，并可以稳定地提取其数据。

此外，信号线的噪声和基准线的噪声具有相同的相位。至于本发明的解调方法，通过信号线和基准线的比较进行解调；因此，由于相位相同，每一条线的噪声都被抵消。由于上述原因，本发明的半导体装置可以执行解调而具有较少的由载波引起的噪声的影响。

另外，利用本发明，还可以检测调制系数为10％的无线信号。因此，可以发送和接收基于利用ISO/IEC 15693标准化的通信方法的信号，而不经过其中不提供功率的周期。由于在本发明的半导体装置中，在接收无线信号的同时不妨碍来自电源的功率供应，因此，该半导体装置能够稳定地工作。

(实施方式2)

本实施方式将参考附图描述与实施方式1不同的方式的包括解调信号生成电路的本发明的半导体装置的结构示例。本实施方式将具体描述在包括多个解调信号生成电路，并且在工作时通过选择电路从多个解调信号生成电路中选择一个解调信号生成电路的情况下的半导体装置。

图31示出了应用了本发明的半导体装置1500。在图31中，半导体装置1500包括：天线电路102，其接收无线电波；模拟电路130，其从天线电路102中所接收的信号产生来自电源的功率，并解调该信号；数字电路106，其控制其他电路部分；以及存储器电路108，其根据来自数字电路106的输出写入/读取数据。

注意，半导体装置1500不限于上述结构，并且可以包括中央处理器单元(下文中，称作CPU)、传感器元件、或接口电路等等。

能够无线通信的半导体装置粗略地划分成结合有电源(功率存储部分)的有源(active)型和通过利用来自外部的无线电波(或电磁波)的功率驱动的无源(passive)型。另外，存在这样一种被称作半有源的类型，其利用来自外部的无线电波(或电磁波)的功率对电源(功率存储部分)充电。本实施方式描述其中半导体装置1500是无源型的情形，其中从读取器/写入器110接收电磁波，并且提供电磁波的功率来驱动半导体装置；然而本发明不限于此。也即，半导体装置1500可以是有源型。

在从读取器/写入器110发送的电磁波中，从子载波中调制具有特定频率的载波。被包括在子载波中的信号是二值化的数字信号，其被从读取器/写入器110发送到半导体装置1500。至于载波的调制方法，有改变振幅的幅移键控(ASK)调制法、改变频率的频移键控(FSK)调制法、以及改变相位的相移键控(PSK)调制法。本实施方式描述其中解调通过ASK调制方法调制的电磁波的情形。

天线电路102包括天线和电容器。天线电路102接收从读取器/写入器110发送的无线电波(电磁波)，并将此时获得的信号输入到模拟电路130中所包括的电源电路200、第一解调信号生成电路201和第二解调信号生成电路202每一个中。此外，天线电路102从模拟电路130接收其载波被调制的信号，并发送响应信号到读取器/写入器110。

用于本发明的天线的形状没有具体限制。因此，应用于包含在半导体装置1500中的天线电路102的信号传输方法可以是电磁耦合方法、电磁感应方法、或无线电波法等等。可以由从业者考虑到该装置的期望用途而适当的选择传输方法。由此，可以根据传输方法提供具有最佳长度和形状的天线。

在应用电磁耦合方法或电磁感应方法(例如，13.56MHz频带)作为传输方法的情况下，为了利用随着磁场强度变化而出现的电磁感应，以环形形式(例如，环形天线)或螺旋形式(例如，螺旋天线)形成作为天线的导电膜。

在利用作为一种无线电波法的微波方法(例如，UHF频带(860至960MHz)、2.45GHz频带，等等)作为传输方法的情况下，可以考虑到用于信号传输的无线电波的波长适当地确定作为天线的导电膜的长度和形状。例如，作为天线的导电膜可以以线性形式(例如，偶极天线)、或平坦形式(例如，贴片天线)等等形成。此外，作为天线的导电膜的形状不限于线性形式，且考虑到电磁波的波长，导电膜可以以弯曲形式、蛇形形式、或它们的结合的形式设置。

图12A至12E每一示出了设置在天线电路102中的天线的形状的实例。例如，如图12A所示，可以使用其中天线1201设置在设有信号处理电路的芯片1200周围的布局。替代地，如图12B所示，可以使用其中设有信号处理电路的芯片1202被薄的天线1203缠绕的布局。此外，如图12C所示，可以使用这样的布局，其中为设有信号处理电路的芯片1204设置其形状象天线1205那样的用于接收高频电磁波的天线。替代地，如图12D所示，可以使用这样的布局，其中为设有信号处理电路的芯片1206设置其形状象180度全向(以使得它能够等同地从任何方向接收信号)的天线1207那样的天线。作为另一代替，如图12E所示，可以使用这样的布局，其中，为设有信号处理电路的芯片1208设置其形状象具有长杆形状的天线1209那样的天线。可以通过具有上述形状的天线的组合来形成天线电路102。

在图12A至12E中，在设有信号处理电路的芯片1200等与天线1201等之间的连接方法没有特别限制。以图12A作为示例，天线1201和设有信号处理电路的芯片1200通过引线接合或凸块接合彼此连接。替换地，该芯片的一部分可以用作要附连到天线1201的电极。以这样的方法，可以利用各向异性导电膜(下文中，称作ACF)将芯片1200附连到天线1201。另外，合适的天线长度根据要接收的信号的频率而不同。通常，在例如使用2.45GHz频率的情况下，天线的长度可以为大约60nm(波长的一半)或大约30mm(波长的四分之一)。

参考图1描述模拟电路130。模拟电路130包括电源电路200、第一解调信号生成电路201、第二解调信号生成电路202、调制电路204、输入/输出部分206、第一输出部分208、第二输出部分210、第三输出部分212、第四输出部分214、第一输入部分216、以及第二输入部分218。模拟电路130从天线电路102的输出信号产生电源电压、第一解调信号、第二解调信号、以及复位信号。输入/输出部分206连接到天线电路102，并接收和发送载波。第一输出部分208连接到所有电路模块，并向其提供电源电压。第二输出部分210连接到所有电路模块，并向其提供复位信号。第三输出部分212连接到数字电路106中的选择电路，并输出第一解调信号。第四输出部分214连接到数字电路106中的选择电路，并输出第二解调信号。第一输入部分216连接到数字电路106中的选择电路，并将比较器510的控制信号输入到该选择电路。第二输入部分218连接到数字电路106，并将由调制电路204调制的响应数据信号输入其中。第一解调信号生成电路201解调调制系数为100％的载波，而第二解调信号生成电路202解调调制系数为10％的载波。另外，第二解调信号生成电路202包括输入部分，从数字电路106输出的信号被输入到该输入部分中。注意，为使半导体装置100的操作稳定，可以向模拟电路130的适当位置添加调节器电路或限制器电路等。

参考图3说明电源电路200。电源电路200包括第一电容器300、设有两个二极管的整流部分302、平滑电容器304、以及设有一个电阻器和一个电容器的延迟电路30。电源电路200使来自天线电路102的输出信号平滑，并产生数字电路的复位信号和电源电压。调节该电源电压以便使其具有稳定的电势，该电势距基准电势(基准线的电势)具有一定的电势差。

第一解调信号生成电路201解调被包括在天线电路102中产生的感生电压中的数据。第二解调信号生成电路202解调被包括在天线电路102中产生的感生电压中的数据。

由调制电路204根据来自数字电路106的输出调制从读取器/写入器110发送的载波，并将其发送到天线电路102。

首先，数字电路106接收从模拟电路130提供的电源电压、两个系统的解调信号、以及复位信号，并根据第一解调信号波形的情况选择第一解调信号或第二解调信号，从而确定要使用的解调信号生成电路。接着，在数字电路106中，所选择的信号被发送到其他数字电路，并且关于选择了哪个信号的信息被反馈回模拟电路130。另外，执行指令，该指令被给出以便根据所选择的解调信号的数据的内容操作半导体装置1500。例如，当所选择的解调信号数据的内容为“以存储器电路108的数据答复读取器/写入器110”时，通过访问存储器电路108获取数据，并将数据发送到调制电路204。

存储器电路108至少存储半导体装置1500的专用数据(个体标识信息)。存储器电路108包括：控制电路，其根据数字电路106执行数据的写入或读取；以及具有存储器元件的电路。该存储器电路108与实施方式1中的存储器电路108类似。只要存储器电路108的存储器内容是半导体装置1500的专用数据(个体标识信息等)，就优选使用能够存储记忆而无需提供功率的非易失性存储器。另一方面，只要在半导体装置1500所执行的处理中使用临时记忆，就可以使用易失性存储器。特别是在其中半导体装置1500没有电池的所谓无源类型的情况下，优选使用非易失性存储器作为存储器电路108。另外，考虑到安全性，优选使用非可重写存储器来存储半导体装置1500的专用数据。

参考图4描述被包括在本实施方式的半导体装置1500中的第一解调信号生成电路201。第一解调信号生成电路201包括输入部分400、输出部分416、第一二极管404、第二二极管406、第一电阻器408、第二电阻器412、第一电容器402、第二电容器410、以及第三电容器414。输入部分400连接到第一电容器402的一端。第一电容器402的另一端连接到第一二极管404的阳极以及第二二极管406的阴极。第一二极管404的阴极连接到第一电阻器408、第二电容器410以及第二电阻器412的各一端。第二电阻器412的另一端连接到第三电容器414的一端和输出部分416。此外，第二二极管406的阳极，第一电阻器408、第二电容器410以及第三电容器414的各另一端，连接到基准电势(Vss)。

参考图5描述被包括在本实施方式的半导体装置1500中的第二解调信号生成电路202的一个结构示例。第二解调信号生成电路202包括第一输入部分500、第二输入部分518、输出部分514、第一解调电路502、第二解调电路504、第一偏置电路506、第二偏置电路508、以及比较器510。尽管下面将描述提供在第二解调信号生成电路202中的这些电路，但是本发明不限于下面的描述。

第二解调信号生成电路202的输入部分500连接到第一解调电路502的输入部分600以及第二解调电路504的输入部分620，而第二解调信号生成电路202的第二输入部分518连接到比较器510的输入部分918(见，图9A至9C)。第一解调电路502的输出部分616连接到第一偏置电路506的输入部分800A，而第二解调电路504的输出部分636连接到第二偏置电路508的输入部分800B。第一偏置电路506的输出部分808A连接到比较器510的第一输入部分900A，而第二偏置电路508的输出部分808B连接到比较器510的第二输入部分900B。比较器510的输出部分912连接到第二解调信号生成电路202的输出部分514。

注意，被包括在第二解调信号生成电路中的第一解调电路和第二解调电路解调具有彼此相反极性的电信号。

注意，优选地，比较器510的输出部分912和第二解调信号生成电路202的输出部分514通过模拟缓冲器电路512彼此连接，如图5中所示。作为模拟缓冲器电路512，可以给出源极跟随器电路、或共源放大器电路等。通过提供模拟缓冲器电路512可以更有效地去除噪声，并且可以稳定地产生解调信号。

图6A至6C(6C-1至6C-3)每一示出了被用作第一解调电路502和第二解调电路504中每一个的解调电路的结构示例。图6A示出了第一解调电路502。第一解调电路502包括输入部分600、输出部分616、第一二极管604、第二二极管606、第一电阻器608、第二电阻器612、第一电容器602、第二电容器610、以及第三电容器614。输入部分600连接到第一电容器602的一端。第一电容器602的另一端连接到第一二极管604的阳极以及第二二极管606的阴极。第一二极管604的阴极连接到第一电阻器608、第二电容器610、以及第二电阻器612的各一端。第二电阻器612的另一端连接到第三电容器614的一端和输出部分616。另外，第二二极管606的阳极，第一电阻器608、第二电容器610以及第三电容器614的各另一端，连接到基准电势(Vss)-

图6B示出了第二解调电路504。该解调电路包括输入部分620、输出部分636、第一二极管624、第二二极管626、第一电阻器628、第二电阻器632、第一电容器622、第二电容器630、以及第三电容器634。输入部分620连接到第一电容器622的一端。第一电容器622的另一端连接到第一二极管624的阴极以及第二二极管626的阳极。第一二极管624的阳极连接到第一电阻器628、第二电容器630、以及第二电阻器632的各一端。第二电阻器632连接到第三电容器634的一端和输出部分636。另外，第二二极管626的阴极，第一电阻器628、第二电容器630以及第三电容器634的各另一端，连接到基准电势(Vss)-

图6A和6B的第一二极管604、第二二极管606、第一二极管624、第二二极管626中每一个可以由二极管连接的TFT形成。图6C-1所示的二极管、图6C-2所示的二极管连接的n型TFT、以及图6C-3所示的二极管连接的p型TFT等效于一电路。图7A(7A-1和7A-2)每一示出其中利用图6C(6C-1至6C-3)中所示任意TFT形成图6A所示的作为第一解调电路502的一部分的电路618的示例。类似的，图7B(7B-1和7B-2)每一示出了其中利用图6C(6C-1至6C-3)中示出的任意TFT形成图6B中所示的、作为第二解调电路504的一部分的电路638的示例。在图7A-1所示的电路中，使用n型TFT 700和702作为二极管连接的TFT。在图7A-2所示的电路中，使用p型TFT 704和706作为二极管连接的TFT。在图7B-1所示的电路中，使用n型TFT 708和710作为二极管连接的TFT。在图7B-2所示的电路中，使用p型TFT 712和714作为二极管连接的TFT。

可以通过图6A至6C(6C-1至6C-3)和图7A(7A-1和7A-2)和7B(7B-1和7B-2)中所示的电路的组合，来形成第一解调电路502和第二解调电路504。可以使用具有图7A-1所示的电路618的第一解调电路502和具有图7B-2所示的电路638的第二解调电路504，或者可以使用具有图7A-2所示的电路618的第一解调电路502和具有图7B-1所示的电路638的第二解调电路504。替换地，可以使用具有图7A-2所示的电路618的第一解调电路502和具有图7B-2所示的电路638的第二解调电路504。优选的，对于第一解调电路502使用图7A-1所示的电路618，而对于第二解调电路504使用图7B-1所示的电路638。通常，n型TFT的载流子具有比p型TFT的载流子高的迁移率。因此，对于被包括在第一解调电路和第二解调电路中的所有TFT都使用n型TFT，从而能够提高电路的操作性能。

图6A中所示的第一电容器602(或第一电容器622)补偿波振幅的中心(基准线)。第一电阻器608(或第一电阻器628)使恒定电流流过点b1(或点b2)。另外，提供第二电容器610(或第二电容器630)以使波形平滑。在适当时，根据第二电容器610(或第二电容器630)的静电电容的程度来调整第一电阻器608(或第一电阻器628)的电阻。当第一电阻器608(或第一电阻器628)的电阻较小时，振幅降低；而当电阻过量时，出现第二二极管606(或第二二极管626)的击穿现象；因此，半导体装置不能正常操作。另外，第二电阻器612(或第二电阻器632)和第三电容器614(或第三电容器634)作为去除高频分量的低通滤波器。

图8示出了第一偏置电路506和第二偏置电路508的结构的示例。在图8所示的偏置电路中，输入部分800(下文中将输入部分800在第一偏置电路和第二偏置电路中分别称作输入部分800A和输入部分800B)连接到电容器802(下文中将电容器802在第一偏置电路和第二偏置电路中分别称作电容器802A和电容器802B)的一端。电容器802的另一端连接到输出部分808以及第一电阻器804和第二电阻器806的各一端，下文中将输出部分808在第一偏置电路和第二偏置电路中分别称作输出部分808A和输出部分808B，将第一电阻器804在第一偏置电路和第二偏置电路中分别称作第一电阻器804A和第一电阻器804B，将第二电阻器806在第一偏置电路和第二偏置电路中分别称作第二电阻器806A和第二电阻器806B。第一电阻器804的另一端连接到电源电势(V_DD)，而第二电阻器806的另一端连接到基准电势(Vss)。

电容器802使输入部分800与第一电阻器804所连接的电源电势静电隔离。

提供第一电阻器804和第二电阻器806以生成被输入到比较器510中所包括的第一输入部分900A和第二输入部分900B的信号电势之间的差。优选的，第一电阻器804A的电阻R_1A、第一电阻器804B的电阻R_1B、第二电阻器806A的电阻R_2A、以及第二电阻器806B的电阻R_2B满足R_1A≠R_2A并且R_1B≠R_2B-优选的，R_1A＝R_2B并且R_1B＝R_2A-当比较器510具有第一偏置电路506和第二偏置电路508时，可以防止由于噪声导致的比较器510的误动作。

图9A至9C每一示出了比较器510的结构的示例。比较器510包括：具有用于比较两个信号的功能的电路，诸如差分电路、差分放大器、或运算放大器；以及用于停止操作(其是用于停止从电源电势流动到基准电势的电流的操作)的开关。比较器510包括第一输入部分900A、第二输入部分900B、第三输入部分918、第一TFT902至第六TFT 916、以及输出部分912。在比较器510中，第一输入部分900A连接到第一偏置电路506的输出部分808A，并且第二输入部分900B连接到第二偏置电路508的输出部分808B。第一输入部分900A连接到第一TFT 902(n型)的栅电极，而第二输入部分900B连接到第二TFT 904(n型)的栅电极。第一TFT 902(n型)的源电极和漏电极之一连接到第五TFT 910(n型)的源电极和漏电极之一以及第二TFT 904(n型)的源电极和漏电极之一。第一TFT 902(n型)的源电极和漏电极中的另一个连接到第三TFT 906(p型)的源电极和漏电极之一、第三TFT 906(p型)的栅电极、以及第四TFT 908(p型)的栅电极。第三TFT 906(p型)的源电极和漏电极中的另一个连接到电源电势(V_DD)-第四TFT 908(p型)的源电极和漏电极之一连接到电源电势(V_DD)-第四TFT 908(p型)的源电极和漏电极中的另一个连接到输出部分912以及第二TFT 904(n型)的源电极和漏电极中的另一个。第五TFT 910(n型)的栅电极通过布线914连接到恒流电路1003(见图10A)。第五TFT 910(n型)的源电极和漏电极中的另一个连接到第六TFT 916(p型)的源电极和漏电极之一。第六TFT 916(p型)的源电极和漏电极中的另一个连接到基准电势(V_SS)-注意，第六TFT 916(p型)可以被连接使得第六TFT 916(p型)至少控制从电源电势流向基准电势的电流。第六TFT 916(p型)可以设置以下之间：在电源电势的布线与将第三TFT 906(p型)的源电极和漏电极之一连接到第四TFT 908(p型)的源电极和漏电极之一的布线之间(见图9C的第六TFT 916C)；在第五TFT 910(n型)与基准电势的布线之间(见图9A的第六TFT916A)；或者在第五TFT 910(n型)的源电极和漏电极之一与将第一TFT 902(n型)的源电极和漏电极之一连接到第二TFT 904(n型)的源电极和漏电极之一的布线之间(见图9B的第六TFT 916B)。第六TFT 916(p型)的栅电极连接到第三输入部分918。布线914连接到恒流电路1003。注意，比较器510的结构不限于此。

下面，将描述比较器510的操作。首先，说明第六TFT 916(p型)导通的情形。

将流过作为比较器162的恒流源的第五TFT 910(n型)的电流设置为I_d。这里，由于第三TFT 906(p型)和第四TFT 908(p型)形成电流镜电路，在第三TFT 906(p型)和第四TFT 908(p型)每一个的源电极和漏电极之间有I_d/2的电流流动。另外，将图9A至9C中所示的每一点a的电势设置为V₅。

现在描述其中不同的电势施加到形成差分对的两个TFT的情形。首先考虑其中第一输入部分900A的电势高于第二输入部分900B的电势的情形。流过第一TFT 902(n型)和第二TFT 904(n型)的电流以下式(1)表示，其中，V_gs是栅极电压，V_ds是漏极电压，Vth是阈值电压，k为跨导系数；而λ是沟道长度调制系数。

公式1

I_{ds} = \frac{I_{d}}{2} = k {(V_{gs} - V_{th})}^{2} (1 + λ \cdot V_{ds})

在公式(1)中，由于第一输入部分900A的电势高于第二输入部分900B的电势，在第一TFT 902的栅极电压V_gs(902)和第二TFT 904的栅极电压V_gs(904)之间形成如下关系：V_gs(902)>V_gs(904)。跨导系数k是由每一TFT的沟道形成区的载流子迁移率、栅极绝缘膜的电容、沟道宽度、以及沟道长度所确定的、对于TFT唯一的值(常数)，而沟道长度调制系数λ是由TFT的制造工艺所确定的常数。因此，当第一TFT 902(n型)和第二TFT 904(n型)的跨导系数k和沟道长度调制系数λ等同时，在第一TFT 902(n型)的漏极电压V_ds和第二TFT 904(n型)的漏极电压V_ds之间形成如下关系：V_ds(902)<V_ds(904)。接下来，当与上面类似地考虑其中第一输入部分900A的电势低于第二输入部分900B的电势的情形时，在第一TFT 902(n型)的漏极电压V_ds和第二TFT904(n型)的漏极电压V_ds之间形成如下关系：V_ds(902)>V_ds(904)。

下面说明第六TFT 916(p型)关断的情形。

第六TFT 916(p型)关断；因此，在比较器510中产生其中几乎没有电源电势(V_DD)和基准电势(V_SS)的载流子迁移率的点。因此，该点(节点)变为浮置电势，并且变为浮置电势的节点受器件的每一参数、制造工艺等等的影响。

注意，比较器510不限于上述结构，并且，可以使用任何结构，只要能够获得与上述类似的功能即可。

接着，图10A和10B每一示出了模拟缓冲器电路512的电路结构的示例。图10A的模拟缓冲器电路包括输入部分1000、布线914、源极跟随器电路1001、反相器电路1002、恒流电路1003、反相器电路1004、以及输出部分1005。该布线914连接到比较器510的布线914。输出部分1005连接到第二解调信号生成电路202的输出部分514。

图10B的模拟缓冲器电路包括输入部分1000B、布线914B、源极跟随器电路1001B、恒流电路1003B、以及输出部分1005B。输出部分1005B连接到第二解调信号生成电路202的输出部分514。

通过提供如图10A或10B中所示的模拟缓冲器电路512，可以有效地去除噪声，并能够稳定地产生解调信号。

将参考图11说明处理第一解调信号和第二解调信号的选择电路。该选择电路是数字电路的一部分；然而，并不需要时钟。这里，将描述电路块的结构及其操作的示例。

图11所示的选择电路包括第一输入部分1100、第二输入部分1102、第一输出部分1110、第二输出部分1112、反相器1104、触发器(flip-flop)电路1106、以及选择器电路1108。第一输入部分1100连接到反相器104的输入部分以及选择器电路1108的A端子，而第二输入部分1102连接到选择器电路1108的B端子。注意，到选择器电路1108的A端子和B端子的连接不限于此。第一输入部分1100可以连接选择器电路1108的B端子，而第二输入部分1102可以连接到反相器104的输入部分和选择器电路1108的A端子。反相器1104的输出部分连接到触发器电路1106的CLK端子，电源电势连接到其D端子，而复位信号输入到其XR端子。作为触发器电路1106的输出部分的Q端子连接到第一输出部分1110和选择器电路1108的S端子。作为选择器电路1108的输出部分的Q端子连接到第二输出部分1112。

下面说明图11的选择电路的操作。在对操作的描述中的“HIGH”(高)表示与电源电势相同的电势状态，而“LOW”(低)表示与基准电势相同的电势状态。图11的选择电路监视第一输入部分110的状态，根据监视的结果选择两个输入部分中的信号之一，将选择信号输入到第二输出部分1112，并将关于选择了哪个信号的信息输出到第一输入部分1110。所选择的信号被从第二输出部分1112输出到其他数字电路，并且关于选择了哪个信号的信息被从第一输出部分1110反馈到模拟电路130的第二解调信号生成电路202。当选择了第一解调信号时，反馈信号为HIGH，而当选择了第二解调信号时，反馈信号为LOW。注意，反馈信号和所选择的信号之间的关系不限于此。当选择了第一解调信号时，反馈信号可以为LOW，而当选择了第二解调信号时，反馈信号可以为HIGH。

下面说明反相器1104。当在与反相器1104的输入部分连接的第一输入部分1110中信号从HIGH变为LOW或从LOW变为HIGH时，反相器1104的输出从就在输出之前的状态变为相反状态(信号从LOW变为HIGH，或从HIGH变为LOW)。另一方面，当在与反相器1104的输入部分连接的第一输入部分1110中信号维持HIGH或LOW时，反相器1104的输出维持就在输出之前的状态而不反相(信号维持HIGH或LOW)。通过利用这一特性，检测第一输入部分1100的波形状态(在反相器中波形是否是从HIGH变为LOW或从LOW变为HIGH的信号之一)。注意，也可以使用除反相器之外的元件，只要可以监视输入部分中信号的从HIGH到LOW或从LOW到HIGH的变化即可。

下面说明触发器电路1106。首先，通过输入XR端子的复位信号，输出Q变为LOW。接着，在反相器1104的输出从LOW变为HIGH(从HIGH到LOW，取决于电路结构)时，触发器电路1106将连接到D端子的电源电势(V_DD，其通常为HIGH，并且下文中可以也是如此)发送到输出Q。另一方面，除了当反相器1104的输出从LOW变为HIGH(从HIGH到LOW，取决于电路结构)时，触发器电路1106的输出维持就在输出之前的状态。也即，仅在通过复位信号输出Q变为LOW并且反相器1104的输出从LOW变为HIGH(从HIGH到LOW，取决于电路结构)时，输出电源电势。

下面描述选择器电路1108。选择器电路通过S端子的电势选择A端子或B端子，并且所选择的端子的电势被输出到Y端子。例如，在其中当S端子的电势为HIGH时将A端子的电势输出到Y端子的配置中，如果S端子为LOW，则将B端子的电势输出到Y端子。这里，当S端子为HIGH时选择端子A，而当S端子为LOW时选择B端子；然而S端子的电势与选择A端子或B端子之间的关系不限于上述情形，而是可以自由地设置。

下面将分别描述在调制系数为100％的载波的情况下以及在调制系数为10％的载波的情况下解调信号及其外围的信号线的行为。

在调制系数为100％的载波的情况下，调制系数为100％的载波从天线电路102输入到模拟电路130的第一解调信号生成电路201和第二解调信号生成电路202。作为来自第一解调信号生成电路201的输出信号的第一解调信号具有这样的波形，其中反相器1104中的信号从HIGH到LOW或从LOW到HIGH变化。因此，选择第一解调信号作为解调信号，并将其输出到其他数字电路。另外，信息被反馈到第二解调信号生成电路202，比较器510的操作停止，并抑制了功率的浪费。

在调制系数为10％的载波的情况下，调制系数为10％的载波从天线电路102输入到模拟电路130的第一解调信号生成电路201和第二解调信号生成电路202。作为来自第二解调信号生成电路202的输出信号的第二解调信号具有这样的波形，其中反相器1104中的信号维持HIGH或LOW。因此，选择第二解调信号作为解调信号，并将其输出到其他数字电路。另外，该信息被反馈到第二解调信号生成电路202，比较器510工作而不停止。

根据上述的一种结构示例，可以解调调制系数为100％的载波和调制系数为10％的载波，并且在调制系数为100％的载波的情况下可以抑制无用功耗。

如上所述，在调制系数为10％的载波的情况下以及在调制系数为100％的载波的情况下，切换要使用的解调信号生成电路，并且停止不使用的电路的部分操作，从而可以降低功耗。

另外，在调制系数为10％的载波以及在调制系数为100％的载波的每一种情况下，使用不同的解调信号生成电路。因此，对于被包括在每一解调信号生成电路中的元件的参数，设置不需要考虑调制系数不同的情况；因而，提高了设计半导体装置的灵活性。另外，可以容易地使半导体装置稳定工作。

在该数字电路中，仅利用第一解调信号的波形来监视解调信号；因此，可以以小的电路尺寸来实现本发明的半导体装置。

此外，在第二解调信号生成电路中，通过检测第二解调信号生成电路中第一偏置电路的输出与第二偏置电路的输出之间的差，产生第二解调信号，并且甚至利用调制系数较小的信号也能够稳定地产生解调信号。从而，可以发送和接收信息。

在所述第一偏置电路和第二偏置电路的每一个输出中存在的噪声具有相同的相位。在本发明中，通过比较第一偏置电路和第二偏置电路的输出，来产生第二解调信号。因此，每一输出的噪声被抵消，并减小了由载波导致的噪声的影响；从而可以解调信号。因此，对于调制系数为10％的无线信号，也可以稳定地检测信号。因此，可以稳定地进行基于ISO/IEC 15693的信号传输和接收。

此外，在本发明的半导体装置中，在接收无线信号的同时持续地提供来自电源的功率；因此，可以使半导体装置稳定地工作。

(实施方式3)

本实施方式将描述包括以与实施方式1和2不同方式包括解调信号生成电路的本发明的半导体装置的结构示例。具体的，本实施方式将采用其中实施方式2中所描述的半导体装置设有电池的结构。

图14示出了本实施方式的半导体装置的框图。本实施方式的半导体装置1800通过电磁波无线地发送数据到读取器/写入器1811和从读取器/写入器1811接收数据。读取器/写入器1811优选通过通信线路1812连接到控制设备1813。控制设备1813控制读取器/写入器1811和半导体装置1800之间的通信。

另外，半导体装置1800被无线地提供有来自读取器/写入器1811的功率。

半导体装置1800包括天线电路1802、充电/放电电路1803、电池1804、电源电路1805、第一解调信号生成电路1806、第二解调信号生成电路1807、调制电路1808、控制电路1809、以及存储电路1810。半导体装置1800可以不包括天线而包括用于连接到外部天线的布线。该布线和外部天线可以彼此连接。在这种情况下，单独制造的天线连接到布线。电连接至该布线的连接端(端电极)可以用于将该布线与天线连接。此外，半导体装置1800不限于上述结构，并且可以包括时钟生成电路，或中央处理器单元(下文中，称作CPU)等等。

注意，所述时钟生成电路是指基于在天线电路102中生成的AC感生电压而产生并向每一电路提供时钟信号的电路，所述时钟信号具有用于控制电路1809、存储器电路1810等等的操作所必须的频率。对于时钟生成电路可以使用振荡电路或分频电路。

天线电路1802优选具有天线和整流器电路，该天线电路接收从读取器/写入器1811发送的电磁波，并产生AC感生电压。该感生电压成为来自半导体装置1800的电源的功率，并且还包括从读取器/写入器1811发送的数据。

可以用于本发明的天线的形状没有具体限制。因此，应用于被包括在半导体装置1800中的天线电路1802的信号传输方法可以是电磁耦合法、电磁感应法、或无线电波法等等。可以由从业人员考虑到装置的期望的用途而适当地选择传输方法。因此，可以根据该传输方法提供具有优化的长度和形状的天线。在本发明中，优选使用具有13.56MHz的通信频率的电磁感应法，来作为信号传输方法。

在应用电磁耦合法或电磁感应法(例如，13.56MHz频带)作为传输方法的情况下，为了采用随磁场强度变化而产生的电磁感应，以环形(例如，环形天线)形式或螺旋形式(例如，螺旋天线)形成作为天线的导电膜。

在利用作为一种无线电波法的微波法(例如，UHF频带(860至960MHz)、或2.45GHz频带等)来作为所述传输方法时，可以考虑用于信号传输的无线电波的波长来适当地确定作为天线的导电膜的长度和形状。例如，可以以线性形式(例如，偶极天线)或平坦形式(例如，贴片天线)等等来形成作为天线的导电膜。另外，作为天线的导电膜的形状不限于线性形式，可以考虑无线电波的波长，以弯曲形式、蛇形形式或它们的组合的形式，来设置导电膜。

注意，为天线电路1802提供的天线的形状和连接方法与图8所示的被包括在实施方式1的半导体装置1500中的天线的类似。

电源电路1805通过二极管等对天线电路1802中产生的感生电压进行整流，并利用电容器使感生电压稳定，从而调节以便维持相对于基准电势(基准线的电势)具有一定电势差的稳定的电势。

控制电路1809选择第一解调信号或第二解调信号，并且当选择了第一解调信号时，用于控制第二解调信号生成电路1807的数据被输出。另外，控制电路1809基于所选择的解调信号执行以下操作：分析指令；控制存储器电路1810；将用于外部传输的数据输出到调制电路1808；等等。除存储器控制信号的生成电路之外，控制电路1809还可以包括解码电路、或信息判断电路等。另外，控制电路1809可以包括这样的电路，该电路将从存储器电路1810提取的、从半导体装置1800发送到读取器/写入器1811的数据的部分或全部转换成编码的信号。

存储器电路1810至少存储半导体装置1800的专用数据(个体标识信息)。存储器电路1810包括：控制电路，其根据控制电路1809执行数据的写入或读取；以及具有存储器元件的电路。存储器电路1810包括有机存储器、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、铁电随机存取存储器(FeRAM)、掩模只读存储器(ROM)、可编程只读存储器(PROM)、电可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、以及闪存中的一个或多个。只要存储器电路1810的存储内容是半导体装置1800的专用数据(个体标识信息等)，就优选使用能够存储记忆而无需提供功率的非易失性存储器。另一方面，只要存储半导体装置1800所执行的处理中使用临时记忆，可以使用易失性存储器。特别是在其中半导体装置1800没有电池的所谓的无源型的情况下，优选使用非易失性存储器作为存储器电路1810。

有机存储器具有这样的结构，其中，包含有机化合物的层被夹在一对导电层之间，由于结构简单而具有至少两个优点。一个优点是，可以简化制造工艺并降低成本。另一优点是，易于减少存储器电路的面积，并且可以容易地实现电容器的增加。因此，优选使用有机存储器作为存储器电路1810。

调制电路1808根据来自数字电路1809的信号，将负载(load)调制发送到天线电路102。

第一解调信号生成电路1806和第二解调信号生成电路1807解调并提取被包括在天线电路102中所产生的感生电压中的数据。

从读取器/写入器发送的电磁波是从子载波调制的具有特定频率的载波。被包括在该子载波中的信号是二值化的数字信号，其被从读取器/写入器发送到半导体装置。对于载波的调制方法，有改变振幅的幅移键控(ASK)调制方法和改变频率的频移键控(FSK)调制方法。本实施方式描述其中解调通过ASK调制方法调制的电磁波的情形。

被包括在本发明的半导体装置1800中的第一解调信号生成电路1806和第二解调信号生成电路1807与实施方式1中所述的被包括在半导体装置100中的第一解调信号生成电路201和第二解调信号生成电路202类似。因此，在本实施方式中省略了具体说明。

第一解调信号生成电路1806和第二解调信号生成电路1807中解调的信号被输入到控制电路1809，通过控制电路1809而存储在存储器电路1810中的个体标识信息被提取，并且所提取的信息被在控制电路1809中编码，并被输入到调制电路1808中。调制电路1808根据所输入的信号执行调制，并将来自天线电路1802的信息发送到读取器/写入器1811。读取器/写入器1811中接收的信息通过通信线路1812发送到控制设备1813。

图14中的电源电路1805提供功率给半导体装置1800中所包括每一电路。另外，通过经设置在天线电路1802中的整流器电路从天线电路1802输入的外部无线信号对电池1804充电，并且通过充电/放电电路1803将电池1804所充的功率提供给每一电路。利用电池1804所充的功率，在通信距离延伸了的情况下，即使在不能从天线电路1802获得足够的功率时，也可以对电源电路1805提供功率。因此，半导体装置1800可以工作。从而，本发明的半导体装置可以确实稳定工作。

另外，天线电路1802可以具有多个天线。在天线电路1802具有多个天线时，用于发送数据到读取器/写入器和从读取器/写入器接收数据的天线可以与提供功率的天线分开提供。另外，在天线电路1802具有接收频带每一都彼此不同的多个天线时，可以接收从不同于读取器/写入器1811(其他读取器/写入器)发送的无线电波等。因此，可以有效地利用无线电波来提供功率。

注意，本说明书中所述的电池是指可以通过充电恢复持续使用时间的电池。注意，优选使用片状电池来作为所述电池。例如，可以利用锂电池，优选使用凝胶状电解质的锂聚合物电池或锂离子电池等，来使电池较小。自然，可以使用任何电池来作为所述电池，只要它是可充电电池即可，并且可以使用能够充电和放电的电池，诸如，镍金属氢化物电池或镍镉电池，或者可以使用具有高容量的电容器，等等。

如上所述，利用本发明的半导体装置可以稳定地解调调制系数较小的调制信号，并因此可以接收信息。具体的，可以通过检测第一偏置电路的输出与第二偏置电路的输出之间的差来解调调制信号，并且能够提取其数据。

存在于所述第一偏置电路和第二偏置电路的每一个输出中的噪声具有相同的相位。在本发明中，通过比较第一偏置电路和第二偏置电路的输出，来进行本发明的解调方法。因此，由于噪声具有相同相位，每一输出的噪声被抵消。由于上述原因，本发明的半导体装置降低了由载波导致的噪声的影响，使得能够解调信号。

另外，利用本发明还可以检测调制系数为10％的无线信号。因此，可以发送和接收基于利用ISO/TEC 15693标准化的通信方法的信号，而无需经过不提供功率的期间。由于在本发明的半导体装置中，在接收调制系数为10％的载波的同时并不妨碍从电源提供功率，因此该半导体装置能够稳定地操作。

本实施方式的半导体装置包括电池，因此，可以补偿由于电池随时间退化而导致的用于发送和接收个体信息的功率的不足。特别是，本发明的半导体装置使用比较器，因此，由于比较器消耗较高功率，因此如在本实施方式中所述的，提供电池是极其有效的。

本实施方式的半导体装置可以包括多个天线，其用于无线地接收功率以用于电池。因此，可以通过外部电磁波对提供驱动半导体装置的功率的电池进行充电，而无需将半导体装置直接连接到充电器。结果，与传统的有源式RFID标签不同，不必检查电池的剩余容量或更换电池，使得半导体装置能够持续使用若干个长的时间周期或长期使用。另外，用于驱动半导体装置的功率不断存储在电池中，使得可以获得足够的驱动半导体装置的功率，并且可以增强读取器/写入器和半导体装置之间的通信距离。

注意，在本实施方式中，描述了电池作为功率存储部分的示例；然而，可以利用电容器代替电池来形成该半导体装置。尽管可以使用多种电容器，但是优选使用小且高容量的双层电解质电容器或者小且高容量的叠层陶瓷电容器。替换的，可以提供电池和电容器两者来作为功率存储部分。

注意，本实施方式可以与本说明书中的其他实施方式组合实现。

(实施方式4)

本实施方式将参考附图描述实施方式1中所描述的半导体装置的制造方法的示例。本实施方式将描述其中利用薄膜晶体管在相同基板上形成天线、电池和信号处理电路的半导体装置的结构。注意，可以通过在一个基板上形成天线、电池和信号处理电路，来实现小型化。另外，本实施方式将描述其中使用薄膜二次电池作为所述电池的示例。

首先，在基板3401的一个表面上形成分离层3403，而绝缘膜3402插入在其间，然后，在其上层叠作为基底膜的绝缘膜3404和无定形(amorphous)半导体膜3405(例如，含无定形硅的膜)(见，图15A)。注意，绝缘膜3402、分离层3403、绝缘膜3404、以及半导体膜3405可以相继形成。注意，在不需要分离时，不必形成分离层3403。

基板3401选择自玻璃基板、石英基板、金属基板(例如，不锈钢基板)、陶瓷基板、或半导体基板(诸如，硅基板)，等等。替换的，可以使用这样的基板，诸如，聚对苯二甲酸乙二醇酯(PET)、聚乙烯萘酚(PEN)、聚醚砜(PES)、或丙烯酸树脂，其是塑料基板。注意，在图15A所示的步骤中，在基板3401的整个表面之上提供分离层3403，而绝缘膜3402插入在其间；然而，可以在基板3401的整个表面之上提供分离层之后通过光刻方法形成图案。

通过CVD方法或溅射方法等，利用绝缘材料，诸如氧化硅、氮化硅、氧氮化硅(SiO_xN_y，其中x>y>0)、或氮氧化硅(SiN_xO_y，其中x>y>0)，来形成绝缘膜3402和3404。例如，当将每一绝缘膜3402和3404形成为具有两层结构时，可以形成氮氧化硅膜作为第一绝缘膜，并可以形成氧氮化硅膜作为第二绝缘膜。替换的，可以形成氮化硅膜作为第一绝缘膜，并可以形成氧化硅膜作为第二绝缘膜。绝缘膜3402作为阻挡层，其防止基板3401中所含杂质元素混合到剥离层3403或在其上形成的元件中。绝缘膜3404作为阻挡层，其防止基板3401和分离层3403中所含杂质元素混合到在绝缘膜3404上形成的元件中。以这样的方式，提供作为阻挡层的绝缘膜3402和3404，可以防止对分离层3403或绝缘膜3404之上形成的元件的不利影响，否则，包含在基板3401中的碱金属(诸如钠)或碱土金属，或包含在分离层3403中的杂质元素，将导致这些不利影响。注意，在其中使用石英作为基板3401的情况下，可以省略绝缘膜3402和3404。这是因为在石英基板中不含碱金属或碱土金属。

可以利用金属膜，或者金属膜和金属氧化物膜的叠层结构等，来形成分离层3403。作为金属膜，可以利用钨、钼、钛、钽、铌、镍、钴、锆、锌、钌、铑、钯、锇、或铱元素，或者使用含该元素作为主要成分的合金材料或化合物材料，来形成单层或叠层。另外，可以通过溅射方法或各种CVD方法(诸如等离子CVD方法)等等，来形成这些材料。可以通过以下步骤来获得叠层结构或金属膜和金属氧化物膜：形成上述金属膜；在氧气气氛或N₂O气氛下对其进行等离子处理，或者在氧气气氛或N₂O气氛下对其进行热处理；以及从而在金属膜上形成金属膜的氧化物或氧氮化物。例如，在通过溅射方法或CVD方法等等提供钨膜作为金属膜时，可以通过使钨膜经受等离子处理在钨膜的表面上形成由氧化钨形成的金属氧化物膜。此外，例如，在形成金属膜(例如，钨膜)之后，可以通过溅射方法在金属膜之上形成由氧化硅(SiO₂)等形成的绝缘膜，并且也可以在该金属膜上形成金属氧化物(例如，钨膜之上的钨、氧化钨膜)。另外，例如，可以进行高密度等离子处理来作为所述等离子处理。除金属氧化物膜之外，可以形成金属氮化物或金属氧氮化物。在这种情况下，金属膜可以在氮气气氛或含有氮气和氧气的混合物的气氛下经受等离子处理或热处理。

通过溅射方法、LPCVD方法或等离子CVD方法等形成无定形半导体膜3405为大于等于10nm且小于等于200nm(优选大于等于30nm且小于等于150nm)厚。

接着，通过激光照射使无定形半导体膜3405结晶化。注意，无定形半导体膜3405的结晶化可以通过组合激光照射、利用快速热退火(RTA)或退火炉的热结晶化方法、或利用促进结晶化的金属元素的热结晶化方法的方法来进行无定形半导体膜3405的结晶化。之后，将所获得结晶半导体膜刻蚀成期望的形状，从形成结晶半导体膜3405a至3405f。然后，形成栅极绝缘膜3406以便覆盖结晶半导体膜3405a至3405f(见，图15B)。注意，优选将结晶半导体膜的每一端部刻蚀成具有锥形(tapered)形状。这是因为通过具有锥形形状可以有利地形成栅极绝缘膜。

通过CVD方法或溅射方法等等，利用绝缘材料诸如氧化硅、氮化硅、氧氮化硅(SiO_xN_y，其中x>y>0)、或氮氧化硅(SiN_xO_y，其中x>y>0)，形成栅极绝缘膜3406。例如，当栅极绝缘膜3406被形成具有两层结构时，可以形成氧氮化硅膜作为第一绝缘膜并且可以形成氮氧化硅膜作为第二绝缘膜。替换的，可以形成氧化硅膜作为第一绝缘膜，并可以形成氮化硅膜作为第二绝缘膜。

下面简要说明结晶半导体膜3405a至3405f的制造工艺。首先，通过等离子CVD方法形成厚度为50至60nm的无定形半导体膜。然后，使含有镍(其作为用于促进结晶化的金属元素)的溶液保持在无定形半导体膜上，之后进行脱氢处理(在500℃一小时)和热结晶化处理(在550℃四小时)。从而，形成结晶半导体膜。然后，通过光刻方法用激光辐照该结晶半导体膜并刻蚀，使得形成结晶半导体膜3405a至3405f。注意，可以仅通过激光辐照来进行无定形半导体膜的结晶化，而无需进行利用促进结晶化的金属元素的热结晶化。

作为用于结晶化的激光振荡器，可以使用连续波激光器(CW激光器)或脉冲激光器。作为这里使用的激光，可以使用由下列中的一个或多个发射的激光束：气体激光器，诸如Ar激光器、Kr激光器、以及准分子激光器；其中单晶YAQ YVO₄、镁橄榄石(Mg₂SiO₄)、YAlO₃、或GdVO₄或者多晶(陶瓷)YAG、Y₂O₃、YVO₄、YAlO₃、或GdO₄掺杂有Nd、Yb、Cr、Ti、Ho、Er、Tm以及Ta中的一种或多种激光介质作为掺杂剂的激光器；玻璃激光器；红宝石激光器、翠绿宝石(alexandrite)激光器、Tksapphire激光器、铜蒸汽激光器；以及金属蒸汽激光器。当利用这种激光束的基波或基波的二次至四次谐波进行辐照时，可以获得具有较大晶粒尺寸的晶体。例如，可以使用Nd:YVO₄激光器(1064nm的基波)的二次谐波(532nm)或三次谐波(355nm)。在此情况下，大约0.01至100MW²/cm²(优选大于等于0.1MW²/cm²且小于等于10MW²/cm²)的激光功率密度是必要的，并利用大约10至200cm/sec的扫描速度进行辐照。注意，其中单晶YAG、镁橄榄石(Mg₂SiO₄)、YAlO₃、或GdVO₄或者多晶(陶瓷)YAG、Y₂O₃、YVO₄、YAlO₃、或GdO₄掺杂有Nd、Yb、Cr、Ti、Ho、Er、Tm以及Ta中的一种或多种激光介质作为掺杂剂的激光器，Ar离子激光器，或Tksapphire激光器，可以用作CW激光器，而通过与Q切换操作或模式锁定等等相结合，它们也可以用作具有大于等于10MHz的重复率的脉冲激光器。在使用大于等于10MHz的重复率的激光束时，在其中半导体膜被前一激光熔化并固化的时期期间之后，可以利用下一脉冲辐照半导体膜。因此，与利用具有低重复率的脉冲激光的情况不同，可以使半导体膜中的固体-液体界面持续移动。从而，能够获得在扫描方向上连续生长的晶粒。

可以通过上述高密度等离子处理来氧化结晶半导体膜3405a至3405f的表面，来形成栅极绝缘膜3406。例如，使用利用稀有气体(诸如He、Ar、Kr或Xe)和氧气、氧化氮、氨、氮气、或氢气等等的混合物的等离子处理。在通过引入微波激发等离子时，可以生成具有低电子温度和高电子密度的等离子体。利用由高密度等离子体产生的氧自由基(存在包括OH自由基的情形)或者氮自由基(存在包括NH自由基的情形)，可以氧化或氮化半导体膜的表面。

通过这种高密度等离子处理，在半导体膜之上形成厚度大于等于1nm且小于等于20nm，典型地，大于等于5nm且小于等于10m的绝缘膜。由于在这种情况下的反应是固相反应，因此，可以使绝缘膜和半导体膜之间的界面态密度极度降低。由于这种高密度等离子处理直接氧化(或氮化)半导体膜(结晶硅或多晶硅)，因此，绝缘膜可以被形成为具有极少不均匀的厚度，这是理想的。另外，由于结晶硅的晶粒边界未被其强烈氧化，因此获得极其优选的状态。也即，利用通过这里所描述的高密度等离子处理的半导体膜表面的固相氧化，可以形成具有均匀厚度和低界面态密度的绝缘膜，而在晶粒边界处没有过度的氧化反应。

作为栅极绝缘膜3406，可以仅使用通过高密度等离子处理形成的绝缘膜，或者可以形成通过利用等离子或热反应的CVD方法在该绝缘膜上淀积绝缘膜(诸如，氧化硅、氧氮化硅、或氮化硅)而获得叠层。在任何一种情况下，在部分或整个栅极绝缘膜中包括通过高密度等离子处理形成的绝缘膜的晶体管可以降低特性的变化。

此外，通过在利用连续波激光束或以10MHz或更高的重复率振荡的激光束照射半导体膜的同时在一个方向上扫描半导体膜以使该半导体膜结晶而获得的结晶半导体膜3405a至3405f可以在激光束扫描方向上生长其晶体。晶体管被布置使得其沟道长度方向(其中在形成沟道形成区时载流子移动的方向)与扫描方向对准，且上述栅极绝缘膜与结晶半导体膜组合，使得可以获得具有高电子场效应迁移率和特性较少变化的薄膜晶体管。

接着，在栅极绝缘膜3406之上层叠第一导电膜和第二导电膜。这里，通过CVD方法或溅射方法等将第一导电膜形成为具有大于等于20nm且小于等于100nm的厚度。第二导电膜形成具有大于等于100mn且小于等于400nm的厚度。利用钽、钨、钛、钼、铝、铜、铬或铌等元素，或者使用含该元素作为主要成分的合金材料或化合物材料，来形成该第一导电膜和第二导电膜。替换的，可以由通过掺杂杂质元素(诸如磷)而引入导电性的半导体材料(诸如多晶硅)来形成该第一导电膜和第二导电膜。作为第一导电膜和第二导电膜的组合示例，可以给出氮化钽膜和钨膜、氮化钨膜和钨膜、氮化钼膜和钼膜等等。钨和钽的氮化物具有高的耐热性。因此，在形成第一导电膜和第二导电膜之后，可以对其进行热处理以用于热激活目的。另外，在采用三层结构而不是二层结构的情况下，优选采用其中铝膜插入在钼膜之间的叠层结构。

接着，通过光刻方法形成抗蚀剂(resist)掩模，并进行刻蚀处理以形成栅电极和栅极线。因此，在结晶半导体膜3405a至3405f之上形成栅电极3407。这里，第一导电膜3407a和第二导电膜3407b的叠层结构被示出作为栅电极3407的示例。

接着，利用栅电极3407作为掩模，通过离子掺杂方法或离子注入方法，使结晶半导体膜3405a、3405b、3405d和3405f掺杂有低浓度的赋予n型导电性的杂质元素。然后，通过光刻方法选择性地形成抗蚀剂掩模，并且使结晶半导体膜3405c和3405e掺杂有高浓度的赋予p型导电性的杂质元素。作为赋予n型导电性的杂质元素，可以使用磷或砷等等。作为赋予p型导电性的杂质元素，可以使用硼、铝或镓等等。这里，使用磷作为赋予p型导电性的杂质元素，并将其选择性地引入到结晶半导体膜3405a、3405b、3405d和3405f中，使得以1 x 10¹⁵至1 x 10¹⁹/cm³的浓度含有磷。从而，形成具有n型导电性的杂质区域3408。另外，利用硼作为赋予p型导电性的杂质元素，并将其选择性地引入到结晶半导体膜3405c和3405e中，使得以1 x 10¹⁹至1 x 10²⁰/cm³的浓度含有硼。从而，形成具有p型导电性的杂质区域3409(见，图15C)。

随后，形成绝缘膜以覆盖栅极绝缘膜3406和栅电极3407。通过CVD方法或溅射方法等将该绝缘膜形成为具有含无机材料(诸如硅、硅的氧化物、或硅的氮化物)的膜或者含有有机材料(诸如有机树脂等)的膜的单层或叠层。接着，通过各向异性刻蚀(主要在垂直方向上)选择性刻蚀该绝缘膜，使得形成与栅电极3407的侧表面接触的绝缘膜3410(也称作侧壁)。利用该绝缘膜3410作为掺杂掩模来形成轻掺杂漏极(LDD)区域。

接着，利用通过光刻方法形成的抗蚀剂掩模、栅电极3407以及绝缘膜3410作为掩模，以高浓度对结晶半导体膜3405a、3405b、3405d和3405f掺杂赋予n型导电性的杂质元素。从而，形成具有n型导电性的杂质区域3411。这里，使用磷作为赋予n型导电性的杂质元素，并将其选择性地引入到结晶半导体膜3405a、3405b、3405d和3405f中，使得以1 x 10¹⁹至1 x 10²⁰/cm³的浓度含有磷。因此，形成浓度比杂质区域3408的浓度更高的n型杂质区域3411。

通过上述步骤，形成n沟道薄膜晶体管3400a、3400b、3400d和3400f，以及p沟道晶体管3400c和3400e(见图15D)。

在n沟道薄膜晶体管3400a中，在与栅电极3407重叠的结晶半导体膜3405a的区域中形成沟道形成区；在不与栅电极3407和绝缘膜3410重叠的结晶半导体膜3405a的区域中形成杂质区3411，其形成源极区或漏极区；并且在与绝缘膜3410重叠且在沟道形成区和杂质区3411之间的区域中形成低浓度杂质区(LDD区)。另外，在n沟道薄膜晶体管3400b、3400d和3400f中，形成了沟道形成区、低浓度杂质区、以及杂质区3411。

在p沟道薄膜晶体管3400c中，在与栅电极3407重叠的区域中形成沟道形成区；在不与栅电极3407重叠的结晶半导体膜3405c的区域中形成杂质区3409，其形成源极区或漏极区。类似地，在p沟道薄膜晶体管3400e中，形成了沟道形成区以及杂质区3409。这里，尽管在p沟道薄膜晶体管3400c和3400e中不形成LDD区，但是也可以在p沟道薄膜晶体管中设置LDD区，或者可以将没有LDD区的结构应用于n沟道薄膜晶体管。

接着，形成绝缘膜的单层或叠层以便覆盖结晶半导体膜3405a至3405f、栅电极3407等。然后，在该绝缘膜上形成电连接到杂质区域3409和杂质区域3411(其每一个形成薄膜晶体管3400a至3400f的源极区或漏极区)的导电膜3413(见图16A)。利用无机材料(诸如硅的氧化物或硅的氮化物)、有机材料(诸如聚酰亚胺、聚酰胺、苯并环丁烯、丙烯酸树脂、或环氧树脂)或硅氧烷材料等，通过CVD方法、溅射方法、SOG方法、液滴排放法、或丝网印刷法等，以单层或叠层形成该绝缘膜。这里，将绝缘膜形成为具有两层，从而形成氮氧化硅膜作为第一绝缘膜3412a并形成氧氮化硅膜作为第二绝缘膜3412b。另外，导电膜3413每一可以形成薄膜晶体管3400a至3400f每一个的源电极或漏电极。

注意，在形成绝缘膜3412a和3412b之前，或者在形成它们之一或两者之后，出于恢复半导体膜的结晶性、已经被加入到半导体膜中的杂质元素的激活、或者半导体膜的氢化的目的，可以应用热处理。作为所述热处理，可以应用热退火方法、激光退火方法或RTA方法等。

可以利用铝、钨、钛、钽、钼、镍、铂、铜、金、银、锰、钕、碳、或硅元素，或者使用含该元素作为主要成分的合金材料或化合物材料，通过CVD方法或溅射方法等，来以单层或叠层形成导电膜3413。含有铝作为其主要成分的合金材料对应于，例如，含有铝作为其主要成分且还含有镍的材料，或者含有铝作为其主要成分且还含有镍以及碳和硅之一或两者的合金材料。可以将导电膜3413形成为具有阻挡膜、铝-硅膜、以及阻挡膜的叠层结构，或者阻挡膜、铝硅膜、氮化钛膜以及阻挡膜的叠层结构。注意，阻挡膜是由钛、钛的氮化物、钼、或钼的氮化物形成的薄膜。铝和铝硅是导电膜3413的较佳的材料，因为它们具有低电阻且不昂贵。当设置阻挡层作为导电膜3413的顶层和底层时，可以防止产生铝和铝硅的隆起(hillock)。当形成钛(其是具有高还原特性的元素)的阻挡膜时，即使在存在形成在结晶半导体膜上的薄的自然氧化物膜时，也能够减少自然氧化物膜，并因而去除自然氧化物膜，而且可以获得在导电膜3413和结晶半导体膜之间的理想的接触。

接着，形成绝缘膜3414以便覆盖导电膜3413，并形成电连接到导电膜3413(其形成薄膜晶体管3400a或3400f的源电极或漏电极)的导电膜3415a和3415b。另外，可以形成电连接到导电膜3413(其形成薄膜晶体管3400b等的源电极或漏电极)的导电膜3416。注意，可以利用相同的材料以相同的步骤形成导电膜3415a和3415b以及导电膜3416。导电膜3415a和3415b以及导电膜3416可以利用上面对于导电膜3413所描述的任意材料来形成。

随后，形成作为天线的导电膜3417，以便电连接到导电膜3416(见图16B)。

可以通过CVD方法或溅射方法等，来以以下材料的单层或叠层来形成绝缘膜3414：含氧或氮的绝缘膜，诸如氧化硅(SiO_x)、氮化硅(SiN_y)、氧氮化硅(SiO_xN_y，其中x>y>0)、或氮氧化硅(SiN_xO_y，其中x>y>0)；含碳的膜，诸如DLC(类金刚石碳)；或者由有机材料形成的膜，诸如环氧树脂、聚酰亚胺、聚酰胺、聚乙烯苯酚、苯并环丁烯、或丙烯酸树脂，或者硅氧烷材料，诸如硅氧烷树脂。注意，硅氧烷材料对应于具有Si-O-Si键的材料。硅氧烷具有带有硅和氧键的骨架结构。作为取代基，使用至少含有氢的有机基团(例如，烷基基团或芳香烃)。替换的，可以使用氟代基团作为取代基。进一步替换的，可以使用氟代基团和至少含有氢的有机基团两者作为取代基。

导电膜3417可以由导电材料通过CVD方法、溅射方法、诸如丝网印刷或凹版印刷的印刷方法、液滴排放法、分散法、或镀方法等形成。导电膜3417由铝、钛、银、铜、金、铂、镍、钯、钽、或钼元素或者使用含该元素作为主要成分的合金材料或化合物材料的单层或叠层形成。

例如，在通过丝网印刷法形成作为天线的导电膜3417时，可以通过选择性地印刷导电胶(在该导电胶中在有机树脂中溶解或分散具有几nm至几十μm的晶粒直径的导电微粒)来提供导电膜3417。作为所述导电微粒，可以使用银、金、铜、镍、铂、钯、钽、钼、和钛的金属微粒中的至少一种；卤化银的精细微粒；或者分散的纳米微粒。另外，包括在导电胶中的有机树脂可以是作为用于所述金属微粒的粘结剂、溶剂、分散剂和涂覆材料的有机材料中的一种或多种。典型地，可以给出诸如环氧树脂和硅酮树脂的有机树脂作为示例。另外，优选在应用导电胶后进行烘焙。例如，在利用含有银作为其主要成分的精细微粒(例如，大于等于1nm且小于等于100nm的晶粒直径)作为导电胶的材料的情况下，在大约150至300℃的温度烘焙导电胶并使其硬化，从而获得导电膜。替换的，也可以使用含焊料或无铅焊料作为其主要成分的精细微粒。在此情况下，优选使用具有小于等于20μm的晶粒直径的精细微粒。焊料和无铅焊料具有低成本的优点。

导电膜3415a和3415b可以作为电连接至在稍后的步骤中被包括在本发明的半导体装置中的二次电池的布线。另外，在形成作为天线的导电膜3417中，可以分开地形成另一导电膜以便电连接至导电膜3415a和3415b，从而可以使用该导电膜作为连接至二次电池的布线。

接着，形成绝缘膜3418以便覆盖导电膜3417，并将包括薄膜晶体管3400a至3400f、导电膜3417等的诸层(下文中，称作“元件形成层3419”)与基板3401分开。这里，在通过激光照射(例如，UV光)在元件形成层3149中除薄膜晶体管3400a至3400f的区域之外形成开口之后，利用物理力将元件形成层3419与基板3401分开。在将元件形成层3419与基板3401分开之前，可以通过将刻蚀剂引入到所述开口，来选择性地去除分离层3403。作为所述刻蚀剂，可以使用含卤素氟化物或卤素间化合物的气体或液体。例如，可以使用三氟化氯作为所述含卤素氟化物的气体。因此，可以将元件形成层3419与基板3401分开。注意，没有移除整个分离层3403，而是其部分仍可以保留。因而，可以抑制刻蚀剂的消耗，并可以缩短去除分离层的处理时间。因此，可以提高吞吐量，并降低成本。另外，即使在移除了分离层3403之后，也可以使元件形成层3419保持在基板3401之上。此外，通过重新使用从其去除了元件形成层3419的基板3401，可以降低成本。

可以通过CVD方法或溅射方法等，来以以下材料的单层或叠层来形成绝缘膜3418：含氧或氮的绝缘膜，诸如氧化硅(SiO_x)、氮化硅(SiN_y)、氧氮化硅(SiO_xN_y，其中x>y>0)、或氮氧化硅(SiN_xO_y，其中x>y>0)；含碳的膜，诸如DLC(类金刚石碳)；或者由有机材料形成的膜，诸如环氧树脂、聚酰亚胺、聚酰胺、聚乙烯苯酚、苯并环丁烯、或丙烯酸树脂，或者硅氧烷材料，诸如硅氧烷树脂。

在该实施方式中，在通过激光照射形成元件形成层3419中的开口之后，将第一片材料3420附接到元件形成层3419的一个表面(暴露出绝缘膜3418的表面)，然后，将元件形成层3419与基板3401分离(见图17A)。

接着，将第二片材料3421附接到元件形成层3419的另一表面(通过分离而暴露的表面)，接着进行热处理和加压处理中一个或两者(见图17B)。作为第一片材料3420和第二片材料3421，可以使用热熔融膜等。

作为第一片材料3420和第二片材料3421，可以使用对其已经应用了用于防止静电等的抗静电处理的膜(下文中，称作抗静电膜)。作为抗静电膜的示例，可以给出其中在树脂中分散抗静电材料的膜或对其附接了抗静电材料的膜等等。设有抗静电材料的膜可以是在其一个表面之上设有抗静电材料的膜，或者在其每一表面之上设有抗静电材料的膜。另外，其一个表面之上设有抗静电材料的膜可以被附接使得抗静电材料被放置在膜的内侧或膜的外侧之上。抗静电材料可以设置在膜的整个表面之上，或在部分膜之上。作为抗静电材料，可以使用作为导电材料的金属或铟锡氧化物(ITO)，或者表面活性剂，诸如两性表面活性剂、阳离子表面活性剂或非离子表面活性剂。另外，作为另一抗静电材料，可以使用包含在其支链上具有羧基基团和季铵碱(base)的交联共聚物的树脂材料等。将这些材料附接、混合、或施加到膜上，使得能够形成抗静电膜。通过用抗静电膜密封元件形成层3419，可以防止半导体元件在作为商品对待时受到诸如外部静电的不利影响。

注意，电源电路的存储电容器连接到薄膜二次电池的导电膜3415a和3415b。可以在元件形成层3419与基板3401分开之前(在图16B或16C所示的阶段)，在元件形成层3419与基板3401分开之后(在图17A所示的阶段)，或者在利用第一片材料和第二片材料密封元件形成层3419(在图17B所示的阶段)之后，进行二次电池和导电膜3415a和3415b之间的连接。下面参考图18A和18B以及图19A和19B解释其中元件形成层3419和二次电池被形成为连接着的示例。

在图16B中，在与作为天线的导电膜3417的同时形成分别电连接到导电膜3415a和3415b的导电膜3431a和3431b。然后，形成绝缘膜1918以便覆盖导电膜3417、3431a和3431b，接着形成开口3432a和3432b使得露出导电膜3431a和3431b的表面。之后，通过激光照射在元件形成层3419中形成开口，并将第一片材料3420附接到元件形成层3419的一个表面(其中暴露出绝缘膜3418的表面)，以使得元件形成层3419与基板3401分开(见图18A)。

接着，将第二片材料3421附接到元件形成层3419的另一表面(通过分离而暴露出的表面)，并且元件形成层3419与第一片材料3420分开。因此，使用低粘度的材料作为该第一片材料3420。然后，选择性地形成通过开口3432a和3432b的、分别电连接到导电膜3431a和3431b的导电膜3434a和3434b(见图18B)。

通过CVD方法、溅射方法、诸如丝网印刷或凹版印刷的印刷方法、液滴排放法、分散器法、或镀的方法等，利用导电材料形成导电膜3434a和3434b。用铝、钛、银、铜、金、铂、镍、钯、钽、或钼元素或者使用含该元素作为主要成分的合金材料或化合物材料的单层或叠层形成导电膜3434a和3434b。

注意，这里所示的示例是其中在元件形成层3419与基板3401分开之后形成导电膜3434a和3434b的情形。然而，也可以在形成导电膜3434a和3434b之后将元件形成层3419与基板3401分开。

接着，在基板之上形成多个元件的情况下，将元件形成层3419切割成单独的元件(见图19A)。对于切割可以使用激光照射装置、裂片(dicing)装置、或划片(scribing)装置等。这里，通过激光照射将形成在一个基板之上的多个元件彼此分开。

接着，将分开的元件电连接到二次电池(见图19B)。在该实施方式中，使用薄膜二次电池作为电源电路的存储电容器，其中，电流收集薄膜、负电极活性材料层、固体电解质层、正电极活性材料层、以及电流收集薄膜顺序层叠。

导电膜3436a和3436b由导电材料通过CVD方法、溅射方法、诸如丝网印刷或凹版印刷的印刷方法、液滴排放法、分散器法、或镀的方法等形成。用铝、钛、银、铜、金、铂、镍、钯、钽、或钼元素或者使用含该元素作为主要成分的合金材料或化合物材料的单层或叠层形成导电膜3436a和3436b。该导电材料应当具有对负电极活性材料层高的黏着性，并且还应具有低电阻。特别优选使用铝、铜、镍或钒等。

下面进一步详细说明薄膜二次电池的结构。在导电膜3436a之上形成负电极活性材料层3481。通常，使用氧化钒(V₂O₅)等。接着，在负电极活性材料层3481之上形成固体电解质层3482。通常，使用磷酸锂(Li₃PO₄)等。接着，在固体电解质层3482之上形成正电极活性材料层3483。通常，使用锂锰氧化物(LiMn₂O₄)等。也可以使用锂钴氧化物(LiCoOa)或锂镍氧化物(LiNiO₂)。接着，在正电极活性材料层3483之上形成要作为电极的电流收集薄膜3484。电流收集薄膜3484应当具有对正电极活性材料层3483的高粘着性，并且还应具有低电阻。例如，可以使用铝、铜、镍、或钒等。

上述负电极活性材料层3481、固体电解质层3482、正电极活性材料层3483和电流收集薄膜3484的薄层中的每一个，都可以通过溅射或蒸发来形成。另外，每一层的厚度优选为0.1至3μm。

接着，通过旋涂方法等形成树脂膜并刻蚀层间膜3485以形成接触孔。层间膜3485并不限于树脂膜，也可以使用其他膜，诸如通过CVD方法形成的氧化物膜；然而，就平坦性而言，优选使用树脂膜。另外，可以利用光敏树脂来形成接触孔而无需刻蚀。接着，在层间膜3485之上形成布线层3486，并且将其连接到导电膜3436b。从而，确保与薄膜二次电池的电连接。

这里，设置在元件形成层3419中的导电膜3434a和3434b分别连接到导电膜3436a和3436b，导电膜3436a和3436b作为薄膜二次电池3489(已经预先制成)的连接端子。这里，示出了这样的情形，其中，导电膜3434a和3436a之间的电连接或者导电膜3434b和3436b之间的电连接通过利用插入在它们之间的粘合剂材料(诸如各向异性导电膜(ACF)或者各向异性导电胶(ACP))的压力接合(pressure bonding)来进行。这里，示出了这样的示例，其中利用包括在导电树脂3437中的导电微粒3438进行所述连接。替换的，可以使用导电粘合剂(诸如银胶、铜胶、或碳胶)或者焊料接合等。

注意，该晶体管的结构可以是多样的，而不限于本实施方式中所示的具体结构。例如，可以采用具有两个或更多个栅电极的多栅极结构。当采用多栅极结构时，提供其中沟道区串联连接的结构；因此，提供了多个晶体管串联连接的结构。当采用多栅极结构时，可以获得多个优点：降低了闭态电流；增加了晶体管的耐受电压，从而增强了可靠性；即使在晶体管在饱和区中操作时漏电极和源电极之间的电压波动，也可以降低漏电极和源电极之间的电流的波动，从而获得平坦的特性；等等。替换的，也可以采用其中栅电极形成在沟道之上或之下的结构。在采用其中栅电极形成在沟道之上或之下的结构时，增大了沟道区域，并增加了流过其的电流量。从而，可以容易形成耗尽层，并可以降低亚阈值摆动(subthreshold swing)(S值)。当栅电极形成在沟道之上或之下时，提供了其中多个晶体管并联连接的结构。

另外，可以采用任意的下述结构：其中栅电极形成在沟道形成区之上的结构；其中栅电极形成在沟道形成区之下的结构；交错结构；以及反交错结构。另外，可以采用其中沟道形成区被划分成多个区域，且所划分的区域并联或串联连接的结构。另外，沟道形成区(或其一部分)可以与源电极或漏电极交叠。当采用其中沟道形成区(或其一部分)与源电极或漏电极交叠的结构时，可以防止电荷在部分沟道形成区中街垒，并因而可以防止不稳定操作。另外，可以提供轻掺杂漏极(LDD)区。当提供LDD区时，可以降低闭态电流；可以增加晶体管的耐受电压，从而增强可靠性；并且即使在晶体管在饱和区中操作时漏电极和源电极之间的电压波动，也可以降低漏电极和源电极之间的电流的波动，从而可以获得平坦的特性。

注意，本实施方式的半导体装置的制造方法可以应用到本说明书中所述的任何半导体装置。也即，根据本实施方式，能够制造这样的半导体装置，其能够通过检测信号波形中在信号线和基准线之间的差发送和接收信号，以便产生解调信号，并且即使利用调制系数较小的信号也能够稳定地产生解调信号。

另外，可以制造能够通过抵消每一线的噪声并降低由于载波导致的噪声的影响来产生解调信号的半导体装置。

此外，可以制造能够检测信号乃至调制系数为10％的无线信号并稳定地进行基于ISO/IEC 15693的信号传送和接收的半导体装置。

在本发明的半导体装置中，在接收无线信号的同时持续地提供来自电源的功率；因此，该半导体装置能够稳定地操作。另外，能够无线地充电该半导体装置；因此，可以补偿由于电池随时间的退化而导致的发送和接收个体信息的功率的不足。

另外，可以制造这样的半导体装置，其能够通过检测第一偏置电路的输出和第二偏置电路的输出之间的差产生解调信号，即使利用调制系数较小的信号也能够稳定地产生解调信号，并且通过降低噪声的影响而解调信号。

另外，在本发明的半导体装置中，在接收调制系数为10％的载波的同时，持续地提供来自电源的功率；因此，半导体装置能够稳定工作。另外，能够无线地充电半导体装置；因此，可以补偿由于电池随时间的退化而导致的发送和接收个体信息的功率的不足。

(实施方式5)

本实施方式将参考附图描述上述实施方式中所示的半导体装置的另一制造方法示例。在本实施方式中，将描述其中在相同基板之上形成被包括在半导体装置中的天线、电池以及信号处理电路的结构。注意，天线、电池和信号处理电路是利用其中形成了沟道形成区的晶体管在单晶衬底上一次形成的。当在单晶衬底上形成晶体管时，可以形成具有较少电特性变化的晶体管的半导体装置，这是优选的。另外，将描述其中使用薄膜二次电池作为所述电池的示例。

首先，在将元件区隔离之后，在半导体衬底3500中形成区域3504和3506(见图20A)。通过绝缘膜(也称作场氧化物膜)3502将设置在半导体衬底3500中的区域3504和3506彼此隔离。这里示出的示例是这样的情况，其中，使用具有n型导电性的单晶硅衬底作为所述半导体衬底3500，且在半导体衬底3500的区域3506中形成p阱3507。

可以使用任何衬底作为所述衬底3500，只要它是半导体衬底即可。例如，可以使用具有n型或p型导电性的单晶硅衬底、化合物半导体衬底(例如，GaAs衬底、InP衬底、GaN衬底、SiC衬底、蓝宝石衬底、或ZnSe衬底)、或通过接合方法或通过注入的氧分离(SIMOX)方法形成的绝缘体上硅(SOI)衬底等。

可以通过硅的局部氧化(LOCOS)方法或沟槽隔离方法等来形成区域3504和3506。

另外，可以通过用赋予p型导电性的杂质选择性地掺杂半导体衬底3500来形成在半导体衬底3500中形成的p阱3507。作为赋予p型导电性的杂质元素，可以使用硼、铝或镓等。

在本实施方式中，尽管由于使用具有n型导电性的半导体衬底作为所述半导体衬底3500所以区域3504并未掺杂有杂质元素，但是通过引入赋予n型导电性的杂质元素，可以在区域3504中形成n阱。作为赋予n型导电性的杂质元素，可以使用磷或砷等等。另一方面，当使用具有p型导电性的半导体衬底时，用赋予n型导电性的杂质元素掺杂区域3504来形成n阱，而区域3506可以不用杂质元素掺杂。

接着，形成绝缘膜3532和3534以便分别覆盖区域3504和3506(见图20B)。

例如，通过热处理氧化设置在半导体衬底3500中的区域3504和3506的表面，使得绝缘膜3532和3534可以由氧化硅膜形成。替换的，可以经由通过热氧化方法形成氧化硅膜并然后通过氮化处理使氧化硅膜的表面氮化的步骤，通过氧化硅膜和含氧和氮的膜(氧氮化硅膜)的叠层，来形成绝缘膜3532和3534中的每一个。

进一步替换的，可以通过如上所述的等离子处理来形成绝缘膜3532和3534。例如，可以通过对设置在半导体衬底3500中的区域3504和3506的表面执行高密度等离子处理来氧化或氮化表面，来形成氧化硅膜或氮化硅膜作为所述绝缘膜3532和3534。另外，在通过高密度等离子处理对区域3504和3506的表面进行氧化处理之后，可以通过再次进行高密度等离子处理来将表面氮化。在此情况下，形成氧化硅膜以便与区域3504和3506的表面接触，然后在氧化硅膜上形成氧氮化硅膜。因此，绝缘膜3532和3534每一被形成为具有氧化硅膜和氧氮化硅膜的叠层结构。另外，可以通过热氧化方法在区域3504和3506的表面上形成氧化硅膜，并且可以通过高密度等离子处理将所述表面氧化或氮化。

分别在半导体衬底3500的区域3504和3506之上形成的绝缘膜3532和3534作为稍后完成的晶体管的栅极绝缘膜。

接着，形成导电膜以便覆盖分别在区域3504和3506之上形成的绝缘膜3532和3534(见图20C)。这里，示出了其中导电膜3536和3538顺序层叠作为所述导电膜的示例。不用说，该导电膜可以形成为具有单层或者三层或更多层的叠层结构。

作为导电膜3536和3538的材料，可以使用钽、钨、钛、钼、铝、铜、铬或铌等元素，或者使用含该元素作为主要成分的合金材料或化合物材料。替换的，可以使用通过上述元素的氮化而获得金属氮化物。另外，可以使用以掺杂了诸如磷的杂质元素的多晶硅为代表的半导体材料。

这里，形成氮化钽膜作为导电膜3536，并在其上形成钨膜作为导电膜3538。替换的，也可以利用氮化钨膜、氮化钼膜和氮化钛膜的单层或叠层来形成导电膜3536，和使用钨膜、钽膜、钼膜、和钛膜的单层或叠层来形成导电膜3538。

接着，通过刻蚀选择性地去除层叠的导电膜3536和3538，使得导电膜3536和3538分别在部分的区域3504和3506之上残留。从而，形成栅电极3540和3542(见图21A)。

接着，选择性地形成抗蚀剂掩模3548以便覆盖区域3504，并利用抗蚀剂掩模3548和栅电极3542作为掩模，将杂质元素引入到区域3506的期望部分中，从而形成杂质区域(见图21B)。作为杂质元素，使用赋予n型导电性的杂质元素或者赋予p型导电性的杂质元素。作为赋予n型导电性的杂质元素，可以使用磷或砷等。作为赋予p型导电性的杂质元素，可以使用硼、铝或镓等。这里，使用磷作为杂质元素。

在图21B中，通过引入杂质元素，在区域3506中形成杂质区3552(其形成源极区和漏极区)和沟道形成区3550。

接着，选择性地形成抗蚀剂掩模3566以便覆盖区域3506，并利用抗蚀剂掩模3566和栅电极3540作为掩模，将杂质元素引入到区域3504中，从而形成杂质区域(见图21C)。作为杂质元素，使用赋予n型导电性的杂质元素或者赋予p型导电性的杂质元素。作为赋予n型导电性的杂质元素，可以使用磷或砷等。作为赋予p型导电性的杂质元素，可以使用硼、铝或镓等。这里，使用赋予与图21C中引入到区域3506中的杂质元素不同导电性的杂质元素(例如，硼)。结果，在区域3504中形成杂质区3570(其形成源极区和漏极区)以及沟道形成区3568。

接着，形成绝缘膜3572以便覆盖绝缘膜3532和3534和栅电极3540和3542。然后，在绝缘膜3572之上形成分别电连接到区域3504和3506中形成的杂质区3552和3570的布线3574(见图22A)。

可以通过CVD方法或溅射方法等，来以以下材料的单层或叠层来形成绝缘膜3572：含氧或氮的绝缘膜，诸如氧化硅(SiO_x)、氮化硅(SiN_x)、氧氮化硅(SiO_xN_y，其中x>y>0)、或氮氧化硅(SiN_xO_y，其中x>y>0)；含碳的膜，诸如DLC(类金刚石碳)；或者由有机材料形成的膜，诸如环氧树脂、聚酰亚胺、聚酰胺、聚乙烯苯酚、苯并环丁烯、或丙烯酸树脂，或者硅氧烷材料，诸如硅氧烷树脂。注意，硅氧烷材料对应于具有Si-O-Si键的材料。硅氧烷具有带有硅和氧键的骨架结构。作为取代基，使用至少含有氢的有机基团(例如，烷基基团或芳香烃)。替换的，可以使用氟代基团作为取代基。进一步替换的，可以使用氟代基团和至少含有氢的有机基团两者作为取代基。

可以利用铝、钨、钛、钽、钼、镍、铂、铜、金、银、锰、钕、碳、或硅元素，或者使用含该元素作为主要成分的合金材料或化合物材料，通过CVD方法或溅射方法等，来以单层或叠层形成布线3574。含有铝作为其主要成分的合金对应于，例如，含有铝作为其主要成分且还含有镍的材料，或者含有铝作为其主要成分且还含有镍以及碳和硅之一或两者的合金材料。可以将布线3574形成为具有阻挡膜、铝-硅膜以及阻挡膜的叠层结构，或者阻挡膜、铝硅膜、氮化钛膜以及阻挡膜的叠层结构。注意，阻挡膜是由钛、钛的氮化物、钼、或钼的氮化物形成的薄膜。铝和铝硅是布线3574的较佳的材料，因为它们具有低电阻且不昂贵。当设置阻挡层作为导电膜3413的顶层和底层时，可以防止产生铝和铝硅的隆起。当形成由钛(其是具有高还原特性的元素)的阻挡膜时，即使在存在形成在结晶半导体膜上的薄的自然氧化物膜时，也能够减少自然氧化物膜，并因而去除自然氧化物膜，而且可以获得在布线3574和结晶半导体膜之间的理想的接触。

注意，应用于本发明的晶体管的结构不限于附图中所示出的结构。例如，可以使用具有反向交错(inversely staggered)结构或FinFET结构等等的晶体管。FinFET结构是优选的，因为其能够抑制随着晶体管尺寸减小而出现的短沟道效应。

本发明的半导体装置包括能够存储功率的电池，功率被提供给信号处理电路。作为所述电池，优选使用诸如双层电解质电容器的电容器或薄膜二次电池。在本实施方式中，描述了晶体管和薄膜二次电池之间的连接。

在本实施方式中，二次电池层叠在连接到晶体管的布线3574之上。该二次电池具有这样的结构，其中电流收集薄膜、负电极活性材料层、固体电解质层、正电极活性材料层、以及电流收集薄膜顺序层叠(见图22B)。因此，其还作为二次电池的电流收集薄膜的布线3574的材料应当具有对负电极活性材料层的高粘着性，且还应具有低电阻。特别优选使用铝、铜、镍或钒等。

下面详细描述薄膜二次电池的结构。在布线3574之上形成负电极活性材料层3591。通常，使用氧化钒(V₂O₅)等。接着，在负电极活性材料层3591之上形成固体电解质层3592。通常，使用磷酸锂(Li₃PO₄)等。接着，在固体电解质层3592之上形成正电极活性材料层3593。通常，使用锂锰氧化物(LiMn₂O₄)等。也可以使用锂钴氧化物(LiCoOa)或锂镍氧化物(LiNiO₂)。接着，在正电极活性材料层3593之上形成要作为电极的电流收集薄膜3594。电流收集薄膜3594应当具有对正电极活性材料层3593的高粘着性，并且还应具有低电阻。例如，可以使用铝、铜、镍、或钒等。

上述负电极活性材料层3591、固体电解质层3592、正电极活性材料层3593和电流收集薄膜3594的薄层中的每一个，都可以通过溅射或蒸发来形成。另外，每一层的厚度优选为0.1至3μm。

接着，通过旋涂方法等形成树脂膜。然后，刻蚀该树脂膜以形成接触孔和层间膜3596。层间膜3596并不限于树脂膜，也可以使用其他膜，诸如通过CVD方法形成的氧化物膜；然而，就平坦性而言，优选使用树脂膜。另外，可以利用光敏树脂来形成接触孔而无需刻蚀。接着，在层间膜3596之上形成布线层3595，并将其连接到布线3597。从而，确保与薄膜二次电池的电连接。

利用上述结构，本发明的半导体装置可以采用这样的结构，其中在单晶衬底上形成晶体管，并在其上形成薄膜二次电池。从而，在本实施方式中制造了极其薄且小尺寸的半导体装置。

注意，本实施方式的半导体装置的制造方法可以应用于本说明书中所描述的任何半导体装置。也就是说，根据本实施方式，可以制造这样的半导体装置，该半导体装置可以通过检测信号波形中信号线与基准线之间的差来发送和接收信息以便产生解调信号，并且即使利用调制系数较小的信号也能够产生解调信号。

另外，可以制造能够通过抵消每一线的噪声并降低由于载波导致的噪声的影响来解调信号的半导体装置。

此外，可以制造能够检测信号乃至调制系数为10％的信号并稳定地进行基于ISO/IEC 15693的信号传送和接收的半导体装置。

(实施方式6)

下面将参考附图描述与上述实施方式中所描述的不同的半导体装置的制造方法。

首先，在衬底3600之上形成绝缘膜。这里，使用具有n型导电性的单晶硅衬底作为所述衬底3600，并在衬底3600之上形成绝缘膜3602和3604(见图23A)。例如，通过对衬底3600进行热处理，形成氧化硅膜作为绝缘膜3602，然后通过CVD方法在绝缘膜3602之上形成氮化硅膜。

可以使用任何衬底作为所述衬底3600，只要它是半导体衬底即可，而不限于硅衬底。例如，可以使用具有n型或p型导电性的单晶硅衬底、化合物半导体衬底(例如，GaAs衬底、InP衬底、GaN衬底、SiC衬底、蓝宝石衬底、或ZnSe衬底)、或通过接合方法或通过注入的氧分离(SIMOX)方法形成的绝缘体上硅(SOI)衬底等。

替换的，在形成绝缘膜3602之后，可以通过经高密度等离子处理的绝缘膜3602的氮化，来形成绝缘膜3604。注意，设在衬底3600之上的绝缘膜可以具有单层结构或三层或更多层的叠层结构。

之后，在绝缘膜3604之上选择性地形成抗蚀剂掩模3606的图案，并且利用该抗蚀剂掩模3606作为掩模执行选择性刻蚀，从而在衬底3600中选择性地形成凹陷部分3608(见图23B)。对于对衬底3600和绝缘膜3602和3604的一部分的刻蚀，可以进行等离子干法刻蚀。

接着，去除抗蚀剂掩模3606的图案，然后形成绝缘膜3610以便填充形成在衬底3600中的凹陷部分3608(见图23C)。

通过CVD方法或溅射方法等，利用绝缘材料，诸如氧化硅、氮化硅、氧氮化硅(SiO_xN_y，其中x>y>0)、或氮氧化硅(SiN_xO_y，其中x>y>0)，来形成绝缘膜3610。作为绝缘膜3610，通过TEOS(正硅酸乙酯)气体利用大气压CVD方法或低压CVD方法形成氧化硅膜。

接着，通过研磨处理或抛光处理，诸如化学机械抛光(CMP)，暴露衬底3600的表面。这里，通过暴露衬底3600的表面，在形成在衬底3600的凹陷部分3608中的绝缘膜3611之间形成区域3612和3613。过研磨处理或抛光处理诸如CMP来去除形成在衬底3600的表面之上的绝缘膜3610，从而获得绝缘膜3611。随后，通过选择性地引入赋予p型导电性的杂质元素，在衬底3600的区域3613中形成p阱3615。

作为赋予p型导电性的杂质元素，可以使用硼、铝或镓等。这里，将硼引入到区域3613中作为杂质元素。

另外，在本实施方式中，尽管由于使用具有n型导电性的半导体衬底作为所述衬底3600而不将杂质元素引入到区域3612中，但是通过引入赋予n型导电性的杂质元素在区域3612中形成n阱。作为所述赋予n型导电性的杂质元素，可以使用磷或砷等。

另一方面，当使用具有p型导电性的半导体衬底时，可以将赋予n型导电性的杂质元素引入到区域3612中以形成n阱，而可以区域3613不用杂质元素掺杂。

接着，在衬底3600中的区域3612和3613的表面之上形成绝缘膜3632和3634(见图24B)。

例如，通过热处理将设置在衬底3600中的区域3612和3613的表面氧化，使得可以由氧化硅膜形成绝缘膜3632和3634。替换的，可以通过热氧化方法形成氧化硅膜以及然后通过氮化处理将氧化硅膜的表面氮化的步骤，通过氧化硅膜和含氧和氮的膜(氧氮化硅膜)的叠层来形成绝缘膜3632和3634每一个。

进一步替换的，可以通过如上所述的等离子处理形成绝缘膜3632和3634。例如，可以通过对设置在衬底3600中的区域3612和3613的表面进行高密度等离子处理以便使所述表面氧化或氮化，来形成氧化硅膜或氮化硅膜来作为所述绝缘膜3632和3634。另外，在通过高密度等离子对区域3612和3613的表面进行氧化处理之后，通过再次进行高密度等离子处理使所述表面氮化。在此情况下，形成氧化硅膜以便与区域3612和3613的表面接触，然后，在氧化硅膜上形成氧氮化硅膜。因此，绝缘膜3632和3634每一被形成为具有氧化硅膜和氧氮化硅膜的层叠结构。另外，可以在通过热氧化方法在这些表面上形成氧化硅膜之后，通过高密度等离子处理氧化或氮化区域3612和3613的表面。

分别形成在区域3612和3613之上的绝缘膜3632和3634作为稍后完成的晶体管的栅极绝缘膜。

接着，形成导电膜以便覆盖分别形成在设置于衬底3600中的区域3612和3613之上的导电膜3632和3634(见图24C)。这里，示出了其中顺序层叠导电膜3636和3638作为所述导电膜的示例。不用说，该导电膜可以被形成为具有单层或者三层或更多层的叠层结构。

作为导电膜3632和3634的材料，可以使用钽、钨、钛、钼、铝、铜、铬、或铌等元素，或者使用含该元素作为主要成分的合金材料或化合物材料。替换的，可以使用通过上述元素的氮化而获得的金属氮化物。另外，可以使用以掺杂有诸如磷的多晶硅为代表的半导体材料。

这里，形成氮化钽膜作为导电膜3636，并在其上形成钨膜作为导电膜3638。替换的，也可以利用氮化钨膜、氮化钼膜和氮化钛膜的单层或者叠层来形成导电膜3636，而通过钨膜、钽膜、钼膜和钛膜的单层或叠层来形成导电膜3638。

接着，通过刻蚀选择性地去除层叠的导电膜3636和3638，使得在衬底3600的部分区域3612和3613的之上剩余有导电膜3636和3638。从而形成作为栅电极的导电膜3640和3642(见图25A)。这里，暴露出与导电膜3640和3642不交叠的衬底3600的区域3612和3613的表面。

具体的，在衬底3600的区域3612中，形成在导电膜3640之下的、与导电膜3640不交叠的部分绝缘膜3632被选择性地去除，从而使得导电膜3640的端部与绝缘膜3632的端部几乎彼此对准。另外，在衬底3600的区域3613中，形成在导电膜3642之下的、与导电膜3642不交叠的部分绝缘膜3634被选择性地去除，从而使得导电膜3642的端部与绝缘膜3634的端部几乎彼此对准。

在此情况下，可以在形成导电膜3640和3642的同时去除与导电膜3640和3642不交叠的部分绝缘膜等。替换的，可以使用在形成导电膜3640和3642之后留下的抗蚀剂掩模或者导电膜3640和3642作为掩模，来去除与导电膜3640和3642不交叠的部分绝缘膜。

然后，将杂质元素选择性引入到衬底3600的区域3612和3613中(见图25B)。这里，利用导电膜3642作为掩模，将赋予n型导电性的杂质元素选择性地引入到区域3613中，而利用导电膜3640作为掩模，将赋予p型导电性的杂质元素选择性地引入到区域3612中。作为所述赋予n型导电性的杂质元素，可以使用磷或砷等。作为赋予n型导电性的杂质元素，可以使用硼、铝、或镓等。

接着，形成与导电膜3640和3642的侧表面接触的侧壁3654。具体的，以含无机材料(诸如硅、硅的氧化物、或硅的氮化物)的膜或者含诸如有机树脂的有机材料的膜的单层或叠层来形成侧壁。然后，通过主要在垂直方向上的各向异性刻蚀来选择性地刻蚀该绝缘膜，从而可以将侧壁3654形成为与导电膜3640和3642的侧表面接触。在用于形成轻掺杂漏极(LDD)区域的掺杂中使用侧壁2654作为掩模。另外，侧壁3654被形成为与形成在导电膜3640和3642之下的绝缘膜的侧表面接触。

随后，利用侧壁3654和导电膜3640和3642作为掩模，将杂质元素引入到衬底3600的区域3612和3613中，从而形成每一都作为源极区或漏极区的杂质区(见图25C)。这里，利用侧壁3654和导电膜3642作为掩模，以比LDD区域中的浓度更高的浓度，将赋予n型导电性的杂质元素引入到衬底3600的区域3613中。而利用侧壁3654和导电膜3640作为掩模，以比LDD区域中的浓度更高的浓度，将赋予p型导电性的杂质元素引入到衬底3600的区域3612中。

结果，在衬底3600的区域3612中，形成了每一形成源极区或漏极区的杂质区3658、形成LDD区域的低浓度杂质区3660、以及沟道形成区3664。而在衬底3600的区域3613中，形成了每一形成源极区或漏极区的杂质区3664、形成LDD区域的低浓度杂质区3666、以及沟道形成区3662。

在该实施方式中，在与导电膜3640和3642不交叠的区域3612和3613的部分被暴露的条件下，引入杂质元素。因此，可以以与导电膜3640和3642自对准的方式形成被分别形成在衬底3600的区域3612和3613中的沟道形成区3656和3662。

接着，形成绝缘膜以便覆盖设置在衬底3600的区域3612和3613之上的绝缘膜、导电膜等等，并且通过在绝缘膜中形成开口3678而形成绝缘膜3677(见图26A)。

可以通过CVD方法或溅射方法等，来以以下材料的单层或叠层来形成绝缘膜3677：含氧或氮的绝缘膜，诸如氧化硅(SiO_x)、氮化硅(SiN_x)、氧氮化硅(SiO_xN_y，其中x>y>0)、或氮氧化硅(SiN_xO_y，其中x>y>0)；含碳的膜，诸如DLC(类金刚石碳)；或者由有机材料形成的膜，诸如环氧树脂、聚酰亚胺、聚酰胺、聚乙烯苯酚、苯并环丁烯、或丙烯酸树脂，或者硅氧烷材料，诸如硅氧烷树脂。注意，硅氧烷材料对应于具有Si-O-Si键的材料。硅氧烷具有带有硅和氧键的骨架结构。作为取代基，使用至少含有氢的有机基团(例如，烷基基团或芳香烃)。替换的，可以使用氟代基团作为取代基。进一步替换的，可以使用氟代基团和至少含有氢的有机基团两者作为取代基。

接着，通过CVD方法等在开口3678中形成导电膜3680。然后，在绝缘膜3677之上选择性地形成导电膜3682a至3682d，以便电连接到导电膜3680(见图26B)。

可以利用铝、钨、钛、钽、钼、镍、铂、铜、金、银、锰、钕、碳、或硅元素，或者使用含该元素作为主要成分的合金材料或化合物材料，通过CVD方法或溅射方法等，来以单层或叠层形成导电膜3680和导电膜3682a至3682d。含有铝作为其主要成分的合金对应于，例如，含有铝作为其主要成分且还含有镍的材料，或者含有铝作为其主要成分且还含有镍以及碳和硅之一或两者的合金材料。可以将导电膜3680和导电膜3682a至3682d形成为具有阻挡膜、铝-硅膜、以及阻挡膜的叠层结构，或者阻挡膜、铝硅膜、氮化钛膜以及阻挡膜的叠层结构。注意，阻挡膜是由钛、钛的氮化物、钼、或钼的氮化物形成的薄膜。铝和铝硅是导电膜3680和导电膜3682a至3682d的较佳的材料，因为它们具有低电阻且不昂贵。当设置阻挡层作为导电膜3680的顶层和底层时，可以防止产生铝和铝硅的隆起(hillock)。当形成钛(其是具有高还原特性的元素)的阻挡膜时，即使在存在形成在结晶半导体膜上的薄的自然氧化物膜时，也能够减少自然氧化物膜，并因而去除自然氧化物膜，而且可以获得在导电膜3680和导电膜3682a至3682d和结晶半导体膜之间的理想的接触。这里，可以通过CVD方法利用钨的选择性生长形成导电膜3680和导电膜3682a至3682d。

通过上述步骤，可以获得在衬底3600的区域3612中形成的p沟道晶体管和在衬底3600的区域3613中形成的n沟道晶体管。

注意，应用于本发明的晶体管的结构不限于附图中所示出的结构。例如，可以使用具有反向交错结构或FinFET结构等等的晶体管。FinFET结构是优选的，因为其能够抑制随着晶体管尺寸减小而出现的短沟道效应。

本发明的半导体装置包括能够存储功率的电池，功率被提供给信号处理电路。作为所述电池，优选使用诸如双层电解质电容器的电容器或薄膜二次电池。在本实施方式中，描述晶体管和薄膜二次电池之间的连接。

在本实施方式中，二次电池层叠在连接到晶体管的导电膜3682d之上。该二次电池具有这样的结构，其中电流收集薄膜、负电极活性材料层、固体电解质层、正电极活性材料层、以及电流收集薄膜顺序层叠(见图26B)。因此，其还具有二次电池的电流收集薄膜的功能的导电膜3682d的材料应当具有对负电极活性材料层的高粘着性，且还应具有低电阻。特别优选使用铝、铜、镍或钒等。

下面详细描述薄膜二次电池的结构。在导电膜3682d之上形成负电极活性材料层3691。通常，使用氧化钒(V₂O₅)等。接着，在负电极活性材料层3691之上形成固体电解质层3692。通常，使用磷酸锂(Li₃PO₄)等。接着，在固体电解质层3692之上形成正电极活性材料层3693。通常，使用锂锰氧化物(LiMn₂O₄)等。也可以使用锂钴氧化物(LiCoO₂)或锂镍氧化物(LiNiO_a)。接着，在正电极活性材料层3693之上形成要作为电极的电流收集薄膜3694。电流收集薄膜3694应当具有对正电极活性材料层3693的高粘着性，并且还应具有低电阻。例如，可以使用铝、铜、镍、或钒等。

上述负电极活性材料层3691、固体电解质层3692、正电极活性材料层3693和电流收集薄膜3694的薄层中的每一个，都可以通过溅射或蒸发来形成。另外，每一层的厚度优选为0.1至3μm。

接着，通过旋涂方法等形成树脂膜。然后，刻蚀该树脂膜以形成接触孔和层间膜3696。层间膜3696并不限于树脂膜，也可以使用其他膜，诸如通过CVD方法形成的氧化物膜；然而，就平坦性而言，优选使用树脂膜。另外，可以利用光敏树脂来形成接触孔而无需刻蚀。接着，在层间膜3696之上形成布线层3695，并将其连接到布线3697。从而，确保与薄膜二次电池的电连接。

另外，可以制造这样的半导体装置，其能够通过检测第一偏置电路的输出和第二偏置电路的输出之间的差产生解调信号，即使利用调制系数较小的信号也能够稳定地产生解调信号，并且通过降低噪声的影响来解调信号。

(实施方式7)

应用了本发明的半导体装置2000可以通过采用能够发送和接收电磁波的功能而用于多种物品和系统。作为所述物品，例如，给出以下示例：钥匙(见图13A)、纸币、硬币、证券、不记名债券、证书(例如驾驶执照或居住卡，见图13B)、书、容器(例如培养皿，见图13C)、包裹箱(例如包装纸或瓶，见图13E和13F)、记录介质(例如盘或录像带)、车辆(例如自行车)、个人物品(例如鞋或眼镜，见图13D)、食品、衣物、日用品、电器(诸如液晶显示设备、EL显示设备、电视设备、或便携式终端)等。本发明的半导体装置可以通过附着或嵌入在表面上而固定或安装到如上所述的多种形式的物品。另外，系统可以指商品管理系统、认证功能系统、或分送系统等

利用本发明的半导体装置，该半导体装置可以在通过无线通信持续地从电源提供功率的同时工作。另外，可以降低载波的噪声。

而且，利用本发明的半导体装置，在接收调制系数为10％的载波的同时持续地提供来自电源的功率。另外，可以降低载波的噪声。该实施方式可以与其他实施方式组合。

[实施例]

将参考附图说明对其应用了本发明的能够无线通信的半导体装置在实际操作时的信号波形。使用在实施方式1中所述的半导体装置100作为所述能够无线通信的半导体装置。在解调信号生成电路中的每一部分中，利用示波器获得波形。作为模拟缓冲器电路，使用图10A中所示的一种。

在该实施例中所使用的半导体装置中每一元件的参数如下。在第一解调电路154中，第一电容器602为10pF；第二电容器610为2pF；第三电容器614为1pF；第一电阻器608为200kΩ；而第二电阻器612为100kΩ。在第二解调电路156中，第一电容器622为10pF；第二电容器630为2pF；第三电容器634为1pF。在第一偏置电路158中，电容器802A为500pF；第一电阻器804A为300kΩ；而第二电阻器806A为400kΩ。在第二偏置电路160中，电容器802B为500pF；第一电阻器804B为300kΩ；而第二电阻器806B为400kΩ。被包括在恒流电路1003中的电阻器的电阻为100kΩ。

图27A和27B分别示出了被输入到解调信号生成电路的输入部分152的波形1400以及从解调信号生成电路的输出部分166输出的波形1401。在波形1400被输入到输入部分152时，波形1401从输出部分166输出。注意，图27B是图27A中的区域1402的放大视图。

图28A和28B在波形1400被输入到输入部分152时从比较器162的第一输入部分900A和第二输入部分900B检测到的波形。图28A示出了从第一输入部分900A检测到的波形1403。图28B示出了从第二输入部分900B检测到的波形1404。

当波形1403被输入到第一输入部分900A且波形1404被输入到第二输入部分900B时，从比较器162的输出部分912检测到波形1406。图29A示出该波形1406。图32A和32B分别示出了波形1403和1404以供比较。在将波形1403和1404与图29A中所示的波形1406比较时，通过比较器162可以获得波形1403和波形1404之间的差；因此，可以获得具有较少噪声的信号作为波形1406。另外，通过比较波形1403和1404，从图29B显然可知，在波形1406中降低了载波的噪声。注意，图29B示出图29A中区域1405的放大视图。类似的，图32B示出了图32A中区域1407的放大视图，而图33B示出了图33A中区域1408的放大视图。

如本实施例中所示，利用本发明的半导体装置，检测了信号波形中信号线与基准线之间的差；因此，产生解调信号，并且即使利用解调系数较小的信号也可稳定地产生解调信号。因而可以发送和接收信息。

在上述信号波形中，存在于信号线和基准线的每一个中的噪声具有相同的相位。在本发明中，通过信号线和基准线的比较进行解调。因此，每一条线的噪声被抵消，并降低了由于由载波引起的噪声的影响；因而能够解调信号。

另外，利用本发明，对于调制系数为10％的无线信号也可以稳定地检测信号，并且可以稳定地进行基于利用ISO/IEC 15693的信号发送和接收。

在本发明的半导体装置中，在接收无线信号的同时持续供应来自电源的功率；因此，该半导体装置能够稳定地工作。另外，如实施方式2中所示，电池安装在本发明的半导体装置上；因此，稳定得多的操作是可能的。

本发明基于分别于2006年12月25日和2006年12月26日提交的日本专利申请2006-347086和2006-350344，并通过引用将其整个内容引入于此。

Claims

1.一种能够无线通信的半导体装置，包括：

第一解调电路，其具有与天线电路电连接的输入部分，该第一解调电路被配置来解调第一电信号；

第二解调电路，其被配置来解调极性与第一电信号相反的第二电信号，该第二解调电路电连接至所述输入部分；

第一偏置电路，其具有与所述第一解调电路的输出部分电连接的输入部分；

第二偏置电路，其具有与所述第二解调电路的输出部分电连接的输入部分；以及

比较器，其具有第一输入部分和第二输入部分；

其中，所述第一偏置电路的输出部分电连接至所述比较器的第一输入部分，以及

其中，所述第二偏置电路的输出部分电连接至所述比较器的第二输入部分。

2.如权利要求1所述的能够无线通信的半导体装置，其中所述比较器是差分电路、差分放大器或运算放大器中任意一种。

3.如权利要求2所述的能够无线通信的半导体装置，其中所述天线是环形形式或螺旋形式的。

4.如权利要求1所述的能够无线通信的半导体装置，其中所述半导体装置包括能够被无线充电的电池。

5.一种能够无线通信的半导体装置，包括：

第一解调电路，其具有与天线电路电连接的输入部分；

第二解调电路，其被配置来解调极性与由所述第一解调电路解调的电信号相反的电信号，该第二解调电路电连接至所述输入部分；

比较器，其具有第一输入部分和第二输入部分；以及

模拟缓冲器电路，其电连接至所述比较器的输出部分；

6.如权利要求5所述的能够无线通信的半导体装置，其中所述比较器是差分电路、差分放大器或运算放大器中任意一种。

7.如权利要求6所述的能够无线通信的半导体装置，其中所述天线是环形形式的或螺旋形式的。

8.如权利要求5所述的能够无线通信的半导体装置，其中所述半导体装置包括能够被无线充电的电池。

9.如权利要求5所述的能够无线通信的半导体装置，其中所述模拟缓冲器电路包括源极跟随器电路、恒流电路、以及反相器电路。

10.一种能够无线通信的半导体装置，包括：

天线电路；

第一解调信号生成电路，其电连接至所述天线电路；

第二解调信号生成电路，被配置来解调调制系数小于所述第一解调信号生成电路的调制系数的信号；以及

选择电路，其选择在通过所述天线电路接收信号时使用所述第一解调信号生成电路和所述第二解调信号生成电路中的哪一个；

其中，所述第二解调信号生成电路包括比较器，以及

其中，所述比较器和具有电源电势或基准电势的布线通过晶体管连接。

11.如权利要求10所述的能够无线通信的半导体装置，其中所述选择电路包括反相器电路、触发器电路、以及选择器电路。

12.如权利要求10所述的能够无线通信的半导体装置，其中所述第二解调信号生成电路包括：

第一解调电路，其具有与天线电路电连接的一个输入部分；

第二解调电路，其解调极性与所述第一解调电路的电信号相反的电信号，该第二解调电路电连接至所述输入部分；

第一偏置电路，其具有与所述第一解调电路的输出部分电连接的输入部分；以及

第二偏置电路，其具有与所述第二解调电路的输出部分电连接的输入部分；

其中，所述比较器具有第一输入部分和第二输入部分，

其中，所述第一偏置电路的输出部分电连接至所述第一输入部分，以及

其中，所述第二偏置电路的输出部分电连接至所述第二输入部分。

13.如权利要求10所述的能够无线通信的半导体装置，其中所述第二解调信号生成电路包括：

第一解调电路，其具有与天线电路电连接的一个输入部分；

比较器，其具有第一输入部分和第二输入部分；以及

模拟缓冲器电路，其电连接至所述比较器的输出部分，

14.如权利要求10所述的能够无线通信的半导体装置，其中所述比较器是差分电路、差分放大器或运算放大器中任意一种。

15.如权利要求14所述的能够无线通信的半导体装置，其中所述天线是环形形式的或螺旋形式的。

16.如权利要求10所述的能够无线通信的半导体装置，其中所述半导体装置包括能够被无线充电的电池。

17.如权利要求10所述的能够无线通信的半导体装置，其中所述模拟缓冲器电路包括源极跟随器电路、恒流电路、以及反相器电路。

18.一种能够无线通信的半导体装置，包括：

天线电路；

第一解调信号生成电路，其被配置来解调调制系数大于或等于90％且小于或等于100％的信号；

第二解调信号生成电路，其被配置来解调解调调制系数大于或等于10％且小于或等于30％的信号；以及

其中，所述第二解调信号生成电路包括比较器，以及

19.如权利要求18所述的能够无线通信的半导体装置，其中所述选择电路包括反相器电路、触发器电路、以及选择器电路。

20.如权利要求18所述的能够无线通信的半导体装置，其中所述第二解调信号生成电路包括：

第一解调电路，其具有与天线电路电连接的一个输入部分；

其中，所述比较器具有第一输入部分和第二输入部分，

21.如权利要求18所述的能够无线通信的半导体装置，其中所述第二解调信号生成电路包括：

第一解调电路，其具有与天线电路电连接的一个输入部分；

比较器，其具有第一输入部分和第二输入部分；以及

模拟缓冲器电路，其电连接至所述比较器的输出部分，

22.如权利要求18所述的能够无线通信的半导体装置，其中所述比较器是差分电路、差分放大器或运算放大器中任意一种。

23.如权利要求22所述的能够无线通信的半导体装置，其中所述天线是环形形式的或螺旋形式的。

24.如权利要求18所述的能够无线通信的半导体装置，其中所述半导体装置包括能够被无线充电的电池。

25.如权利要求18所述的能够无线通信的半导体装置，其中所述模拟缓冲器电路包括源极跟随器电路、恒流电路、以及反相器电路。