CN101546984A - 振荡器和用以稳定环形振荡器中的振荡的偏置电路及方法 - Google Patents

振荡器和用以稳定环形振荡器中的振荡的偏置电路及方法 Download PDF

Info

Publication number
CN101546984A
CN101546984A CN200910128601A CN200910128601A CN101546984A CN 101546984 A CN101546984 A CN 101546984A CN 200910128601 A CN200910128601 A CN 200910128601A CN 200910128601 A CN200910128601 A CN 200910128601A CN 101546984 A CN101546984 A CN 101546984A
Authority
CN
China
Prior art keywords
replica
bias
voltage
current source
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910128601A
Other languages
English (en)
Other versions
CN101546984B (zh
Inventor
阿南达·S·纳塔拉彦
吉金·贾娜德翰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MegaChips Corp
Original Assignee
Kawasaki Microelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawasaki Microelectronics Inc filed Critical Kawasaki Microelectronics Inc
Publication of CN101546984A publication Critical patent/CN101546984A/zh
Application granted granted Critical
Publication of CN101546984B publication Critical patent/CN101546984B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H03K3/0322—Ring oscillators with differential cells
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00078—Fixed delay
    • H03K2005/00123—Avoiding variations of delay due to integration tolerances
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00078—Fixed delay
    • H03K2005/0013—Avoiding variations of delay due to power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00078—Fixed delay
    • H03K2005/00143—Avoiding variations of delay due to temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00195—Layout of the delay element using FET's
    • H03K2005/00202—Layout of the delay element using FET's using current mirrors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00195—Layout of the delay element using FET's
    • H03K2005/00208—Layout of the delay element using FET's using differential stages

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Amplifiers (AREA)

Abstract

本发明提供了用以稳定环形振荡器中的振荡的偏置电路、振荡器和用以稳定环形振荡器中的振荡的方法。所述环形振荡器包括多个差分延时单元，所述多个差分延时单元中的每个均包括一对输入晶体管、一对压控电阻器和公用电流源。所述偏置电路包括复制品臂和电阻器臂，所述复制品臂包括压控电阻器之一的复制品，并且所述电阻器臂包括固定电阻器。所述偏置电路向所述差分延时单元供给偏置电压，以通过使电压摆幅与延时单元的偏置电流的比率参照所述固定电阻器，从而使所述电压摆幅与偏置电流的比率保持恒定。

Description

振荡器和用以稳定环形振荡器中的振荡的偏置电路及方法
技术领域
本发明涉及使用CMOS工艺的集成电路振荡器。更具体地，本发明涉及用以稳定环形振荡器中的振荡的偏置电路，并且涉及生成与工艺、温度和电源电压变化无关而保持稳定的输出频率的振荡器。本发明还涉及用以稳定环形振荡器中的振荡的方法。
背景技术
在各种应用中，振荡器用于时序控制。通常，在频率精度非常重要的场合使用基于晶体的振荡器。由于器件参数随温度、工艺和电源电压的变化，非晶体振荡器在频率上显示出巨大的变化。在条件不那么严格以至于需要使用基于晶体的振荡器的场合，存在着对具有适当良好水平的频率稳定性的非晶体的、独立振荡器的需求。
发明内容
待解决的问题
例如，K.Sundaresan、P.E.Allen和F.Ayazi的“Process andTemperature Compensation in a 7-MHz CMOS Clock Oscillator(7-MHzCMOS时钟振荡器中的工艺和温度补偿)”，IEEE J.Solid-State Circuits(IEEE固态电路杂志)，2006年2月，41(2)，第433-442页，以及Yang-Shyung Shyu和Jiin-Chuan Wu的“A process and temperaturecompensated ring oscillator(工艺和温度补偿的环形振荡器)”，the FirstIEEE Asia Pacific Conference on ASICs，1999(第一届IEEE亚太地区特殊用途集成电路会议，1999年)(AP-ASIC′99)，第283-286页，使用了带隙基准电路和其他基于BJT的补偿电路来补偿振荡器频率变化。这种基于BJT的补偿电路不仅面积大而且包括复杂的处理步骤，这使得它们在简单CMOS工艺中不可行。在一些情况下也使用基准时钟来稳定输出频率。另外，这些补偿电路需要对各种参数的精确调谐，并且/或者无法保证足够高的频率稳定性。
各个示例性实施例目的是解决上述问题。示例性实施例提供了用于仅使用基本的CMOS工艺而不使用像BJT、电感等的特殊器件的、用以稳定环形振荡器中的振荡，即抑制振荡频率对工艺、温度和电源电压的依赖的偏置电路和方法。示例性实施例还提供了不使用特殊器件的具有稳定振荡的振荡器。
解决问题的手段
为了解决上述问题，各个示例性实施例提供了用以稳定环形振荡器中的振荡的偏置电路，所述环形振荡器包括多个差分延时单元，所述多个差分延时单元具有相应的输入节点对和输出节点对并且串联连接以形成环形。所述差分延时单元中的每一个均包括一对输入晶体管、一对压控电阻器和公用电流源，所述一对输入晶体管具有连接到所述输入节点中的相应节点的栅极、彼此耦合的源极和连接到所述输出节点中的相应节点的漏极，所述一对压控电阻器连接在供电线和所述输出节点中的相应节点之间，所述公用电流源向所述一对输入晶体管供给受第二偏置电压控制的偏置电流。压控电阻器中的每一个均具有取决于第一偏置电压的有效电阻。所述偏置电路包括：复制品臂(replicaarm)，所述复制品臂包括压控电阻器之一的复制品和公用电流源的第一复制品，所述压控电阻器之一的所述复制品连接在供电线和第一控制节点之间，并且所述公用电流源的所述第一复制品向所述压控电阻器之一的所述复制品供给受所述第二偏置电压控制的第一复制品偏置电流；电阻器臂，所述电阻器臂包括固定电阻器和公用电流源的第二复制品，所述固定电阻器连接在所述供电线和第二控制节点之间，并且所述公用电流源的所述第二复制品向所述固定电阻器供给受所述第二偏置电压控制的第二复制品偏置电流；以及控制电路，所述控制电路调节所述第二偏置电压，使得所述第一和所述第二控制节点处的电压是相同的。所述偏置电路向所述各差分延时单元供给来自所述第一和所述第二控制节点之一的所述第一偏置电压和来自所述控制电路的所述第二偏置电压。
根据各个其他实施例，所述第二复制品偏置电流可大于所述第一复制品偏置电流。根据各个另外的实施例，除了所述固定电阻器之外，所述延时单元和所述偏置电路可集成在单个集成电路芯片中，并且所述固定电阻器可提供作为片外电阻器。
为了解决上述问题，各个示例性实施例提供了包括环形振荡器和偏置电路的振荡器。所述环形振荡器包括多个差分延时单元，所述多个差分延时单元具有相应的输入节点对和输出节点对并且串联连接以形成环形。所述差分延时单元的每一个均包括：一对输入晶体管，所述一对晶体管具有连接到所述输入节点中的相应节点的栅极、彼此耦合的源极和连接到所述输出节点中的相应节点的漏极；一对压控电阻器，所述一对压控电阻器连接在供电线和所述输出节点中的相应节点之间；以及公用电流源，所述公用电流源向所述一对输入晶体管供给受第二偏置电压控制的偏置电流。所述压控电阻器中的每一个均具有取决于第一偏置电压的有效电阻。所述偏置电路包括：复制品臂，所述复制品臂包括压控电阻器之一的复制品和公用电流源的第一复制品，所述压控电阻器之一的所述复制品连接在所述供电线和第一控制节点之间，并且所述公用电流源的所述第一复制品向所述压控电阻器之一的所述复制品供给受所述第二偏置电压控制的第一复制品偏置电流；电阻器臂，所述电阻器臂包括固定电阻器和所述公用电流源的第二复制品，所述固定电阻器连接在所述供电线和第二控制节点之间，所述公用电流源的所述第二复制品向所述固定电阻器供给受所述第二偏置电压控制的第二复制品偏置电流；以及控制电路，所述控制电路调节所述第二偏置电压，使得所述第一和所述第二控制节点处的电压是相同的。偏置电路向所述差分延时单元供给来自所述第一和所述第二控制节点之一的所述第一偏置电压和来自所述控制电路的所述第二偏置电压。
为了解决上述问题，各个示例性实施例提供了单芯片振荡器，所述单芯片振荡器包括单个半导体集成电路芯片、集成在所述单个集成电路芯片中的环形振荡器以及集成在所述单个集成电路芯片中的偏置电路。所述偏置电路包括：复制品臂，所述复制品臂包括压控电阻器之一的复制品和公用电流源的第一复制品，所述压控电阻器之一的所述复制品连接在供电线和第一控制节点之间，并且所述公用电流源的所述第一复制品向所述压控电阻器之一的所述复制品供给受第二偏置电压控制的第一复制品偏置电流；电阻器臂，所述电阻器臂包括一对端子和公用电流源的第二复制品，所述一对端子用以将片外固定电阻器连接在所述供电线和第二控制节点之间，并且所述公用电流源的所述第二复制品向所述片外固定电阻器供给受所述第二偏置电压控制的第二复制品偏置电流；以及控制电路，所述控制电路调节所述第二偏置电压，使得所述第一和所述第二控制节点处的电压是相同的。
为了解决上述问题，各个示例性实施例提供了用以稳定环形振荡器中的振荡的方法，所述环形振荡器包括多个差分延时单元，所述多个差分延时单元具有相应的输入节点对和输出节点对并且串联连接以形成环形。所述差分延时单元中的每一个均包括一对输入晶体管、一对压控电阻器和公用电流源，所述一对输入晶体管具有连接到所述输入节点中的相应节点的栅极、彼此耦合的源极和连接到所述输出节点中的相应节点的漏极，所述一对压控电阻器连接在供电线和所述输出节点中的相应节点之间，并且所述公用电流源向所述一对输入晶体管供给受第二偏置电压控制的偏置电流。所述压控电阻器中的每一个均具有取决于第一偏置电压的有效电阻。所述方法包括提供偏置电路，所述偏置电路包括：复制品臂，所述复制品臂包括所述压控电阻器之一的复制品和所述公用电流源的第一复制品，所述压控电阻器之一的所述复制品连接在所述供电线和第一控制节点之间，并且所述公用电流源的所述第一复制品向所述压控电阻器之一的所述复制品供给受所述第二偏置电压控制的第一复制品偏置电流；电阻器臂，所述电阻器臂包括固定电阻器和所述公用电流源的第二复制品，所述固定电阻器连接在所述供电线和第二控制节点之间，并且所述公用电流源的所述第二复制品向所述固定电阻器供给受所述第二偏置电压控制的第二复制品偏置电流。所述方法还包括调节所述第二偏置电压，使得所述第一和所述第二控制节点处的电压是相同的，以及向所述差分延时单元供给来自所述第一和所述第二控制节点之一的所述第一偏置电压和调节后的第二偏置电压。
为了解决上述问题，各个示例性实施例提供了用以稳定环形振荡器中的振荡的方法，所述环形振荡器包括多个差分延时单元，所述多个差分延时单元具有相应的输入节点对和输出节点对并且串联连接以形成环形。所述方法包括提供偏置电路，所述偏置电路包括复制品臂，所述复制品臂包括压控电阻器之一的复制品和公用电流源的第一复制品，所述压控电阻器之一的所述复制品连接在供电线和第一控制节点之间，所述公用电流源的所述第一复制品向所述压控电阻器之一的所述复制品供给受第二偏置电压控制的第一复制品偏置电流。所述方法还包括调节所述第二偏置电压，使得所述压控电阻器之一的所述复制品的有效电阻等于预定值，以及向所述差分延时单元供给来自所述第一控制节点的第一偏置电压和调节后的第二偏置电压。
发明效果
本发明的各个示例性实施例提供了以下效果中的一个或多个：
●振荡器输出频率与工艺、电源电压和温度无关，是高度稳定的。它仅取决于电阻器的变化。
●所述电路可以按比例缩小或放大到适应任何技术。
●所述电路消耗的总布局面积非常小。
●所述结构不需要像BJT、电感等的特殊器件。
附图说明
参考以下附图来描述用以稳定振荡的偏置电路、振荡器和方法的各种示例性细节，其中：
图1示出了示例性环形振荡器的示意性构造；
图2示出了将用在示例性环形振荡器中的示例性延时单元；
图3示出了包括环形振荡器和偏置模块的振荡器的示例性框图；
图4示出了可并入偏置模块中的示例性偏置电路；
图5示出了图4中所示的示例性偏置电路的小信号等效电路；以及
图6示出了另一个示例性偏置电路。
附图标记
10 延时单元
40，46 偏置电路
42 复制品臂
44，48 电阻器臂
100 环形振荡器
200 公用偏置电流源
230，240，410 对称负载
420 电流源
430 片外电阻器
440 镜像电流源
450 运算放大器
480 偏置电流源
具体实施方式
图1示出了基于串联连接以形成环形的差分延时单元的三级环形振荡器100，所述差分延时单元为延时1102、延时2104、延时3106。
在图2中示出了示例性延时单元10。输入NMOS晶体管M210和M220形成差分对。输入晶体管M210和M220具有分别连接到输入节点INp和INn的栅极、彼此耦合的源极和分别连接到输出节点OUTn和OUTp的漏极。用NMOS晶体管M202构造的公用偏置电流源200设置在输入晶体管的源极和GND供电线之间，所述NMOS晶体管M202的栅极被偏置在偏置电压VN。因此，公用偏置电流源200向输入晶体管对M210和M220供给受偏置电压VN控制的偏置电流Ix。当振荡器运行时，偏置电流Ix在每个差分对的两臂之间转移，并且这些电流对输出节点OUTn和OUTp处的负载电容器250和260充电和放电。负载电容器250和260可以是例如连接到接地GND的MOS电容器。
差分对的每个臂均具有连接在VDD供电线和输出节点OUTn或OUTp之间的对称负载230或240。对称负载230和240中的每一个均包括两个晶体管；二极管接法的PMOS晶体管M232与栅极被偏置在偏置电压VP的另一个PMOS晶体管M234并联连接，与单个晶体管相比，它们一起提供了更好的线性度。对称负载230或240的有效电阻(即，所述负载两端的电压降与所述负载中流动的偏置电流的比率)取决于偏置电压VP而变化。因此，对称负载用作具有受偏置电压VP控制的有效电阻的压控电阻器。
例如，在G.Moon、M.E.Zaghloul和R.W.Newcomb的“AnEnhancement-mode MOS Voltage-Controlled Linear Resistor with LargeDynamic Range(具有大动态范围的增强型MOS压控线性电阻器)”，IEEE Trans.Circuits and Systems(IEEE电路与系统学报)，1990年10月，37(10)，第1284-1288页，和John G.Maneatis的“Low-JitterProcess-Independent DLL and PLL Based on Self-Biased Techniques(基于自偏置技术的低抖动、工艺独立的DLL和PLL)”，IEEE J.Solid-StateCircuits(IEEE固态电路杂志)，1996年11月，31(11)，第1723-1732页中提供了对于对称负载的操作的分析。
在图3中示出了基于此方案的完整振荡器的设计。偏置模块400向环形振荡器100供给偏置电压VP和VN。电平移位器和缓冲器300将振荡信号输出到集成于半导体集成电路内的各个模块(未示出)。
现在，参考图1和图2，将说明环形振荡器100的操作。如果每个延时单元10都具有足够的增益，那么电路将因为正反馈而振荡。当向延时单元10的输入节点INp供给具有VDD电平的信号时，对应的输入NMOS晶体管M210完全导通并且经过它吸取所有偏置电流Ix。这导致了其对应的对称负载230两端的电压降VDD-VP，并且输出电压VP从对应的输出节点OUTn输出。换句话说，偏置电压VN和VP设置为使得在所有偏置电流Ix流经对称负载之一时产生电压降VDD-VP。
类似地，当向输入节点INp供给具有VP电平的信号时，那么输入NMOS晶体管M210截止(弱导通)并且所有偏置电流Ix流经另一臂。这导致了从输出节点OUTn的VDD输出。因此，每个延时单元10的输出节点OUTp和OUTn在VDD和VP之间摆动。
每个单元的延时均是输出电压摆幅、偏置电流、输入晶体管跨导以及输出节点处的电容性和电阻性负载的函数。因此，振荡频率是的电压摆幅、电容性负载、电阻性负载、偏置电流和输入晶体管跨导的复杂函数。然而，为了良好的近似，所述振荡频率通过以下等式给出。
Fosc = Ix 2 N · ( VDD - VP ) · Cp - - - ( 1 )
其中，
Ix是每级中的偏置电流
N是级数
Cp是每个输出节点处的电容。
所述频率是级数、电压摆幅、偏置电流和每个延时单元的负载电容的函数。在上述参数中，电压摆幅、偏置电流将随着工艺、温度和电源电压变化而变化。然而，等式(1)表明，所述振荡器100的输出频率可通过设置偏置电流Ix和电压摆幅VDD-VP来控制。
根据本发明的各个示例性实施例，使用在向延时单元10供给偏置电压VP和VN的偏置模块400中提供的偏置电路，电压摆幅与偏置电流的比率能够保持恒定。图4示出了偏置电路的示例性实施例。所述示例性偏置电路40包括复制品臂42和电阻器臂44。
复制品臂42在左侧示出并且包括连接在VDD供电线和节点C1(第一控制节点)之间的对称负载410和向所述对称负载410供给偏置电流Irep的电流源420。所述臂可以是延时单元10的一个臂的准确复制品。即，复制品臂42的电流源420可以用具有与延时单元10中的晶体管M202的规格相同的NMOS晶体管构造。而且，复制品臂42的对称负载410可以用具有与构成延时单元10的对称负载230和240的晶体管的规格相同的两个PMOS晶体管M412和M414构造。在这种情况下，因为向复制品臂42的电流源晶体管和延时单元10的电流源晶体管供给相同的偏置电压VN，所以复制品臂的偏置电流Irep等于延时单元10的偏置电流Ix。
复制品臂42可以用不同的晶体管规格制造，但偏置电流Irep需要按比例改变。例如，如果使用延时单元中晶体管的一半规格的复制品晶体管，那么偏置电流也减小一半。因为向复制品臂42的电流源晶体管和延时单元10的电流源晶体管供给相同的偏置电压VN，所以偏置电流能够依电流源晶体管的规格的比率成比例地增大或减小。
如上所述，当所有偏置电流在延时单元10的臂中流动时，在所述臂中对称负载两端产生电压降VDD-VP。因此，复制品臂42在节点C1处生成偏置电压VP，对称负载410的端子之一连接到所述节点C1。具体地，在图4中所示的示例性实施例中，其栅极用偏置电压VP偏置的晶体管M414的漏极连接到生成偏置电压VP的节点C1。
另一方面，电阻器臂44包括连接在VDD供电线和节点C2(第二控制节点)之间的片外电阻器430(或外部电阻器REXT)和镜像电流源440。所述镜像电流源440将在复制品臂中流动的电流Irep镜像为在电阻器臂44中流动的电流Ires。因此，电阻器臂中的电流Ires等于复制品臂中的电流Irep或与其成比例，并且也等于延时单元中的电流IX或与其成比例。
根据本发明的各个示例性实施例，图4的偏置电路向图2的延时单元10中的偏置电流晶体管M202提供偏置电压VN，并向对称负载230和240提供偏置电压VP，使得输出电压摆幅与偏置电流的比率保持恒定。通过使电压摆幅与偏置电流的比率参照片外电阻器430，此电路实现了上述目标。通过在反馈中使用包括运算放大器450的控制电路，强制片外电阻器430两端的电压降和对称负载410的复制品两端的电压降相等。
具体地，在示例性偏置电路40中，运算放大器450调节偏置电压VN，使得复制品臂42中的第一控制节点C1处和电阻器臂44中的第二控制节点C2处的电压是相同的。换句话说，运算放大器450调节偏置电压VN，使得对称负载410的有效电阻(即，所述负载两端的电压降与所述负载中流动的偏置电流的比率)等于预定值，所述预定值等于片外电阻器430的值或与其成比例。
如上所述，所述偏置电路保持用于对称负载的VDD-VP与偏置电流的比率等于外部电阻器的值或与其成比例。现在，偏置电流和电压摆幅通过以下等式相关联。
Ires = VDD - VP R EXT = k · Ix - - - ( 2 )
电阻器臂44中的镜像电流源440中的晶体管的规格与延时单元10中的偏置电流源晶体管M202的规格的比率决定了常数k。
图4中所示的示例性偏置电路还包含两个晶体管460和470，它们是每个延时单元10的输入晶体管M210和M220的复制品。它们的栅极连接到VDD。当延时单元的臂之一承载从电流源晶体管M202供给的所有偏置电流时，电流源420和440中的晶体管的漏极电压被设置为与延时单元中的电流源晶体管M202的漏极电压相同的值。这保证了偏置电路中的臂对延时单元臂的复制是非常良好的，并且延时单元10中的偏置电流和偏置电路40中的偏置电流现在完全匹配。
根据等式(1)和(2)，振荡器的振荡频率通过下式给出：
Fosc = Ix 2 N · ( VDD - Vp ) · Cp = 1 2 N · k · R EXT · Cp - - - ( 3 )
根据本发明的各个示例性实施例，振荡的频率现在仅取决于外部电阻器430和延时单元10的输出节点处的负载电容的值。如果我们假设外部电阻器是理想的，那么振荡频率仅是负载电容的函数。
使用0.13μm的CMOS1.2V工艺为400MHz输出频率如此设计的、具有值约为200fF的NMOS负载电容器250和260的具体示例性振荡器在频率方面是非常稳定的。仿真显示：在±10％的供电电压变化和-40。C至125℃的温度变化内，输出频率仅有±2％的变化，其中包括±1％的片外电阻器的值的变化。所述振荡器占据了约100×50μm的非常小的面积并消耗2mA的最大电流。这种结构与工艺技术和输出频率无关，并且不需要像BJT、电感等的任何特殊器件。
当负载电容器250和260的值相对小时，如上述具体示例性实施例中的情况，输出频率也是每个延时单元的输出节点处的寄生电容的函数。如果电容器的值与输出节点处的寄生电容的值相比非常大，那么寄生电容变化对频率的影响将可以忽略。当所需的振荡频率不是非常高或如果对由所述振荡器消耗的总电流的限制不是很严格，这是可行的。因为MIM(金属-绝缘体-金属)电容器的变化跨越工艺、温度和电源电压变化是很小的，所以通过使用MIM电容器，输出频率变得更加稳定。
上述示例性实施例利用片外电阻器，这在最小化频率变化上是有利的。为了保证通过偏置电路40中的臂对延时单元臂的良好复制，偏置电路40中的其他器件可以集成在集成有包括延时单元10的环形振荡器100的单个集成电路芯片中。由此，实现了包括环形振荡器和偏置电路的单芯片集成电路，其具有一对端子(电阻器端子)以连接片外电阻器。
所述外部电阻器可以用诸如多晶硅电阻器的内部电阻器代替并且能够在内部连接到电阻器端子。由此，实现了不需要片外器件的、包括环形振荡器和偏置电路的单芯片集成电路。具有内部电阻器的振荡器的输出频率的变化将跟随电阻器的变化。
图4的偏置电路40包括两个环，其一是形成在运算放大器450的正输入经过VN并返回到正输入的负反馈环，另一个是形成在运算放大器450的负输入经过VN并返回到负输入的正反馈环。在图5中示出了用于所述偏置电路的小信号等效电路。所述电路设计为使得沿着负反馈环的增益较高，因此给予所述组合环净负反馈。为了给负反馈环在所有频率上实现较高的增益直到总增益降到零，外部电阻器处的极点必须移位得远离所述正环。即，所述正环的滚降(roll off)应所述比所述负环的滚降发生得更早。
当外部电阻器连接在第二控制节点C2处时，所述节点处的寄生电容可能有30pF大。所述大电容与外部电阻器一起引起负反馈环中的低频率极点。负反馈环增益在所述极点后开始下降。这导致带有大于1(unity)的增益的净正反馈。可通过将负反馈环中的极点移动到更高频率或通过在组合环中引入总的主导极点来补偿所述影响。减小REXT值并按比例增大经过臂的电流可实现前者。为了这种设计，例如，REXT可减小为对称负载的有效电阻的10分之一并且所述电流可增大到10倍。图4中示出了后一种方法，其中，值等于例如15pF的电容器Cc引入了所需的主导极点。
值为例如15pF的电源耦合电容器可引入在VDD供电线和用于向延时单元供给偏置电压VP的偏置线之间。这种耦合电容器有助于将电源电压变化耦合到偏置线，并因此能够减小或防止电压摆幅的改变。
图4中所示的示例性偏置电路40从复制品臂42中的控制节点C1供给偏置电压VP。因为运算放大器450控制使得复制品臂42中的控制节点C1处的电压和电阻器臂44中的控制节点C2处的电压是相同的，也能够从所述电阻器臂中的控制节点C2供给偏置电压VP。在这种情况下，复制品臂42中的晶体管M414的栅极也被供给来自电阻器臂44中的控制节点C2的偏置电压VP。另外，运算放大器450的输入端子的连接是颠倒的，即，正输入端子连接到C1，负输入端子连接到C2。
根据本发明的各个示例性实施例，通过使用级联结构或通过使用具有明显大的长度的晶体管，能够使延时单元中的电流源具有更高的输出阻抗。因为偏置电流的变化将更低，这增加了用于振荡频率的近似表达式的有效性。可以使用为了包括级联电流源的复制品而对偏置电路所做的修改。
图6示出了可以被包括在偏置模块400中的偏置电路的另一个示例性实施例。不同于图4中所示的偏置电路40，图6中所示的偏置电路46的电阻器臂48包括开关SW1和SW2以调节所述电阻器臂中的偏置电流。此特征可用于流片(silicon)后(在硅衬底上制造所述振荡器之后)的频率调谐。
具体地，偏置电路46的电阻器臂48包括用三个电流源晶体管M482、M484和M486构造的偏置电流源480。晶体管M484的规格与复制品臂42的电流源420中的电流源晶体管M422的规格相同。晶体管M482和M486的规格分别为电流源420中的晶体管M422的规格的9倍和2倍。晶体管M482的栅极总被供给有偏置电压VN。在缺省情况下，用以向晶体管M484的栅极供给偏置电压VN的SW1是导通的，而用以向晶体管M486的栅极供给偏置电压VN的SW2是断开的。因此，使得经过电阻器臂48的电流的缺省值为复制品臂42的电流的缺省值的10倍，以使偏置环稳定。如果我们断开SW1，那么电阻器臂48中的电流减小10％并且输出频率增加11％。如果我们导通SW2，那么所述频率减小17％。
在表1中说明了图6中所示的偏置电路46中的流片后频率调谐的这种特征。
 
SW2 SW1 输出频率
0 0 缺省值+11％
0 1 缺省值
1 0 缺省值-9％
1 1 缺省值-17％
表1
如上所述，本发明的各个示例性实施例提供了以下优点中的一个或多个：
●振荡器输出频率与工艺、电源电压和温度无关，是高度稳定的。它仅取决于电阻器的变化。
●所述电路可以按比例缩小或增大到适应任何技术。
●所述电路消耗的总布局面积非常小。
●所述结构不需要像BJT、电感等的特殊器件。
图3中所示的示例性延时单元采用对称负载230和240作为压控电阻器，所述对称负载230和240的每个均包括两个晶体管，二极管接法的PMOS晶体管与栅极被偏置在偏置电压VP的另一个PMOS晶体管并联连接。可以采用各种其他类型的压控电阻器。例如，所述二极管接法的PMOS晶体管可以用例如美国专利No.5767748的图1B中所示的二极管接法的NMOS晶体管代替。当PMOS晶体管用作输入晶体管时，连接在GND供电线和输出节点之间的对称负载可以用诸如美国专利No.5767748的图3B中所示的二极管接法的NMOS晶体管和栅极供给有偏置电压的另一个NMOS晶体管构造。在这种情况下，所述二极管接法的NMOS晶体管可以用二极管接法的PMOS晶体管代替。二极管接法的MOS晶体管可以用例如美国专利No.5359301的图1中所示的电阻器器件代替。另一方面，栅极被偏置在偏置电压的另外的MOS晶体管可以例如美国专利No.5847616的图3中所示的、与二极管接法的MOS晶体管串联地加入。此外，尽管为了提供更好的线性度优选地用二极管接法的MOS晶体管和栅极被偏置在偏置电压的另一个MOS晶体管来构造压控电阻器，但在一些应用中，也能够用栅极被偏置在偏置电压的单个晶体管来构造压控电阻器。

Claims (18)

1.一种用以稳定环形振荡器中的振荡的偏置电路，所述环形振荡器包括多个差分延时单元，所述多个差分延时单元具有相应的输入节点对和输出节点对并且串联连接以形成环形，所述差分延时单元中的每一个均包括一对输入晶体管、一对压控电阻器和公用电流源，所述一对输入晶体管具有连接到所述输入节点中的相应节点的栅极、彼此耦合的源极和连接到所述输出节点中的相应节点的漏极，所述一对压控电阻器连接在供电线和所述输出节点中的相应节点之间，所述压控电阻器中的每一个均具有取决于第一偏置电压的有效电阻，所述公用电流源向所述一对输入晶体管供给受第二偏置电压控制的偏置电流，所述偏置电路包括：
复制品臂，包括所述压控电阻器之一的复制品和所述公用电流源的第一复制品，所述压控电阻器之一的所述复制品连接在所述供电线和第一控制节点之间，并且所述公用电流源的所述第一复制品向所述压控电阻器之一的所述复制品供给受所述第二偏置电压控制的第一复制品偏置电流；
电阻器臂，包括固定电阻器和所述公用电流源的第二复制品，所述固定电阻器连接在所述供电线和第二控制节点之间，并且所述公用电流源的所述第二复制品向所述固定电阻器供给受所述第二偏置电压控制的第二复制品偏置电流；以及
控制电路，调节所述第二偏置电压，使得所述第一和所述第二控制节点处的电压是相同的，
其中所述偏置电路向所述各差分延时单元供给来自所述第一和所述第二控制节点之一的所述第一偏置电压和来自所述控制电路的所述第二偏置电压。
2.根据权利要求1所述的偏置电路，其中所述第二复制品偏置电流大于所述第一复制品偏置电流。
3.根据权利要求1或2所述的偏置电路，其中：
所述复制品臂还包括所述输入晶体管之一的第一复制品，通过所述输入晶体管之一的所述第一复制品，所述公用电流源的所述第一复制品向所述压控电阻器之一的所述复制品供给所述第一复制品偏置电流；并且
所述电阻器臂还包括所述输入晶体管之一的第二复制品，通过所述输入晶体管之一的所述第二复制品，所述公用电流源的所述第二复制品向所述固定电阻器供给所述第二复制品偏置电流。
4.根据权利要求1或2所述的偏置电路，其中所述公用电流源的所述第二复制品包括开关，所述开关用以改变所述第二复制品偏置电流和所述差分延时单元的所述偏置电流之间的比率。
5.根据权利要求1或2所述的偏置电路，其中除了所述固定电阻器之外，所述延时单元和所述偏置电路集成在单个集成电路芯片中，并且所述固定电阻器提供作为片外电阻器。
6.一种振荡器，包括：
环形振荡器，包括多个差分延时单元，所述多个差分延时单元具有相应的输入节点对和输出节点对并且串联连接以形成环形，所述差分延时单元中的每一个均包括：
一对输入晶体管，具有连接到所述输入节点中的相应节点的栅极、彼此耦合的源极和连接到所述输出节点中的相应节点的漏极；
一对压控电阻器，连接在供电线和所述输出节点中的相应节点之间，所述压控电阻器中的每一个均具有取决于第一偏置电压的有效电阻；以及
公用电流源，向所述一对输入晶体管供给受第二偏置电压控制的偏置电流；以及
偏置电路，包括：
复制品臂，包括所述压控电阻器之一的复制品和所述公用电流源的第一复制品，所述压控电阻器之一的所述复制品连接在所述供电线和第一控制节点之间，并且所述公用电流源的所述第一复制品向所述压控电阻器之一的所述复制品供给受所述第二偏置电压控制的第一复制品偏置电流；
电阻器臂，包括固定电阻器和所述公用电流源的第二复制品，所述固定电阻器连接在所述供电线和第二控制节点之间，并且所述公用电流源的所述第二复制品向所述固定电阻器供给受所述第二偏置电压控制的第二复制品偏置电流；以及
控制电路，调节所述第二偏置电压，使得所述第一和所述第二控制节点处的电压是相同的，
其中所述偏置电路向所述各差分延时单元供给来自所述第一和所述第二控制节点之一的所述第一偏置电压和来自所述控制电路的所述第二偏置电压。
7.根据权利要求6所述的振荡器，其中所述第二复制品偏置电流大于所述第一复制品偏置电流。
8.根据权利要求6或7所述的振荡器，其中所述公用电流源的第二复制品包括开关，所述开关用以改变所述第二复制品偏置电流和所述差分延时单元的所述偏置电流之间的比率。
9.根据权利要求6或7所述的振荡器，其中除了所述固定电阻器之外，所述延时单元和所述偏置电路集成在单个集成电路芯片中，并且所述固定电阻器提供作为片外电阻器。
10.一种单芯片振荡器，包括：
单个半导体集成电路芯片；
集成在所述单个集成电路芯片中的环形振荡器，所述环形振荡器包括多个差分延时单元，所述多个差分延时单元具有相应的输入节点对和输出节点对并且串联连接以形成环形，所述差分延时单元中的每一个均包括：
一对输入晶体管，具有连接到所述输入节点中的相应节点的栅极、彼此耦合的源极和连接到所述输出节点中的相应节点的漏极；
一对压控电阻器，连接在供电线和所述输出节点中的相应节点之间，所述压控电阻器中的每一个均具有取决于第一偏置电压的有效电阻；以及
公用电流源，向所述一对输入晶体管供给受第二偏置电压控制的偏置电流；以及
集成在所述单个集成电路芯片中的偏置电路，所述偏置电路包括：
复制品臂，包括所述压控电阻器之一的复制品和所述公用电流源的第一复制品，所述压控电阻器之一的所述复制品连接在所述供电线和第一控制节点之间，并且所述公用电流源的所述第一复制品向所述压控电阻器之一的所述复制品供给受所述第二偏置电压控制的第一复制品偏置电流；
电阻器臂，包括一对端子和所述公用电流源的第二复制品，所述一对端子用以将片外固定电阻器连接在所述供电线和第二控制节点之间，并且所述公用电流源的所述第二复制品向所述片外固定电阻器供给受所述第二偏置电压控制的第二复制品偏置电流；以及
控制电路，调节所述第二偏置电压，使得所述第一和所述第二控制节点处的电压是相同的，
其中所述偏置电路向所述各差分延时单元供给来自所述第一和所述第二控制节点之一的所述第一偏置电压和来自所述控制电路的所述第二偏置电压。
11.根据权利要求10所述的单芯片振荡器，其中所述第二复制品偏置电流大于所述第一复制品偏置电流。
12.一种用以稳定环形振荡器中的振荡的方法，所述环形振荡器包括多个差分延时单元，所述多个差分延时单元具有相应的输入节点对和输出节点对并且串联连接以形成环形，所述差分延时单元中的每一个均包括一对输入晶体管、一对压控电阻器和公用电流源，所述一对输入晶体管具有连接到所述输入节点中的相应节点的栅极、彼此耦合的源极和连接到所述输出节点中的相应节点的漏极，所述一对压控电阻器连接在供电线和所述输出节点中的相应节点之间，所述压控电阻器中的每一个均具有取决于第一偏置电压的有效电阻，并且所述公用电流源向所述一对输入晶体管供给受第二偏置电压控制的偏置电流，所述方法包括：
提供偏置电路，所述偏置电路包括：
复制品臂，包括所述压控电阻器之一的复制品和所述公用电流源的第一复制品，所述压控电阻器之一的所述复制品连接在所述供电线和第一控制节点之间，并且所述公用电流源的所述第一复制品向所述压控电阻器之一的所述复制品供给受所述第二偏置电压控制的第一复制品偏置电流；
电阻器臂，包括固定电阻器和所述公用电流源的第二复制品，所述固定电阻器连接在所述供电线和第二控制节点之间，并且所述公用电流源的所述第二复制品向所述固定电阻器供给受所述第二偏置电压控制的第二复制品偏置电流；
调节所述第二偏置电压，使得所述第一和所述第二控制节点处的电压是相同的；以及
向所述各差分延时单元供给来自所述第一和所述第二控制节点之一的所述第一偏置电压和调节后的第二偏置电压。
13.根据权利要求12所述的方法，其中执行所述提供偏置电路的步骤，使得所述第二复制品偏置电流大于所述第一复制品偏置电流。
14.根据权利要求12或13所述的方法，其中执行所述提供偏置电路的步骤，使得所述公用电流源的所述第二复制品包括开关，所述开关用以改变所述第二复制品偏置电流和所述差分延时单元的所述偏置电流之间的比率。
15.根据权利要求12或13所述的方法，其中执行所述提供偏置电路的步骤，使得除了所述固定电阻器之外，所述延时单元和所述偏置电路集成在单个集成电路芯片中，并且所述固定电阻器提供作为片外电阻器。
16.一种用以稳定环形振荡器中的振荡的方法，所述环形振荡器包括多个差分延时单元，所述多个差分延时单元具有相应的输入节点对和输出节点对并且串联连接以形成环形，所述差分延时单元中的每一个均包括一对输入晶体管、一对压控电阻器和公用电流源，所述一对输入晶体管具有连接到所述输入节点中的相应节点的栅极、彼此耦合的源极和连接到所述输出节点中的相应节点的漏极，所述一对压控电阻器连接在供电线和所述输出节点中的相应节点之间，所述压控电阻器中的每一个均具有取决于第一偏置电压的有效电阻，并且所述公用电流源向所述一对输入晶体管供给受第二偏置电压控制的偏置电流，所述方法包括：
提供偏置电路，所述偏置电路包括复制品臂，所述复制品臂包括所述压控电阻器之一的复制品和所述公用电流源的第一复制品，所述压控电阻器之一的所述复制品连接在所述供电线和第一控制节点之间，并且所述公用电流源的所述第一复制品向所述压控电阻器之一的所述复制品供给受所述第二偏置电压控制的第一复制品偏置电流；
调节所述第二偏置电压，使得所述压控电阻器之一的所述复制品的有效电阻等于预定值；以及
向所述各差分延时单元供给来自所述第一控制节点的所述第一偏置电压和调节后的第二偏置电压。
17.根据权利要求16所述的方法，其中：
执行所述提供偏置电路的步骤，使得所述偏置电路还包括电阻器臂，所述电阻器臂包括固定电阻器和所述公用电流源的第二复制品，所述固定电阻器连接在所述供电线和第二控制节点之间，并且所述公用电流源的所述第二复制品向所述固定电阻器供给受所述第二偏置电压控制的第二复制品偏置电流；并且
执行所述调节所述第二偏置电压的步骤，使得所述第一和所述第二控制节点处的电压是相同的。
18.根据权利要求16或17所述的方法，其中执行所述提供偏置电路的步骤，使得除了所述固定电阻器之外，所述延时单元和所述偏置电路集成在单个集成电路芯片中，并且所述固定电阻器提供作为片外电阻器。
CN200910128601.XA 2008-03-12 2009-03-12 振荡器和用以稳定环形振荡器中的振荡的偏置电路及方法 Active CN101546984B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/073,958 US7586380B1 (en) 2008-03-12 2008-03-12 Bias circuit to stabilize oscillation in ring oscillator, oscillator, and method to stabilize oscillation in ring oscillator
US12/073,958 2008-03-12

Publications (2)

Publication Number Publication Date
CN101546984A true CN101546984A (zh) 2009-09-30
CN101546984B CN101546984B (zh) 2013-07-17

Family

ID=41037003

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910128601.XA Active CN101546984B (zh) 2008-03-12 2009-03-12 振荡器和用以稳定环形振荡器中的振荡的偏置电路及方法

Country Status (3)

Country Link
US (1) US7586380B1 (zh)
JP (1) JP5666098B2 (zh)
CN (1) CN101546984B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102868364A (zh) * 2011-11-04 2013-01-09 矽创电子股份有限公司 振荡装置
CN105162461A (zh) * 2013-12-17 2015-12-16 英特尔公司 用于在环形振荡器中减小周期性抖动的装置
CN114830534A (zh) * 2019-12-20 2022-07-29 高通股份有限公司 使用cmos电路生成精确且pvt稳定的时间延迟或频率的方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5225013B2 (ja) * 2008-10-15 2013-07-03 株式会社東芝 電位検知回路及びｂｇｒ電位検知回路
KR101585231B1 (ko) * 2009-01-06 2016-01-14 삼성전자주식회사 전원 전압 및 온도 변화에 상관없이 일정한 오실레이션신호를 공급할 수 있는 오실레이터, 및 상기 오실레이터를 포함하는 신호처리장치
CN102811055A (zh) * 2012-08-24 2012-12-05 中国电子科技集团公司第二十四研究所 恒定振幅压控环形振荡器的偏置电路
US9098403B2 (en) 2012-11-09 2015-08-04 Sandisk Technologies Inc. NAND flash based content addressable memory
US8912854B2 (en) 2013-01-04 2014-12-16 International Business Machines Corporation Structure for an inductor-capacitor voltage-controlled oscillator
US9075424B2 (en) * 2013-03-06 2015-07-07 Sandisk Technologies Inc. Compensation scheme to improve the stability of the operational amplifiers
CN104967446B (zh) * 2015-06-29 2018-04-27 中国科学院微电子研究所 一种环形振荡器
US10305454B2 (en) 2016-03-30 2019-05-28 Megachips Corporation High stable oscillator for various operating mode
US11476674B2 (en) * 2018-09-18 2022-10-18 Sentient Technology Holdings, LLC Systems and methods to maximize power from multiple power line energy harvesting devices
TWI780908B (zh) * 2021-09-14 2022-10-11 大陸商北京歐錸德微電子技術有限公司 環形振盪器電路及資訊處理裝置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8701316A (nl) * 1987-06-05 1989-01-02 Philips Nv Oscillatorschakeling, omvattende een oscillator met een cmos-poort.
US5264785A (en) * 1992-02-04 1993-11-23 Intel Corporation Voltage-controlled resistance element with superior dynamic range
US5412349A (en) * 1992-03-31 1995-05-02 Intel Corporation PLL clock generator integrated with microprocessor
JPH05327425A (ja) 1992-05-15 1993-12-10 Nec Corp 発振回路
US5359301A (en) * 1993-03-26 1994-10-25 National Semiconductor Corporation Process-, temperature-, and voltage-compensation for ECL delay cells
US5440277A (en) * 1994-09-02 1995-08-08 International Business Machines Corporation VCO bias circuit with low supply and temperature sensitivity
JP3260615B2 (ja) * 1996-02-08 2002-02-25 株式会社東芝 電圧制御発振器
JPH1098356A (ja) * 1996-07-15 1998-04-14 Mitsubishi Electric Corp 電圧制御発振器
US5847616A (en) * 1996-12-12 1998-12-08 Tritech Microelectronics International, Ltd. Embedded voltage controlled oscillator with minimum sensitivity to process and supply
US5748048A (en) * 1996-12-12 1998-05-05 Cypress Semiconductor Corporation Voltage controlled oscillator (VCO) frequency gain compensation circuit
JPH1195859A (ja) * 1997-09-24 1999-04-09 Mitsubishi Electric Corp 集積回路内蔵発振回路
JP2000244285A (ja) * 1999-02-23 2000-09-08 Mitsubishi Electric Corp 電圧制御型発振器
US6271711B1 (en) * 1999-09-01 2001-08-07 Lsi Logic Corporation Supply independent biasing scheme
JP2001094418A (ja) * 1999-09-21 2001-04-06 Toshiba Corp 電圧制御発振器
JP3586172B2 (ja) * 2000-05-18 2004-11-10 株式会社東芝 半導体集積回路およびフェーズ・ロックド・ループ回路
JP4025043B2 (ja) * 2001-09-26 2007-12-19 株式会社東芝 半導体集積回路
US6954110B2 (en) * 2003-08-27 2005-10-11 Intel Corporation Replica cell for ring oscillator
TWI303928B (en) * 2005-11-09 2008-12-01 Via Tech Inc Voltage-controlled oscillator and related method and technique

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102868364A (zh) * 2011-11-04 2013-01-09 矽创电子股份有限公司 振荡装置
CN102868364B (zh) * 2011-11-04 2015-10-21 矽创电子股份有限公司 振荡装置
CN105162461A (zh) * 2013-12-17 2015-12-16 英特尔公司 用于在环形振荡器中减小周期性抖动的装置
CN105162461B (zh) * 2013-12-17 2018-07-10 英特尔公司 用于在环形振荡器中减小周期性抖动的装置
CN114830534A (zh) * 2019-12-20 2022-07-29 高通股份有限公司 使用cmos电路生成精确且pvt稳定的时间延迟或频率的方法

Also Published As

Publication number Publication date
CN101546984B (zh) 2013-07-17
JP5666098B2 (ja) 2015-02-12
US20090231048A1 (en) 2009-09-17
US7586380B1 (en) 2009-09-08
JP2009219118A (ja) 2009-09-24

Similar Documents

Publication Publication Date Title
US7586380B1 (en) Bias circuit to stabilize oscillation in ring oscillator, oscillator, and method to stabilize oscillation in ring oscillator
CN100380266C (zh) 用于保持跨导除以负载电容为常量的偏置电路
US7400183B1 (en) Voltage controlled oscillator delay cell and method
TWI426701B (zh) 電感與電容為基礎的時脈產生器及時序／頻率參考器
US9553548B2 (en) Low drop out voltage regulator and method therefor
EP1048108A1 (en) A variable delay cell with a self-biasing load
US20050264336A1 (en) Differential type delay cells and methods of operating the same
EP1065580B1 (en) Voltage regulating circuit for a capacitive load
KR20050072547A (ko) 오토 튜닝 기능을 갖는 전압-전류 변환회로를 구비한전류원 회로
US9543972B2 (en) Stability controlled high frequency chopper-based oscillator
WO2008067504A2 (en) Voltage controlled oscillator
CN103207636A (zh) 一种用于提供低噪声带隙基准电压源的电路
CN104113330A (zh) 用于产生输出偏压电流的偏压电路
US9401679B1 (en) Apparatus and method for improving power supply rejection ratio
CN102571018A (zh) 一种片上滤波器的自动频率调谐电路
CN100559699C (zh) 电流控制的振荡器
US7928810B2 (en) Oscillator arrangement and method for operating an oscillating crystal
EP1629594A1 (en) Improvements in or relating to transconductor circuits
Ashenafi et al. Implementation of active floating inductor based on second generation current conveyor for on chip voltage regulator
CN118041246B (zh) 一种低压可修调高精度振荡器
CN111245432B (zh) 环形振荡器
CN116404984A (zh) 振荡电路
Yang et al. The design of a crystal-off oscillator with robust on-chip PVT compensation
CN118041238A (zh) 振荡器、用于调谐振荡器的方法以及温度补偿电路
CN116155204A (zh) 一种应用于温度传感器的低功耗rc振荡器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: MEGA CHIPS CORP.

Free format text: FORMER OWNER: KAWASAKI MICROELECTRONICS INC.

Effective date: 20130609

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20130609

Address after: Osaka

Applicant after: Mega Chips Corp.

Address before: Chiba, Japan

Applicant before: Kawasaki Microelectronics Inc.

C14 Grant of patent or utility model
GR01 Patent grant