CN102868364A - 振荡装置 - Google Patents

Abstract

本发明提出一种振荡装置，其藉由一驱动模块用以产生一第一驱动电压与一第二驱动电压；以及一振荡模块耦接驱动模块，并具有一第一对称性负载电路、一第二对称性负载电路与一偏压电路，第一对称性负载电路与第二对称性负载依据第一驱动电压产生一偏压，偏压电路依据第二驱动电压产生一偏压电流，振荡模块依据第一驱动电压与偏压电流产生一振荡信号，其中该偏压电流与该偏压成一比例。如此，本发明藉由驱动模块所产生第二驱动电压使偏压电流与振荡模块的偏压成比例，而能够简单的对温度与制程进行补偿，而可使用少数的校正位对频率进行微调。

Description

振荡装置

技术领域

本发明涉及一种本发明系有关于一种振荡装置，尤其涉及一种具有制程补偿与温度补偿的振荡装置。

背景技术

振荡器所输出的频率在数字电路里扮演着极重要的角色。而各个系统对于频率的要求不同，若是需要极稳定且精准的频率，通常会使用石英振荡器来当做参考频率的参考来源。因为石英振荡器的频率误差极小，且温度对于其振荡频率的影响也非常小。然而，使用石英振荡器会增加整个系统的成本。若能够在芯片内部，实现一个够精准的振荡器(可校正到一定的精准度)，且其振荡频率对温度的漂移够小，则可取代石英振荡器，除了可减少石英振荡器的成本的外，还可以缩小电路板的大小，使产品能够做的更小。对于需要频率极精确的高阶产品来说，可能还是需要石英振荡器的精准度，但对于频率质量要求相较的下没那么高的低价产品，精准的内建振荡器就成为了不错的选择。

一般具有对温度与制程补偿的振荡器会有可对温度与制程变异补偿的电路，如图1所述，其为习知技术的制程与温度补偿的电路的电路图。其电路会随着制程与温度的飘移而提供适当的驱动电压V_CTRL至后续的偏压电路，偏压电路会依据驱动电压V_CTRL而产生一第一驱动信号V_BP与一第二驱动信号V_BN至振荡电路，让振荡电路在制程与温度的飘移下，可以得到适当的偏压点，并振荡出固定的频率。在振荡电路方面，需使用3级或以上的延迟缓冲器(Delay Buffer)串接来实现，如图2所示，系为习知技术的延迟缓冲器的电路图。习知技术的延迟缓冲器(Delay Buffer)包含一电流源10’一第一晶体管20’、一第一对称性负载电路30’、一第二晶体管40’、一第二对称性负载电路50’。电流源10’依据第二控制信号V_BN而产生一偏压电流I_D，第一晶体管20’耦接电流源10’，并接收第一信号V+，第一对称性负载30’耦接第一晶体管20’，并接收一电源V_DD，第二晶体管40’耦接电流源10’，并接收一第二信号V-，第二对称性负载50’耦接第二晶体管40’，并接收电源V_DD。其中第一对称性负载30’包含一第三晶体管32’与一第四晶体管34’，而第二对称性负载50’包含一第五晶体管52’与一第六晶体管54’。第一对称性负载30’与第二对称性负载50’中的等效电阻(第三晶体管32’、第四晶体管34’、第五晶体管52’与第六晶体管54’)约为

R_EQ＝(V_DD-V_BP)/I_D……………(1)

其中，第一控制信号V_BP会等于温度与制程变异驱动电路所输出的驱动电压V_CTRL，因此，可以将上述公式(1)改写为

R_EQ＝(V_DD-V_CTRL)/I_D……………(2)

其中，偏压电流I_D为偏压电路依据驱动电压V_CTRL所产生的第二控制信号V_BN所决定，其偏压电流I_D的数值约为

$I_D\≅K_{{54}^{\′}}^{\′}\×(W_{{54}^{\′}}/L_{{54}^{\′}})\×{(V_{\mathrm{DD}}-|T_{{T54}^{\′}}|-V_{\mathrm{CTRL}})}^2---\left(3\right)$

再者，延迟缓冲器的延迟时间(Delay time)为

T_D＝R_EQ×C_O＝C_O×(V_DD-V_CTRL)/I_D……………(4)

其中，C₀为延迟缓冲器中寄生电容的总和，若在振荡装置中有N级的延迟缓冲器，则振荡频率为

f＝1/(N×T_D)＝I_D/[N×C_O×(V_DD-V_CTRL)]

＝[K′_54′×(W_54′/L_54′)×(V_DD-|V_T54′|-V_CTRL)²]/[N×C_O×(V_DD-V_CTRL)]…(5)

若要使振荡频率f不随制程与温度飘移而改变，则驱动电压V_CTRL必须满足下列条件

$V_{\mathrm{CTRL}}=V_{\mathrm{DD}}-\left|\mathrm{VTP}\right|-\frac{1}{2}\frac{f\·N\·C_O}{K_{{54}^{\′}}^{\′}\×(W_{{54}^{\′}}/L_{{54}^{\′}})}-\frac{1}{2}\sqrt{4\·\left|\mathrm{VTP}\right|\·\frac{f\·N\·C_O}{K_{{54}^{\′}}^{\′}\×(W_{{54}^{\′}}/L_{{54}^{\′}})}+{\left(\frac{f\·N\·C_O}{K_{{54}^{\′}}^{\′}\×(W_{{54}^{\′}}/L_{{54}^{\′}})}\right)}^2}---\left(6\right)$

图1所示的驱动电路即依据上述驱动信号V_CTRL所设计，偏压电流I_B的大小与温度系数会影响到振荡的频率，晶体管M_C3所产生的电压V_C1与门坎电压|VTP|有关，即可侦测P型晶体管的门坎电压|VTP|，但因电压V_C1太低，因此要藉由放大器与电阻R_C2与电阻R_C1来放大电压V_C1为电压V_C2，再藉由晶体管Q_C1去侦测温度，并选择适当大小的晶体管M_C4与电阻R_C3来产生驱动信号V_CTRL，但由于此方法的变量太多，使电路变复杂而不好控制。

因此，如何针对上述问题而提出一种新颖振荡装置，其可产生一个准确、且不随温度变化而有太大飘移的振动频率，使可解决上述的问题。

发明内容

本发明的目的之一，在于提供一种振荡装置，其藉由一第二驱动电压所产生的一偏压电流与一振荡模块的一偏压成比例，而能够简单的对温度与制程进行补偿，而可使用少数的校正位对频率进行微调。

本发明的目的之一，在于提供一种振荡装置，其藉由-稳压电路产生一稳定电压并提供一驱动模块与一振荡模块的电源，以减少电源电压对于振荡频率的影响。

本发明的振荡装置包含一驱动模块与一振荡模块。驱动模块用以产生一第一驱动电压与一第二驱动电压，以及振荡模块耦接驱动模块，并具有一第一对称性负载电路、一第二对称性负载电路与一偏压电路，第一对称性负载电路与第二对称性负载依据第一驱动电压产生一偏压，偏压电路依据第二驱动电压产生一偏压电流，振荡模块依据第一驱动电压与偏压电流产生一振荡信号，其中偏压电流与偏压成一比例。如此，本发明系藉由驱动模块所产生的驱动信号与振荡模块的偏压成比例，而能够简单的对温度与制程进行补偿，而可使用少数的校正位对频率进行微调。

再者，本发明的振荡装置更包含一稳压电路。稳压电路用以接收一电源而产生一稳压信号，并传送稳压信号至驱动模块与振荡模块，以作为驱动模块与振荡模块的电源。如此，本发明藉由稳压电路产生稳定电压并提供驱动模块与振荡模块的电源，以减少电源电压对于振荡频率的影响。

实施本发明产生的有益效果是：本发明的振荡模块藉由一驱动模块用以产生一第一驱动电压与一第二驱动电压；以及一振荡模块耦接驱动模块，并具有一第一对称性负载电路、一第二对称性负载电路与一偏压电路，第一对称性负载电路依据第一驱动电压产生一偏压，偏压电路依据第二驱动电压产生一偏压电流，振荡模块依据第一驱动电压与偏压电流产生一振荡信号，其中该偏压电流与该偏压成一比例。如此，本发明藉由驱动模块所产生的偏压电流与振荡模块的偏压成比例，而能够简单的对温度与制程进行补偿，而可使用少数的校正位对频率进行微调。

附图说明

图1为习知技术的制程与温度驱动的电路图；

图2为习知技术的延迟缓冲器的电路图：

图3为本发明的振荡装置的一实施例的方块图；

图4为本发明的振荡单元的一实施例的电路图；

图5为本发明的驱动电路的一实施例的电路图；

图6为本发明的驱动电路的另一实施例的电路图；以及

图7为本发明的驱动电路的另一实施例的电路图。

【图号对照说明】

习知技术：

10’电流源            20’第一晶体管

30’第一对称性负载    32’第三晶体管

34’第四晶体管        40’第二晶体管

50’第二对称性负载    52’第五晶体管

54’第六晶体管

本发明：

1    振荡装置          10   驱动模块

12   驱动电路          1200 电流源

1201 晶体管            1202 误差放大器

1203 控制组件          1204 电阻

1210 电阻              1211 晶体管

1212 晶体管            1213 晶体管

1214 晶体管            1230 电阻

1231 误差放大器        1232 晶体管

1233 晶体管            1234 晶体管

14   转换电路          20   振荡模块

22   振荡单元          220  电流源

221  第一晶体管      222  第一对称性负载电路

223  第二晶体管      224  第二对称性负载电路

2240 第五晶体管      2242 第六晶体管

24   比较单元        30   稳压电路

具体实施方式

为了使本发明的结构特征及所达成的功效有更进一步的了解与认识，特用较佳的实施例及配合详细的说明，说明如下：

请参阅图3，为本发明的振荡装置的一实施例的方块图。如图所示，本发明的振荡装置1包含一驱动模块10与一振荡模块20。驱动模块10用以产生一第一驱动电压V_BP与一第二驱动电压V_BN，振荡模块20耦接驱动模块10，并具有一第一对称性负载电路222、一第二对称性负载电路224与一偏压电路220(如图4所示)，第一对称性负载电路222依据第一驱动电压V_BP产生一第一偏压V_SG1，第二对称性负载电路224依据第一驱动电压V_BP产生一第二偏压V_SG2，偏压电路220依据第二驱动电压V_BN产生一偏压电流_ID，振荡模块20依据第一驱动电压V_BP与偏压电流I_D产生一振荡信号，其中偏压电流I_D与第一偏压V_SG1成一比例，此外，偏压电流I_D亦可以与第二偏压V_SG2成比例。如此，本发明藉由驱动模块10的第二驱动电压V_BN控制偏压电路220所产生的偏压电流I_D与振荡模块20的第一偏压V_SG1成比例，如此，本发明可藉由偏压电流I_D与第一偏压V_SG1成比例，而对温度与制程进行补偿，使振荡模块20所产生的振荡信号不受温度于制程而影响，而可以减少对温度与制程上的变化，所以，本发明可以使用少数的校正位对频率进行微调，且简化电路复杂性，进而达到减少成本的目的。

承上所述，本发明的驱动模块10包含一驱动电路12与一转换电路14。驱动电路12依据振荡模块20的第一对称性负载电路222的第一偏压V_SG1，而产生一控制电流I_CTRL，转换电路14耦接驱动电路12，并转换控制电流I_CTRL为第一驱动电压V_BP与第二驱动电压V_BN，即 将控制电流I_CTRL转换为电压。再者，偏压电流I_D是依据第二驱动电压V_BN所产生，基于上述可知，第一偏压V_SG1与偏压电流I_D成比例，加上偏压电流I_D相关于第二驱动电压V_BN，又第二驱动电压V_BN相关于控制电流I_CTRL，所以，只要将驱动电路12所产生的控制电流I_CTRL与第一偏压V_SG1成比例，即可使第一偏压V_SG1与偏压电流I_D成比例，而对温度与制程进行补偿，使振荡模块20所产生的振荡信号不受温度于制程而影响，而可以减少对温度与制程补偿上的调整，所以，本发明可以少数的校正位对频率进行微调，并简化电路复杂性，进而达到减少成本的目的。

另外，本发明的振荡模块20包含一振荡单元22与一比较单元24。振荡单元22接收第一驱动电压V_BP与第二驱动电压V_BN，并依据第一驱动电压V_BP与第二驱动电压V_BN产生一振荡信号(即一第一输出信号Vo+与一第二输出信号Vo-)，比较单元24耦接振荡单元22，并接收振荡单元22所产生的振荡信号，并将此振荡信号转换为方波信号。

请一并参阅图4，为本发明的振荡单元的一实施例的电路图。如图所示，本发明的振荡单元22包含至少一缓冲电路，该缓冲电路包含一偏压电路220、一第一晶体管221、一第一对称性负载电路222、一第二晶体管223与一第二对称性负载电路224。偏压电路220依据第二驱动电压V_BN产生一偏压电流I_D，即偏压电路220为一晶体管，偏压电路220接收第二驱动信号V_BN，而产生一偏压电流I_D，第一晶体管221耦接偏压电路220，并接收第一输入信号V₁₊，第一对称性负载电路222耦接第一晶体管221，并接收一电源V_DD_OSC，且依据电源V_DD_OSC与第一驱动电压V_BP产生一第一偏压V_SG1。本实施例中，第一对称性负载电路222包含一第三晶体管2220与一第四晶体管2222。第三晶体管2220的一端耦接第一晶体管221与第三晶体管2220的栅极，而第三晶体管2220的另一端耦接电源V_DD_OSC，第四晶体管2222的一端耦接第一晶体管221与第三晶体管2220，第四晶体管2222的另一端耦接电源V_DD_OSC，并第四晶体管2222的栅极接收第一驱动信号V_BP，所以第四晶体管2222的源极与栅极之间产生第一偏压V_SG1。

第二晶体管223耦接偏压电路220，并接收第二输入信号V_1-，第二对称性负载电路224耦接第二晶体管223，并接收电源V_DD_OSC，且依据电源V_DD_OSC与第一驱动电压V_BP产生第二偏压V_SG2，即第二对称性负载电路224包含一第五晶体管2240与一第六晶体管2242。第五晶体管2240的一端耦接第二晶体管223与第五晶体管2240的栅极，而第五晶体管2240的另一端耦接电源V_DD_OSC，第六晶体管2242的一端耦接第二晶体管223与第五晶体管2240，第六晶体管2242的另一端耦接电源V_DD_OSC，并第六晶体管2242的栅极接收第一驱动信号V_BP，即第六晶体管2242的源极与栅极之间产生第二偏压V_SG2，其中第一偏压V_SG1等于第二偏压V_SG2。

另外，本实施例的振荡单元22并非一定局限于上述电路结构，亦可以使用与上述完全相反型态的晶体管而形成振荡单元，即将原本图4所示的第一晶体管221、第二晶体管223与偏压电路220所使用的晶体管改使用P型场效晶体管，而第三晶体管2220、第四晶体管2222、第五晶体管2240与第六晶体管2242改使用N型场效晶体管，而完成另一态样的振荡单元，此为该技术领域中具有通常知识者依据上述内容可轻易推知，所以于此将不再加以赘述。

接上所述，本发明所使用的振荡单元22的缓冲电路为一差动延迟缓冲环形振荡器(Differential Delay Buffer with Symmetric Load RingOscillator)，并且本实施例的振荡单元22可串接复数级以上的差动延迟缓冲环形振荡器，即将每一级缓冲电路的差动输出端(如图4所示的V_0-与V₀₊)与下一级的缓冲电路的差动输入端(如图4所示的V_1-与V₁₊)连接，并且最后一级缓冲电路的差动输出端连接第一级缓冲电路的差动输入端，以形成环形振荡器。其振荡频率为

f＝1/(N×T_D)＝I_D/[N×C_O×(V_DD_OSC-V_SG1)]………(7)

＝[1/(N×C_O)]×[I_D/(V_DD_OSC-V_SG1)]……………(8)

＝[1/(N×C_O)]×[I_D/V_SG1]…………………………(9)

其中，1/(N×C₀)为常数，振荡频率f正比于I_D/V_SG1，所以只要将偏压电流I_D与第一偏压V_SG1成比例，即可完成温度与制程飘移的补偿，如图3所示，系藉由制程与温度补偿的驱动模块10中驱动电路12所产生的控制电流I_CTRL，其藉由控制电流I_CTRL与第一偏压压V_SG1成比例，于本实施例中，控制电流I_CTRL与第一偏压V_SG1成正比例，再经由转换电路14将转换控制电流I_CTRL为第一驱动信号V_BP与第二驱动信号V_BN，并传送第一驱动信号V_BP与第二驱动信号V_BN至振荡模块20的振荡单元22，即可得到与温度、制程无关的固定频率f。

基于上述，本发明只要设计出驱动电路12所输出的输出电流(即控制电流I_CTRL)与第一偏压V_SG1成比例，即可得到与温度、制程无关的固定频率f，如此，可设计驱动电路12所输出的输出电流(即控制电流I_CTRL)为V_SG1/R，其可将振荡频率改写为

f＝[1/(N×C_O)]×[I_D/V_SG1]……………………………(10)

＝[1/(N×C_O)]×[(V_SG1/R)/V_SG1]………………………(11)

＝1/(N×C_O×R)……………………………………(12)

其中，振荡频率f只与电阻R值与寄生电容C₀有关。为了得到极为准确的振荡频率f，即可校正电阻R值，将振荡频率f调整到所需要的频率。以下系提供多种可以产生输出电流为V_SG1/R的驱动电路12的电路结构。

请一并参阅图5，系为本发明的驱动电路的一实施例的电路图。如图所示，本发明的驱动电路12包含一电流源1200、一晶体管1201、一误差放大器1202、一输出组件1203与一电阻1204。电流源1200用以产生一电流I_B。误差放大器1202具有一第一输入端与一第二输入端，晶体管1201串联于电流源1200，即晶体管1201的一端耦接电流源1200，晶体管1201的另一端耦接于接地端，误差放大器1202的第一输入端耦接电流源1200与晶体管1201，输出组件1203耦接误差放大器1202与电源V_DD_OSC，即输出组件1203的一端耦接电源V_DD_OSC，而输出组件1203的另一端耦接于误差放大器1202的第二输入端，并输出组件1203的栅极耦接于误差放大器1202的输出端，而受控于误差放大器1202，电阻1204串联输出组件1203，并耦接误差放大器1202的第二输入端，即电阻1204的一端耦接输出组件1203与误差放大器1202，而电阻1204的另一端耦接于接地端。

基于上述，输出组件1203用以控制输出组件1203与电阻1204之间的节点n1的电压等于电流源1200与晶体管1201之间的节点n2的电压。电阻1204的大小则可以决定控制电流I_CTRL的大小。如此，本实施例藉由控制电阻1204的大小而使本实施例的驱动电路12所输出的控制电流I_CTRL的电流为V_SG1/R，而能够简单的对温度与制程进行补偿，而可使用少数的校正位对频率进行微调。续上所述，对于一般的应用，此振荡器在不校正的情况时，在各种温度下可达到足够的精准度。但若是需要更高的精准度时(如要取代石英振荡器)，则需要对此振荡器做校正的动作。对于频率的校正，可调整电阻1204的大小，以产生合适的控制电流I_CTRL，以产生精准的振荡频率。也可利用电流镜(图中未示)将送到转换电路14的控制电流I_CTRL做调整，以产生精准的振荡频率。再者，对于振荡频率的温度系数的校正，可微调电流I_B的大小，或是微调晶体管1201的面积大小，使振荡频率的温度系数趋近于零。针对在电阻1204的部分，可以选择不同温度系数的电阻串联而形成电阻1204，使其电阻温度系数趋近于零，避免影响振荡频率的温度系数。如此，本实施例依据上述的驱动方法即可控制振荡频率f的大小以及振荡频率对温度的特性，而能够简单的对温度与制程进行补偿，而可使用少数的校正位对频率进行微调。

请一并参阅图6，系为本发明的驱动电路的另一实施例的电路图。如图所示，本实施例的驱动电路12包含一电阻1210、一晶体管1211、一晶体管1212、一晶体管1213与一晶体管1214。电阻1210的一端耦接电源V_DD_OSC，晶体管1211的一端耦接电阻1210，并晶体管1211的栅极耦接电阻1210的另一端，晶体管1212的一端耦接晶体管1211与电阻1210，并晶体管1212的栅极耦接晶体管1211的另一端，晶体管1213的一端耦接晶体管1212，并晶体管1213的另一端耦接于接地端，晶体管1214的一端耦接晶体管1212，晶体管1214的另一端耦接于接地端，并晶体管1214的栅极耦接晶体管1213的栅极，且晶体管1214的栅极耦接晶体管1212与晶体管1213之间。如此，本实施例的驱动电路12藉由晶体管1211、1212、1213与1214而控制电阻1210产生的控制电流I_CTRL为V_SG1/R，即晶体管1211的栅极与源极之间产生压降V_SG等于振荡单元22的振荡电压V_SG1，使电阻1210产生的控制电流I_CTRL为V_SG1/R，而能够简单的对温度与制程进行补偿，而可使用少数的校正位对频率进行微调。

请一并参阅图7，系为本发明的驱动电路的另一实施例的电路图。如图所示，本发明的驱动电路12包含一电阻1230、一放大器1231、一晶体管1232、一晶体管1233、一晶体管1234。电阻1230的一端耦接接地端，误差放大器1231具有一第一输入端与一第二输入端，第一输入端耦接电阻1230的另一端，晶体管1232的一端耦接电阻1230，晶体管1232的另一端耦接电源V_DD_OSC，并晶体管1232的栅极耦接放大器1231的输出端，晶体管1233的一端耦接电源V_DD_OSC，晶体管1233的栅极耦接误差放大器1231的输出端，晶体管1234的一端耦接误差放大器1231的第二输入端与晶体管1233，晶体管1234的另一端耦接晶体管1234的栅极与接地端。如此，本实施例藉由控制晶体管1234的压降等于振荡单元22的第二偏压V_SG1，使电阻1230所产生的控制电流I_CTRL为V_SG1/R，而能够简单的对温度与制程进行补偿，而可使用少数的校正位对频率进行微调。

请复参阅图3，本发明的振荡装置更包含一稳压电路30。稳压电路30用以接收一电源电压V_DD而产生稳压信号V_DD_OSC，并传送稳压信号V_DD_OSC至驱动模块10与振荡模块20，以作为驱动模块10与振荡模块20的电源。如此，本发明藉由稳压电路30产生稳定电压并提供驱动模块10与振荡模块20的电源，以减少电源电压对于振荡频率的影响。

综上所述，本发明的振荡模块藉由一驱动模块用以产生一第一驱动电压与一第二驱动电压；以及一振荡模块耦接驱动模块，并具有一第一对称性负载电路、一第二对称性负载电路与一偏压电路，第一对称性负载电路依据第一驱动电压产生一偏压，偏压电路依据第二驱动电压产生一偏压电流，振荡模块依据第一驱动电压与偏压电流产生一振荡信号，其中该偏压电流与该偏压成一比例。如此，本发明藉由驱动模块所产生的偏压电流与振荡模块的偏压成比例，而能够简单的对温度与制程进行补偿，而可使用少数的校正位对频率进行微调。

上文仅为本发明的较佳实施例而已，并非用来限定本发明实施的范围，凡依本发明权利要求范围所述的形状、构造、特征及精神所为的均等变化与修饰，均应包括于本发明的权利要求范围内。

Claims (9)

1.一种振荡装置，其特征在于，其包含：

一驱动模块，用以产生一第一驱动电压与一第二驱动电压；以及

一振荡模块，耦接该驱动模块，并具有一第一对称性负载电路、一第二对称性负载电路与一偏压电路，该第一对称性负载电路与该第二对称性负载依据该第一驱动电压产生一偏压，该偏压电路依据该第二驱动电压产生一偏压电流，该振荡模块依据该第一驱动电压与该偏压电流产生一振荡信号；

其中，该偏压电流与该偏压成一比例。

2.如权利要求1所述的振荡装置，其特征在于，其中该偏压电流正比于该第一对称性负载电路的该偏压。

3.如权利要求1所述的振荡装置，其特征在于，其中该驱动模块包含：

一驱动电路，依据该第一对称性负载电路的该偏压，产生一控制电流；以及

一转换电路，耦接该驱动电路，并转换该控制电流为该第一驱动电压与该第二驱动电压，且传送该第一驱动电压与该第二驱动电压至该振荡模块。

4.如权利要求3所述的振荡装置，其特征在于，其中该驱动电路包含：

一电流源，接收一电源，用以产生一电流；

一晶体管，串联该电流源；

一误差放大器，具一第一输入端与一第二输入端，该第一输入端耦接该电流源与该晶体管；

一输出组件，耦接该误差放大器与该电源，并受控于该误差放大器；以及

一电阻，串联该控制组件，并耦接该误差放大器的该第二输入端。

5.如权利要求3所述的振荡装置，其特征在于，其中该驱动电路包含：

一电阻，其一端耦接一电源；

一第一晶体管，其一端耦接该电阻，并该第一晶体管的一栅极耦接该电阻的另一端；

一第二晶体管，其一端耦接该第一晶体管与该电阻，并该第二晶体管的栅极耦接该第一晶体管的另一端；

一第三晶体管，其一端耦接该第二晶体管，该第三晶体管的另一端耦接该接地端；以及

一第四晶体管，其一端耦接该第二晶体管，该第四晶体管的另一端耦接该接地端，并该第四晶体管的一栅极耦接该第三晶体管的一栅极，且该第四晶体管的该栅极耦接该第二晶体管与该第四晶体管之间。

6.如权利要求3所述的振荡装置，其特征在于，其中该驱动电路包含：

一电阻，其一端耦接一接地端；

一误差放大器，具有一第一输入端与一第二输入端，该第一输入端耦接该电阻的另一端；

一第一晶体管，其一端耦接该电阻，该第一晶体管的另一端耦接一电源，并该第一晶体管的一栅极耦接该误差放大器的一输出端；

一第二晶体管，其一端耦接该电源，该第二晶体管的一栅极耦接该误差放大器的该输出端；以及

一第三晶体管，其一端耦接该误差放大器的该第二输入端端与该第二晶体管，该第三晶体管的另一端耦接该第三晶体管的一栅极与该接地端。

7.如权利要求1所述的振荡装置，其特征在于，其中该振荡模块包含：

一振荡单元，接收该第一驱动电压与该第二驱动电压，并依据该第一驱动电压与该第二驱动电压产生一振荡信号；以及

一比较单元，接收该振荡信号，并转换该振荡信号为一方波。

8.如权利要求7所述的振荡装置，其特征在于，其中该振荡单元包含至少一缓冲电路，该缓冲电路包含：

该偏压电路，依据该第二驱动电压，产生该偏压电流；

一第一晶体管，耦接该偏压电路，并接收一第一输入信号；

该第一对称性负载电路，耦接该第一晶体管，并接收一电源，且依据该电源产生该偏压；

一第二晶体管，耦接该偏压电路，并接收一第二输入信号；以及

该第二对称性负载电路，耦接该第二晶体管，并接收该电源，且依据该电源产生该偏压。

9.如权利要求1所述的振荡装置，其特征在于，其更包含：

一稳压电路，用以接收一电源而产生一稳压信号，并传送该稳压信号至该驱动模块与该振荡模块，以作为该驱动模块与该振荡模块的电源。

Images