CN101539586A - 元件晶片和元件晶片的制造方法 - Google Patents

元件晶片和元件晶片的制造方法 Download PDF

Info

Publication number
CN101539586A
CN101539586A CN200810166473A CN200810166473A CN101539586A CN 101539586 A CN101539586 A CN 101539586A CN 200810166473 A CN200810166473 A CN 200810166473A CN 200810166473 A CN200810166473 A CN 200810166473A CN 101539586 A CN101539586 A CN 101539586A
Authority
CN
China
Prior art keywords
film
semiconductor wafer
wafer
recess
films
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200810166473A
Other languages
English (en)
Other versions
CN101539586B (zh
Inventor
奥村美香
堀川牧夫
佐藤公敏
山口靖雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN101539586A publication Critical patent/CN101539586A/zh
Application granted granted Critical
Publication of CN101539586B publication Critical patent/CN101539586B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/0802—Details
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/00182—Arrangements of deformable or non-deformable structures, e.g. membrane and cavity for use in a transducer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/0235—Accelerometers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Pressure Sensors (AREA)
  • Micromachines (AREA)

Abstract

本发明涉及元件晶片和元件晶片的制造方法。本发明的目的在于提供一种元件晶片的制造方法，该方法能够抑制裂隙对在半导体晶片上层叠的膜的用于形成元件的部位的损伤。在半导体晶片(21)上的第一绝缘膜(22)和第二绝缘膜(27)上设置凹部(10)。第一绝缘膜(22)和第二绝缘膜(27)被加工，在半导体晶片(21)上的用于形成加速度传感器(20)的主要区域(6)上设置布线(26)。进一步在布线(26)上层叠牺牲膜(24)和导电性膜(25)，这些膜被加工，在主要区域(6)设置多个薄膜结构体(28)。凹部(10)包围主要区域(6)。

Description

元件晶片和元件晶片的制造方法
技术领域
本发明涉及元件晶片和元件晶片的制造方法。
背景技术
历来，例如，如以下各专利文献所示，已知有用于在半导体晶片上形成半导体元件的各种制造方法。
专利文献1：日本专利申请公开平2-30132号公报
专利文献2：日本专利申请公开2005-217320号公报
专利文献3：日本专利申请公开2005-123263号公报
专利文献4：日本专利申请公开平7-45560号公报
专利文献5：日本专利申请公开平6-45315号公报
专利文献6：日本专利申请公开2005-72538号公报
专利文献7：国际公开WO2002-103808号小册子
在半导体晶片上垒积材料、膜厚相异的多个膜，通过对该多个膜进行加工，形成具备例如加速度传感器等具有可动部的微小的结构体的元件。本申请的发明者发现，当如上述那样在半导体晶片上垒积多个膜时，存在因膜所具有的应力而在膜中发生裂隙的担忧。当该裂隙在半导体晶片的面内发展时，用于形成元件的区域的膜(或形成的元件自身)会受到损伤。
此外，近年来，在半导体晶片上形成例如加速度传感器等元件后，不进行切割，而是将该晶片直接进行买卖的交易(这种交易也被称为“卖晶片”)也开始进行。因此，优选在制造设置有元件的半导体晶片(以下，也称为“元件晶片”)的过程中，对于上述裂隙实施对策。
发明内容
本发明是为了解决上述问题而完成的，其目的在于提供一种元件晶片的制造方法，该方法对于设置在半导体晶片上的膜的形成元件的部位能够抑制裂隙的损害。
此外，本发明的目的在于提供一种元件晶片，对于半导体晶片上的元件能够抑制裂隙的损害。
第一发明为元件晶片的制造方法，其特征在于，具有：
准备半导体晶片的工序；
在上述半导体晶片上层叠多个膜，通过与该多个膜的层叠并行地对该多个膜进行加工，从而在上述半导体晶片上的中央区域形成元件的工序；以及
在上述多个膜的至少一个上，设置对形成上述半导体晶片上的上述元件的区域进行包围的凹部，或/和设置在该区域的周围排列并包围该区域的多个开口的工序。
第二发明为元件晶片的制造方法，其特征在于，具有：
准备半导体晶片的工序；
在上述半导体晶片上层叠多个膜，通过与该多个膜的层叠并行地对该多个膜进行加工，从而在上述半导体晶片上的规定的区域中以在该半导体晶片的面方向上排列的方式形成多个元件的工序；以及
在上述多个膜中的除了位于最上的膜以外的至少一个膜上，形成以隔开上述多个元件的方式延伸的凹部的工序。
此外，本发明的第三发明是一种元件晶片，其特征在于，具备：
半导体晶片；
在上述半导体晶片上层叠的一个以上的膜；以及
在上述一个以上的膜上的上述半导体晶片的中央区域上设置的一个以上的元件，
在上述半导体晶片的外周侧的区域中垒积有包含上述一个以上的膜的多个膜，
在上述半导体晶片的外周侧的上述多个膜中的至少一个上，设置有包围上述中央区域的凹部，或/和设置有在该中央区域的周围排列并包围该区域的多个开口。
此外，本发明的第四发明是一种元件晶片，其特征在于，具备：
半导体晶片；
在上述半导体晶片上层叠的一个以上的绝缘膜；
在上述一个以上的绝缘膜的上述半导体晶片的中央区域上设置的多个布线；以及
分别设置在上述多个布线上并且分别与该布线连接的多个薄膜结构体，
在上述一个以上的绝缘膜上，设置有以隔开上述多个薄膜结构体的方式延伸的凹部。
此外，本发明的第五发明是一种元件晶片，其特征在于，具备：
半导体晶片；
在上述半导体晶片上层叠的一个以上的绝缘膜；
在上述一个以上的绝缘膜的上述半导体晶片的中央区域上设置的多个布线；
在上述一个以上的绝缘膜和上述多个布线上重叠设置并且具备各自露出该布线的多个开口的牺牲膜；以及
设置在上述牺牲膜上并各自经由上述开口与上述布线连接的多个薄膜结构体，
在上述牺牲膜上设置有以隔开上述多个薄膜结构体的方式延伸的凹部。
发明的效果
根据第一发明，能够以包围半导体晶片上的多个膜的元件所处的(或者是应该位于的)部分的方式形成凹部或/和多个开口。由此，即使在从半导体晶片的外周侧起在多个膜上发生裂隙的情况下，也能够阻止该裂隙向元件所处的区域的内侧扩展。
根据第二发明，能够以隔开半导体晶片上的多个元件的方式形成凹部。由此，即使在半导体晶片上的膜中的元件所存在的区域内发生裂隙，也能够防止该裂隙在该元件所存在的区域内扩展。
根据第三发明，即使从元件晶片的外周侧起发生裂隙，也能够阻止该裂隙到达元件晶片的面内的元件所存在的区域的内侧。
根据第四发明，即使在半导体晶片上的元件存在的区域内产生裂隙，也能够防止该裂隙在该元件存在的区域内扩展。
根据第五发明，即使在半导体晶片上的元件存在的区域内产生裂隙，也能够防止该裂隙在该元件存在的区域内扩展。
附图说明
图1是本发明的实施方式1的元件晶片的平面图。
图2是沿着图1的A-A’线的元件晶片的截面图。
图3是沿着图1的B-B’线的元件晶片的截面图。
图4是沿着图1的X-X’线的元件晶片的截面图。
图5是表示实施方式1的制造方法的流程图。
图6是表示实施方式1的凹部10的形成的工序的图。
图7是表示实施方式1的凹部10的形成的工序的图。
图8是用于说明实施方式1的加盖工序的图。
图9是用于说明实施方式1的加盖工序的图。
图10是用于说明实施方式1的加盖工序的图。
图11是表示实施方式1的变形例的图。
图12是表示实施方式1的变形例的图。
图13是本发明的实施方式2的元件晶片的平面图。
图14是沿着图13的A-A’线的元件晶片的截面图。
图15是沿着图13的B-B’线的元件晶片的截面图。
图16是表示实施方式2的制造方法的流程图。
图17是表示实施方式2的变形例的图。
图18是表示实施方式2的变形例的图。
图19是表示成为实施方式的前提的制造方法的工序的图。
图20是表示成为实施方式的前提的制造方法的工序的图。
图21是表示成为实施方式的前提的制造方法的工序的图。
图22是表示成为实施方式的前提的制造方法的工序的图。
图23是表示成为实施方式的前提的制造方法的工序的图。
图24是表示成为实施方式的前提的制造方法的工序的图。
图25是表示成为实施方式的前提的制造方法的工序的图。
图26是表示成为实施方式的前提的制造方法的工序的图。
图27是表示成为实施方式的前提的制造方法的工序的图。
附图标记说明
2、202元件晶片
6主要区域
10、50、60、65凹部
20加速度传感器
21半导体晶片
22、23、27绝缘膜
24牺牲膜
25导电性膜
26布线
28薄膜结构体
29电极焊盘
31密封部
40盖板
70开口
101基板
202元件晶片
210、220、230、310凹部
具体实施方式
成为实施方式的前提的制造方法
以下，在本发明的实施方式的说明之前，对在各实施方式中成为前提的加速度传感器的制造方法进行说明。在该制造方法中，在半导体晶片上层叠多个膜，与该多个膜的层叠并行地对该多个膜进行蚀刻、平坦化等处理，由此，在半导体晶片上形成加速度传感器。此处列举的制造方法，只是作为实施方式的前提而说明的内容。因此，本发明并不仅限定于在此处列举的制造方法的内容。
图19～图27的每一个是表示成为实施方式的前提的制造方法的工序的图。根据在此处叙述的制造方法而制造的加速度传感器具备：布线、和设置在该布线上的薄膜结构体。薄膜结构体具有：与布线连接的支撑部、和被该支撑部支撑并能够游动的浮游部。在以下的说明中，虽然对形成一个加速度传感器的工序进行说明，但实际上，以半导体晶片上的多个位置为对象实施以下的工序。其结果是，在半导体晶片上的中央区域，以在基板101的面方向上排列多个的方式设置多个加速度传感器。
首先，如图19所示，在半导体晶片21的表面上层叠约2μm的第一绝缘膜22。进一步，在第一绝缘膜22上将导电性材料形成为规定的图形，设置布线26。半导体晶片21为硅(Si)制的晶片，第一绝缘膜22为热氧化膜。
接着，在图19的结构上进一步层叠约0.5μm的第二绝缘膜27，对该第二绝缘膜27进行加工，使第二绝缘膜27和布线26的上表面大致没有阶梯差地平坦化。由此，如图20所示，形成在第一绝缘膜22和第二绝缘膜27中埋入有布线26的埋入布线结构。第二绝缘膜27为TEOS膜。
接着，在图20的结构上层叠0.2μm的氮化膜，得到第三绝缘膜23。有选择地除去该第三绝缘膜23位于布线26之上的部分，设置贯通孔。其结果是，如图21所示，布线26的上表面露出。以下，为了方便，也将图21的状态的结构称为基板101。
接着，在图21的结构上层叠2μm的牺牲膜24，得到图22的结构。牺牲膜24为PSG膜。之后，在牺牲膜24的位于布线26之上的部分设置贯通孔。其结果是得到图23的结构。设置在牺牲膜上的贯通孔发挥连接布线26、和在之后的工序中形成的薄膜结构体的作用。该贯通孔也被称为锚拴孔。
进一步，从图23的状态起层叠8μm的导电性膜(此处使用掺杂多晶硅膜)。通过对该导电性膜进行加工，得到图24所示那样的薄膜结构体28和密封部31。在以下的说明中，也将该导电性膜称为“结构体用厚膜”。在牺牲膜24被除去后，薄膜结构体28最终作为加速度传感器的可动部发挥作用。具体而言，薄膜结构体28中的位于牺牲膜24之上的部分成为能够游动的结构部(以下，也称为“浮游部”)。并且，薄膜结构体28中的经由锚拴孔与布线26连接的部分成为在基板101上支撑浮游部的结构部(以下，也称为“支撑部”)。如以上所说明的那样，在前提的制造方法中，在半导体晶片21上层叠多个膜的过程中对各个膜施加各种加工，由此在半导体晶片21上形成加速度传感器20。
此外，在牺牲膜24被除去后，在密封部31上安装用于保护薄膜结构体28的盖构件。换言之，密封部31作为用于安装盖构件的涂胶部发挥作用。盖构件例如使用Si或玻璃形成。例如在日本专利申请公开2005-172543号公报中公开有这种盖构件和密封部的结构。
接着，对图24的结构形成电极焊盘(electrode pad)。首先，通过蚀刻除去牺牲膜24中的应该设置电极焊盘的部分。如图25所示，在此处叙述的制造方法中，除去纸面右侧的布线26之上的部分。接着，通过溅射成膜Al-Si膜，然后进行构图，如图26中那样形成电极焊盘29。之后，进行除去牺牲膜24的工序(也称为“释放(release)”)，最后进行切割，由此完成加速度传感器20。再有，在此处，为了方便，牺牲膜24的除去前的阶段也称为加速度传感器20。
上述图19～图26表示对基板101上的中央区域形成加速度传感器20的工序。另一方面，不在基板101的外周(外缘)的区域进行薄膜结构体28、密封部31的形成。
如图27所示，在此处所述的制造方法中，对基板101的外周侧的区域也层叠膜。图27表示伴随上述图19～图26的工序，在半导体晶片21的外周(换言之，在基板101的外周)的区域形成的层叠结构。伴随上述图19～图21的工序，在半导体晶片21外周侧在半导体晶片21上一直形成至第三绝缘膜23。之后，在图22和23的工序中，在半导体晶片21外周侧上不层叠牺牲膜24。接着，作为图24的结构体用厚膜的层叠工序的结果，在半导体晶片21外周侧也垒积结构体用厚膜。为了方便，称图27的第三绝缘膜23上的结构体用厚膜为导电性膜25。
如上所述，在密封部31上安装有加速度传感器20的盖构件。连着多个该盖构件作为一块板状的构件(以下，为了方便，也称为“盖板”)，与设置有加速度传感器的半导体晶片21粘合。在进行粘合时，盖板不仅与各个加速度传感器20的密封部31接触，还与图27所示的半导体晶片21外周区域上的层叠结构接触。这样，在进行盖构件的安装时，半导体晶片21外周区域上的层叠结构也作为涂胶部发挥作用。
从发挥作为涂胶部的作用的观点出发，密封部31和半导体晶片21外周区域上的层叠结构以成为相同高度(相同厚度)的方式形成。比较图26和图27可知，密封部31的厚度D1和图27的层叠结构的厚度D2为半导体晶片21、第一绝缘膜22、第二绝缘膜27、第三绝缘膜23、和结构体用厚膜(图27的导电性膜25)的合计的厚度。
在上述说明过的成为前提的制造方法中，第一绝缘膜22、牺牲膜24和结构体用厚膜形成为1μm以上的厚度。特别是，结构体用厚膜被较厚地形成为几μm～几十μm左右的厚度。在形成加速度传感器20等具备结构体、而结构体具有可动部的元件时，常有像这样垒积厚膜的情况。与通常的半导体元件通过垒积0.5μm～1μm左右的厚度的膜而形成的情况相比，形成对照。
此外，半导体晶片21上的第一绝缘膜22～结构体用厚膜分别在其内部具有应力的状态下形成。该应力的方向、大小根据各种膜的材料、制造工艺气氛而不同。在将该应力分类为拉伸性或压缩性的情况下，第一绝缘膜22、第二绝缘膜27和结构体用厚膜所具有的应力为压缩性应力，第三绝缘膜23和牺牲膜24所具有的应力为拉伸性应力。在氧化气氛中形成的膜容易具有压缩性的内部应力，在氮化气氛中形成的膜容易具有拉伸性的内部应力。这些应力导致使各个膜翘曲那样的力，具有压缩性的应力的膜和具有拉伸性的应力的膜在相反方向翘曲。
如果在半导体晶片21上垒积膜，则不断存储各个膜具有的应力，最后在被层叠的多个膜整体上成为大的应力。与此相随，使膜翘曲的力也变大，结果是产生使半导体晶片21翘曲的大的力。并且，在几μm级别的厚度的牺牲膜24或更厚的结构体用厚膜的层叠工序时，垒积的多个膜内在的应力变得特别大。
本申请的发明者发现：当像这样将各个膜所具有的应力相加时，有从半导体晶片21的外周侧起在垒积的膜中发生裂隙的担忧。当该裂隙从半导体晶片21的外周侧向中央侧扩展时，有到达形成加速度传感器的区域的担忧。并且，也有贯通第一绝缘膜22～第三绝缘膜23向半导体晶片21一侧延伸，对半导体晶片21造成损伤的担忧。这种情况有例如引起电泄漏等使可靠性降低的担忧。
以上，对在实施方式中成为前提的制造方法进行了说明，再有，对本申请的发明者发现的问题进行了说明。接着，对为了解决这种问题而完成的本发明中的用于实施发明的最优方式进行说明。
实施方式1
在本发明的实施方式1中，为了应对上述那样的问题，如以下所述那样，设置凹部，该凹部包围形成半导体晶片上的元件的区域。以下，首先对实施方式1的形成有加速度传感器的半导体晶片(以下，也称为“元件晶片”)的结构进行说明。之后，对实施方式1的制造方法进行说明。
(实施方式1的构成)
图1是实施方式1的元件晶片2的平面图。元件晶片2具备通过上述图19～图26的工序形成的多个加速度传感器20。在图1中在标注附图标记6的区域内设置有多个加速度传感器20。下面，将在元件晶片2上设置有加速度传感器20的区域也称为“主要区域6”。在图1中，为了方便，虽然仅图示有两个加速度传感器20，但是在实际上，在主要区域6的整个区域上均排列有加速度传感器20。
再有，以下，为了方便，也将元件晶片2中的主要区域6的外侧的区域，换言之，将元件晶片2的外周侧的区域称为C区域。通过上述图19～图26的工序，在该C区域上也层叠有多个膜。
元件晶片2在C区域具备包围主要区域6的凹部10。通过该凹部10，能够阻止在元件晶片2的外周部上发生的裂隙到达主要区域6。凹部10，换言之，是在主要区域6的周围延伸并包围该主要区域6的槽。
在图1中，标注附图标记a和附图标记b的位置分别是切割的位置。最终，元件晶片2被沿着该切割线a和b切割，被分割成各个加速度传感器20。
图2是元件晶片2的沿着图1的A-A’线的截面图。图2表示除去牺牲膜24之后并且是切割前的状态。对与成为前提的制造方法相同的结构标注相同的附图标记。在图2中，虽然以薄膜结构体28的一部分浮游的方式表示，但该浮游体在纸面的纵深方向延伸并与其他部位成为一体。因为这种薄膜结构体为一种公知的加速度传感器结构，所以省略其详细说明。此外，在图2中还表示了切割线b的位置。
图3是元件晶片2的沿着图1的B-B’线的截面图。图3所示的结构为加速度传感器20的截面，虽然没有图示，但伴随图19～图26的工序形成。分别图示密封部31、薄膜结构体28、布线26。并且，在图3中还表示有切割线a的位置。在此实施方式中，切割线a的位置正好位于密封部31的侧面。第三绝缘膜23从切割线a露出。
图4是元件晶片2的沿着图1的X-X’线的截面图。即，图4表示作为元件晶片2的外周侧的区域的C区域的截面结构。如图4所示，在C区域形成有凹部10。具体而言，凹部10通过部分地除去第一绝缘膜22和第二绝缘膜27而形成。如图1所示，该凹部10包围主要区域6的周围。当在元件晶片2的外周部发生裂隙，该裂隙向元件晶片2的中央侧扩展时，最后该裂隙到达凹部10。这时，在凹部10能够阻止裂隙的扩展。
如以上所述，根据实施方式1的元件晶片，能够阻止裂隙向主要区域6中扩展，能够保护加速度传感器20免受裂隙的影响。
(实施方式1的制造方法)
接着，对实施方式1的制造方法进行说明。实施方式1的制造方法是对上述的成为前提的制造方法增加了凹部10的形成工序的方法。通过本实施方式的制造方法，能够得到以图1～图4说明过的元件晶片2。
图5是表示实施方式1的制造方法的流程图。如图5所示，准备半导体晶片21(步骤S120)，接着，在半导体晶片21上层叠第一绝缘膜22、布线26、第二绝缘膜27，经平坦化工艺形成埋入布线结构(步骤S122～S126)。这些工序与上述的成为前提的制造方法中的图19到图20的内容相同。
接着，形成凹部10(步骤S128)。图6和图7是表示凹部10的形成的工序的图。是半导体晶片21的图1中的X-X’线的部位的截面图。在实施方式1中，在步骤S126的工序之后，在C区域形成凹部10。
在实施方式1中，如图1所示，使凹部10为沿着主要区域6的外形的一个连续的线状的图案。按照图1所示的图案，通过湿法和干法蚀刻，有选择地除去第一绝缘膜22和第二绝缘膜27。由此，得到图6所示的凹部10。
在凹部10形成后，在第二绝缘膜27之上作为第三绝缘膜23层叠氮化膜(步骤S130)。在此阶段，分别在主要区域6上形成图21所示的结构，在C区域形成图7所示的结构。
接着，仅在主要区域6上设置牺牲膜24(步骤132)。在此工序中，具体而言，首先以覆盖半导体晶片21上的全部区域的方式层叠牺牲膜24。其结果是，主要区域6成为图22所示的状态。之后，为了有选择地除去牺牲膜24中的主要区域6以外的区域(即C区域)的部分，进行蚀刻。除去该C区域部分的蚀刻使用用于形成锚拴孔的掩模，并且使用与形成锚拴孔时相同的蚀刻方法，与锚拴孔的形成一起进行。经过这样的工序的结果是，成为仅在主要区域6附着有牺牲膜24的状态，并且还形成锚拴孔(图23)。
接着，形成薄膜结构体28、密封部31、电极焊盘29(步骤S134)。在此工序中，更具体而言，首先，在步骤S 132结束后的半导体晶片21上层叠作为薄膜结构体28的材料的结构体用厚膜。由此，在图23的结构上在主要区域6上、以及在图7的结构上在C区域上，分别层叠结构体用厚膜。
结构体用厚膜被较厚地形成为几μm～几十μm左右。为此，在层叠结构体用厚膜的阶段，在被垒积的多个膜内存在的应力变得特别大。在此情况下，在被垒积的膜上有从半导体晶片21的外周侧发生裂隙的担忧。但是，根据实施方式1的制造方法，在层叠结构体用厚膜的阶段，形成有包围主要区域6的凹部10。因此，例如即使发生裂隙，也能够切实地保护主要区域6。
之后，在主要区域6，通过对结构体用厚膜实施蚀刻等加工，从而如图24所示那样形成薄膜结构体28。另一方面，在C区域，以覆盖凹部10的方式层叠导电性膜25。其结果是，在C区域形成图4所示的结构。之后，如使用图25和图26所述那样，在主要区域6形成电极焊盘29。
接着，进行释放工序(步骤S136)。通过此工序，除去牺牲膜24。其结果是，完成图1～图4所示的元件晶片2。再有，在除去牺牲膜24时，实施方式1中的第三绝缘膜23作为蚀刻的阻挡部发挥功能。
再有，在实施方式1中，在元件晶片2上实施加盖工序(步骤S138)。图8～图10是用于说明加盖工序的图。如图8所示，在步骤S136为止的工序中得到的元件晶片2上，粘贴盖板40。该盖板40是通过连接多个覆盖一个加速度传感器20的盖构件而形成为板状的构件。在粘合盖板40和元件晶片2时，在元件晶片2的主要区域6内的形成的很多个加速度传感器20的每一个上，一个一个地覆盖每一个盖构件。
图9是在将盖板40和元件晶片2粘合的状态下的沿着A-A’线的截面图。图10是在将盖板40和元件晶片2粘合的状态下的沿着X-X’线的截面图。在沿着A-A’线看时，盖板40的相邻的各个盖构件没有相连。另一方面，在沿着B-B’线看时，盖板40的相邻的各个盖构件相连。即，盖板40的各个盖构件在沿着B-B’线的方向相连。省略对盖板40的更加详细的结构的说明。
从图9和图10可知，加速度传感器20的密封部31和C区域的层叠结构均与盖板40接触。这样，按照实施方式1的制造方法，能够将密封部31和C区域的层叠结构用作安装盖板40时的涂胶部。
之后，元件晶片2被沿着图9和图10所示的切割线a和b切割成各个盖板40。其结果是，能够得到已被覆盖(capping)的加速度传感器20。
如上所述，根据实施方式1的制造方法，在半导体晶片21上垒积多个膜(第一绝缘膜22～结构体用厚膜)时，能够形成包围主要区域6的凹部10。主要区域6为多个膜中加速度传感器20所处(应该所处)的部分。由此，即使在从半导体晶片21外周侧在多个膜上发生裂隙的情况下，也能够阻止该裂隙向元件所处的区域的内侧扩展。并且，在实施方式1中，不是对半导体晶片21，而是对层叠在半导体晶片21之上的膜设置凹部10。根据这种方法，能够避免工序的复杂化，并能够实现裂隙对策。
为了形成具有支撑部和浮游部的薄膜结构体，需要相应的厚度的结构体用厚膜和牺牲膜。为此，在加速度传感器的制造工艺中，在半导体晶片上垒积绝缘膜、导电性膜、牺牲膜等材料和膜厚均不同的多种膜。其中，尤其在较厚地形成的结构体用厚膜的层叠工序中，来自半导体晶片外周侧的裂隙的发生概率较高。根据实施方式1，在此结构体用厚膜的层叠工序之前，能够形成凹部10。其结果是，即使在结构体用厚膜的层叠中或层叠后发生裂隙，也能够切实地阻止该裂隙影响元件的结构。由此，能够以较高的成品率进行加速度传感器的制造。
此外，在层叠了几μm～几十μm的厚度的结构体用厚膜的情况下，结构体用厚膜所具有的大的应力被施加给下层的膜。因此，在第一绝缘膜22～第三绝缘膜23中发生裂隙的可能性较高。特别是，第一绝缘膜22是厚度为2μm左右的较厚的膜，容易成为使裂隙传播的介质。因此，担心第一绝缘膜22成为裂隙扩展的介质。关于这点，根据第一实施方式，对第一绝缘膜22和第二绝缘膜27进行完全地蚀刻，直到半导体晶片21的表面露出，由此形成凹部10。因此，即使裂隙能够以第一绝缘膜22和第二绝缘膜27为介质从半导体晶片21的外周侧扩展，也能够切实地截断该裂隙的传播。
此外，在实施方式1中，对作为氧化膜的第一和第二绝缘膜施加蚀刻，形成有凹部10。因此，在用于形成凹部10的蚀刻工序结束后，成膜作为氮化膜的第三绝缘膜23。如上所述，第三绝缘膜23作为除去牺牲膜24时的蚀刻的阻挡部发挥作用。如果以在第三绝缘膜23的层叠后实施用于形成凹部10的蚀刻这种顺序推进工序时，则存在原来被期待在进行蚀刻时作为阻挡部发挥功能的第三绝缘膜23受到损伤的问题。关于这点，根据实施方式1，能够不妨碍第三绝缘膜23的作为阻挡部的功能，防止裂隙的坏影响。
并且，根据实施方式1的制造方法，在半导体晶片21外周侧(C区域)残留第一绝缘膜22和第二绝缘膜27的一部分，并形成凹部10。之后，在残部的膜之上层叠第三绝缘膜23、结构体用厚膜。这样，通过设置包围主要区域6的凹部10的方法，在实施裂隙对策的同时在C区域残留膜，最终能够将该C区域用作盖板40的涂胶部。这样，根据实施方式1，能够满足以下两个要求：对在膜上从半导体晶片的外缘侧的部分起发生裂隙的情况实施对策的要求，和为了作为盖板的涂胶部而在半导体晶片的外缘侧的部分上垒积膜的要求。
此外，在上述实施方式1中，图5的步骤S120的工序相当于上述第一发明中的“准备半导体晶片的工序”，步骤S122、S124、S126、S130、S132、S134的工序相当于上述第一发明中的“形成元件的工序”。并且，在实施方式1中，步骤S128的工序相当于上述第一发明中的“设置包围形成上述半导体晶片上的上述元件的区域的凹部、或/和相互连接排列并包围该区域的多个开口的工序”。并且，在实施方式1中，第一绝缘膜22和第二绝缘膜27相当于上述第一发明中的“上述多个膜中的至少一个”。
此外，在上述实施方式1的元件晶片2中，半导体晶片21相当于上述第三发明中的“半导体晶片”，第一绝缘膜22、第二绝缘膜27和第三绝缘膜23相当于上述第三发明中的“一个以上的膜”，加速度传感器20相当于上述第三发明中的“一个以上的元件”，图3的第一绝缘膜22～导电性膜25相当于上述第三发明中的“多个膜”，凹部10相当于上述第三发明中的“包围上述中央区域的凹部”。并且，在实施方式1的元件晶片2中，主要区域6相当于上述第三发明中的“中央区域”，C区域相当于上述第三发明中的“外周侧的区域”。
(实施方式1的变形例)
(第一变形例)
在实施方式1中，对第一绝缘膜22和第二绝缘膜27实施蚀刻，形成了凹部10。但是，本发明并不局限于此。能够以层叠在半导体晶片21上的多个膜中的一个以上的膜为对象，以包围主要区域6的方式设置凹部。例如，也可以在实施方式1中，在形成第三绝缘膜23后，对第一绝缘膜22、第二绝缘膜27、第三绝缘膜23的层叠结构实施蚀刻。
(第二变形例)
在实施方式1中，令凹部10为沿着主要区域6的外形的形状。但是，本发明并不局限于此。例如，如图11(a)所示，也可以形成沿着半导体晶片21的外周描绘曲线那样的凹部50。
此外，在实施方式1中，在从半导体晶片21的缘稍微靠近内侧设置有凹部10。但是，也可以如图11(b)所示，将凹部60设置在半导体晶片21的缘自身上。再有，图11(b)中，实际上是以描着半导体晶片21的缘的方式形成有阶梯差的状态，这种结构也属于本发明中的“凹部”的结构。
此外，如图11(c)所示，也可以直接沿着主要区域6的外缘(换言之，在主要区域6与C区域的分界线上)设置凹部65。在此情况下，凹部65位与主要区域6的外周的切割线上。
(第三变形例)
也可以代替实施方式1的凹部，如图12所示那样，排列多个开口70，包围主要区域6。在第三变形例中，邻接的开口70彼此连结并排列。采用这种结构，当来自半导体晶片21的外周侧的裂隙到达开口70时，也能够与实施方式1的凹部同样地阻止裂隙的行进。再有，当制造本变形例的元件晶片时，例如，只需变更图5所示的工序中的步骤S128的工序的内容即可。具体而言，如图12所示，以在主要区域6的周围形成多个开口70的方式设计蚀刻时的掩模的图案即可。并且，在图12中，以几重地包围主要区域6的方式格子状地排列有很多个开口70。但是，也可以不这样多重地包围主要区域6。并且，开口70的轮廓形状并不限定于图12那样的矩形，能够变更为各种轮廓形状。
再有，在实施方式1中，以使得半导体晶片21的表面从凹部10露出的方式进行蚀刻。但是，也可以使第一绝缘膜22的一部分残留在凹部10的底面部分上(换言之，在凹部10正下方的半导体晶片21的表面上)。
再有，近年来，在半导体晶片上形成例如加速度传感器等元件后，也有不进行切割，而将该晶片直接买卖的交易也开始进行(这种交易也称为“晶片贩卖”)。元件晶片2能够作为这种晶片贩卖的对象而被提供。并且，根据实施方式1，也可以进行在元件晶片2上粘合有盖板40的产品(也称为“带盖构件的元件晶片”)的交易。
再有，在上述实施方式1中，经过使用图5的流程图说明过的制造方法制造元件晶片2。但是，也可以根据图5的制造方法以外的制造方法制造本发明中的元件晶片。与制造方法的内容无关，通过设置包围主要区域的周围的凹部，能够实现对裂隙的对策。
实施方式2
在实施方式1中，设置包围主要区域6的凹部10，阻止裂隙向主要区域6的内侧扩展。与此相对，在实施方式2中，为了阻止裂隙的扩展，在主要区域6的内侧也设置凹部。
(实施方式2的结构)
图13是实施方式2的元件晶片202的平面图。实施方式2具备：沿着切割线b延伸的凹部210；和沿着切割线a延伸的凹部310，除此之外，具有与实施方式1相同的结构。再有，在图13中，虽然仅图示了一个加速度传感器20，但是实际上，在主要区域6的内部设置有很多个加速度传感器20。
如图13所示，在实施方式2中，在主要区域6内，以在纸面横方向上延伸的方式形成有多个凹部210，并且以在纸面纵方向上延伸的方式形成有多个凹部310。在图13中，为了方便，仅图示了几条，但是在实际上，沿着主要区域6内的所有切割线a、b，均设置有凹部210或凹部310。因此，各个加速度传感器20通过凹部210和凹部310成为被完全隔开的状态。
图14是沿着图13的A-A’线的元件晶片202的截面图。图示有加速度传感器20和位于其两边的切割线b。在实施方式2中沿着此切割线b设置凹部210。具体而言，通过除去第一绝缘膜22和第二绝缘膜27的切割线b上的部分得到凹部210。
图15是沿着图13的B-B’线的元件晶片202的截面图。图示有加速度传感器20和位于其两边的切割线a。在实施方式2中沿着此切割线a设置凹部310。通过除去第一绝缘膜22和第二绝缘膜27的切割线a上的部分得到凹部310。
第一绝缘膜22和第二绝缘膜27具有支撑加速度传感器的薄膜结构体28的功能。因此，这些绝缘膜为了充分地确保具备作为基底的功能，倾向于成为几μm级别的厚膜。而且，如前提的制造方法那样，在遍及半导体晶片21的整个面形成有第一绝缘膜22和第二绝缘膜27的情况下，第一绝缘膜22和第二绝缘膜27在包含半导体晶片21的外周部(C区域)和主要区域6内部的整个区域上相连接。在这种结构中，在裂隙侵入到主要区域6的内部的情况下，或在从主要区域6的内部发生裂隙的情况等下，有因裂隙的扩展而在主要区域6内部的加速度传感器20中损伤陆续扩展的担忧。
因此，实施方式2在主要区域6内沿切割线b设置有凹部210，沿切割线a设置有凹部310。通过凹部210和凹部310的存在，即使在某一个加速度传感器20中发生了裂隙，也能够防止邻接的其他的加速度传感器20受到损伤。
(实施方式2的制造方法)
图16是表示实施方式2的制造方法的流程图。图16的流程图除了步骤S228的工序以外，与图5所示的流程图相同。在实施方式2的制造方法中，首先，与实施方式1相同，进行步骤S120～S126的工序。
接着，在主要区域6内(在此阶段中，因为加速度传感器20没有完成，所以严格而言，是在半导体晶片21上设置有布线26的区域内)，设置凹部10、210和310(步骤S228)。具体而言，通过蚀刻除去第一绝缘膜22和第二绝缘膜27的切割线最终所处的部分。关于凹部10的形成与实施方式1相同。由此，与实施方式1相同，在层叠牺牲膜24和结构体用厚膜等具有较大的应力的厚膜的工序之前，能够实施裂隙对策。此外，在形成凹部210和凹部310时，与凹部10的形成时相同，以使得半导体晶片21的表面露出的方式进行蚀刻。
之后，与实施方式1相同，进行步骤S130～S134的工序。由此，能够得到图13～图15所示的元件晶片202。之后，通过与实施方式1相同地实施步骤S136和S138，最终能够得到粘贴有盖板40的状态的元件晶片202。根据以上说明的实施方式2的制造方法，与实施方式1的制造方法相同，能够在有效的时刻在元件晶片202上设置对阻止裂隙的传播有效的结构的凹部。
此外，在上述实施方式2中，图16的步骤S120的工序相当于上述第二发明中的“准备半导体晶片的工序”，步骤S122、S124、S126、S130、S132、S134的工序相当于上述第二发明中的“形成元件的工序”。此外，在实施方式2中，形成步骤S228的工序中包含的凹部210和310的蚀刻工序相当于上述第二发明中的“以隔开上述多个元件的方式形成延伸的凹部的工序”。此外，在实施方式2中，第一绝缘膜22和第二绝缘膜27相当于上述第二发明中的“至少一个膜”。
此外，在上述实施方式2的元件晶片202中，半导体晶片21相当于上述第四发明中的“半导体晶片”，第一绝缘膜22和第二绝缘膜27相当于上述第四发明中的“一个以上的膜”，构成一个加速度传感器20的一组布线26相当于上述第四发明中的“布线”，薄膜结构体28相当于上述第四发明中的“薄膜结构体”，凹部210和310相当于上述第四发明中的“凹部”。此外，在实施方式2的元件晶片202中，主要区域6相当于上述第四发明中的“中央区域”。
(实施方式2的变形例)
(第一变形例)
图17是表示实施方式2的第一变形例的图。在该第一变形例中，与实施方式2不同，仅在牺牲膜24上设置凹部(图17的凹部220)。如上所述，牺牲膜24为几μm级别(例如2μm左右)的厚膜，在释放工序之前作为支撑薄膜结构体28的基底发挥作用。此外，当在沿着A-A’线的方向邻接的加速度传感器20之间连续地设置有牺牲膜24时，裂隙以作为厚膜的牺牲膜24为介质，容易在邻接的加速度传感器20之间传播。关于这一点，根据第一变形例，因为在作为厚膜的牺牲膜24上设置有凹部220，所以能够切实地阻止以牺牲膜24为介质的裂隙的传播。
在制造该第一变形例时，例如在图16的流程中，也可以将步骤S228中的形成凹部210、310的工序移至步骤S132之后。
(第二变形例)
图18是表示实施方式2的第二变形例的图。此第二变形例是将实施方式2和上述实施方式2的第一变形例组合后的变形例。根据第二变形例，在第一绝缘膜22和第二绝缘膜27上形成有凹部230。牺牲膜24以重叠的方式位于该凹部上，牺牲膜24的凹部230内的部分局部被形成得较薄。其结果是，位于凹部230内的牺牲膜24的上表面低于第二绝缘膜27的上表面。根据这种结构，能够阻止第一绝缘膜22和第二绝缘膜27中的裂隙传播、和牺牲膜24中的裂隙传播这两方。
在图16的流程图中，在步骤S228进行第一次的蚀刻工序，在步骤S130的牺牲膜24的层叠工序后，再次在相同位置进行第二次蚀刻工序，由此能够实现该第二变形例。
再有，实施方式2的元件晶片202具备：包围主要区域6的周围的凹部10；和在主要区域6内部延伸的凹部210、310这两方。但是，本发明并不局限于此。也可以使元件晶片为仅具备凹部210和310的结构。由此，至少能够实现主要区域6的内部的裂隙对策。
此外，在实施方式2中，沿主要区域6内的切割线a、b这两方设置有凹部。但是，本发明并不限定于此。也能够仅以切割线a、b中的任一方的切割线为对象设置凹部。即，也可以将元件晶片202变形为仅具备凹部210和凹部310中的一方的结构。例如，在仅设置有凹部210的情况下，成为在图13的纸面的横方向上，第一绝缘膜22和第二绝缘膜27在邻接的加速度传感器20之间连接状态。在此情况下，凹部210以横穿图13的纸面的方式隔开加速度传感器20。
此外，在实施方式2中，以沿着切割线a、b在主要区域6内呈直线地延伸的方式形成有凹部。但是，本发明并不局限于此。通常，多条切割线在主要区域6内交叉。因此，也可以以下述方式设置凹部，即，在切割线的交叉点改变其方向，以弯曲前进的方式设置。例如，也可以在平面方向看以在主要区域6内描绘矩形等的方式设置沿着切割线延伸的凹部。
再有，在上述实施方式2中，经过使用图16的流程图说明过的制造方法制造元件晶片202。但是，也可以按照图16的制造方法以外的制造方法制造本发明中的元件晶片。与制造方法的内容无关，通过设置沿着切割线的凹部，能够实现对裂隙的对策。
再有，在实施方式1～3中，以在半导体晶片上形成的元件为加速度传感器的情况为前提。但是，本发明不限定于加速度传感器，能够应用于在半导体晶片上形成各种具有微小结构体的元件(所谓MEMS元件：Micro Electro Mechanical Systems，微电子机械系统)的情况。在实施方式1的制造方法中，从在作为薄膜结构体28的材料的结构体用厚膜的层叠时容易发生裂隙的背景出发，在结构体用厚膜的层叠工序之前形成有凹部10。但是，本发明对上述成为前提的制造方法以外的方法中也能够应用。从这种观点出发，例如也能够在应该被层叠的多个膜都在半导体晶片上垒积后，形成凹部10、210或310。并且，在实施方式中，如上所述，本发明并不仅局限于成为实施方式的前提的制造方法。能够以在半导体晶片上层叠多个膜，并与该多个膜的层叠并行地对这些多个膜实施各种加工(换言之，在各个膜的层叠工序之间夹着加工工序)，由此形成微小结构体元件的各种制造方法为对象。

Claims (15)

1.一种元件晶片的制造方法，其特征在于，具有：
准备半导体晶片的工序；
在所述半导体晶片上层叠多个膜，通过与该多个膜的层叠并行地对该多个膜进行加工，从而在所述半导体晶片上的中央区域形成元件的工序；以及
在所述多个膜的至少一个上，设置对形成所述半导体晶片上的所述元件的区域进行包围的凹部，或/和设置在该区域的周围排列并包围该区域的多个开口的工序。
2.如权利要求1所述的元件晶片的制造方法，其特征在于：
所述多个膜至少包含一个牺牲膜，
形成所述元件的工序包含使用所述牺牲膜的蚀刻工序。
3.如权利要求1所述的元件晶片的制造方法，其特征在于：
所述元件是加速度传感器，具备：布线；以及薄膜结构体，该薄膜结构体具有与该布线连接的支撑部和被该支撑部支撑并能够游动的浮游部，
形成所述元件的工序包括：
在所述半导体晶片上层叠一个以上的绝缘膜的工序；
在该一个以上的绝缘膜上形成所述布线的工序；
在形成有该布线的该一个以上的绝缘膜上，设置用于形成所述薄膜结构体的导电性膜的工序；以及
加工该导电性膜并形成所述薄膜结构体的工序，
在设置所述凹部或/和所述多个开口的工序中，在层叠所述导电性膜之前，设置该凹部或/和该多个开口。
4.如权利要求3所述的元件晶片的制造方法，其特征在于：
形成所述凹部或/和所述多个开口的工序包含：在层叠所述多个膜的途中，通过蚀刻除去层叠在所述半导体晶片上的膜的该半导体晶片外周侧部分的一部分的工序，
形成所述元件的工序包含：在所述半导体晶片上层叠的膜的所述半导体晶片外周侧部分中，在没有通过蚀刻被除去的残部上进一步重叠一个以上的膜的工序，
该元件晶片的制造方法还包括：
准备盖板的工序，该盖板具备一个以上的用于所述加速度传感器的盖子的盖构件；以及
在使所述盖板与重叠在所述残部上的所述一个以上的膜接触的状态下，将所述盖板固定在形成有所述加速度传感器的所述半导体晶片上的工序。
5.如权利要求1所述的元件晶片的制造方法，其特征在于：
形成所述元件的工序是以在所述半导体晶片的面方向上排列的方式形成多个该元件的工序，
该元件晶片的制造方法还具有：
在所述多个膜的至少一个上，形成以隔开所述多个元件的方式延伸的凹部的工序。
6.一种元件晶片的制造方法，其特征在于，具有：
准备半导体晶片的工序；
在所述半导体晶片上层叠多个膜，通过与该多个膜的层叠并行地对该多个膜进行加工，从而在所述半导体晶片上的规定的区域上，以在该半导体晶片的面方向上排列的方式形成多个元件的工序；以及
在所述多个膜中的除了位于最上的膜以外的至少一个膜上，形成以隔开所述多个元件的方式延伸的凹部的工序。
7.如权利要求6所述的元件晶片的制造方法，其特征在于：
所述多个元件是加速度传感器，具备：布线；以及薄膜结构体，该薄膜结构体具有与该布线连接的支撑部以及被该支撑部支撑并能够游动的浮游部，
形成所述元件的工序包括：
在所述半导体晶片上层叠一个以上的绝缘膜的工序；
在该一个以上的绝缘膜上形成所述布线的工序；
在形成有该布线的该一个以上的绝缘膜上，层叠用于形成所述薄膜结构体的导电性膜的工序；以及
加工该导电性膜并形成所述薄膜结构体的工序，
在形成所述凹部的工序中，在形成有所述布线的所述一个以上的绝缘膜上形成所述凹部。
8.一种元件的制造方法，其特征在于，具有：
权利要求1所述的元件晶片的制造方法；以及
对形成有所述元件的所述半导体晶片进行切割的工序。
9.一种元件晶片，其特征在于，具备：
半导体晶片；
在所述半导体晶片上层叠的一个以上的膜；以及
在所述一个以上的膜上的所述半导体晶片的中央区域上设置的一个以上的元件，
在所述半导体晶片的外周侧的区域上垒积有包含所述一个以上的膜的多个膜，
在所述半导体晶片的外周侧的所述多个膜中的至少一个上，设置有包围所述中央区域的凹部，或/和设置有在该中央区域的周围排列并包围该区域的多个开口。
10.如权利要求9所述的元件晶片，其特征在于：
所述元件是加速度传感器，具备：布线；薄膜结构体，该薄膜结构体具有与该布线连接的支撑部和被该支撑部支撑并能够游动的浮游部；以及以包围所述薄膜结构体的方式设置的凸部，
在所述半导体晶片的外周侧区域的所述一个以上的膜上层叠有一个以上的其他膜，该一个以上的其他膜的上表面形成为与所述凸部的上表面是大致相同的高度。
11.如权利要求9所述的元件晶片，其特征在于：
所述一个以上的元件是多个元件，
在所述多个膜的所述半导体晶片上的中央区域的内部，设置有以隔开所述多个元件的方式延伸的凹部。
12.如权利要求11所述的元件晶片，其特征在于：
以隔开所述多个元件的方式延伸的凹部在所述元件区域内交叉设置。
13.一种带盖子的元件晶片，其特征在于，具备：
权利要求9所述的元件晶片；以及
形成有对所述加速度传感器的盖子使用的盖构件的盖板，
所述盖板，在与所述元件晶片的所述多个膜的所述半导体晶片上的外周侧的区域的上表面、和该元件晶片的所述凸部的上表面这两方相接的状态下，固定在该元件晶片上。
14.一种元件晶片，其特征在于，具备：
半导体晶片；
在所述半导体晶片上层叠的一个以上的绝缘膜；
在所述一个以上的绝缘膜的所述半导体晶片的中央区域上设置的多个布线；以及
分别设置在所述多个布线上并且分别与该布线连接的多个薄膜结构体，
在所述一个以上的绝缘膜上，设置有以隔开所述多个薄膜结构体的方式延伸的凹部。
15.一种元件晶片，其特征在于，具备：
半导体晶片；
在所述半导体晶片上层叠的一个以上的绝缘膜；
在所述一个以上的绝缘膜的所述半导体晶片的中央区域上设置的多个布线；
在所述一个以上的绝缘膜和所述多个布线上重叠设置并且具备各自露出该布线的多个开口的牺牲膜；以及
设置在所述牺牲膜上并且各自经由所述开口与所述布线连接的多个薄膜结构体，
在所述牺牲膜上设置有以隔开所述多个薄膜结构体的方式延伸的凹部。
CN2008101664733A 2008-03-17 2008-10-09 元件晶片和元件晶片的制造方法 Active CN101539586B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008067786 2008-03-17
JP2008067786A JP5446107B2 (ja) 2008-03-17 2008-03-17 素子ウェハおよび素子ウェハの製造方法
JP2008-067786 2008-03-17

Publications (2)

Publication Number Publication Date
CN101539586A true CN101539586A (zh) 2009-09-23
CN101539586B CN101539586B (zh) 2013-01-09

Family

ID=41051579

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101664733A Active CN101539586B (zh) 2008-03-17 2008-10-09 元件晶片和元件晶片的制造方法

Country Status (6)

Country Link
US (1) US8304899B2 (zh)
JP (1) JP5446107B2 (zh)
KR (1) KR101198288B1 (zh)
CN (1) CN101539586B (zh)
DE (1) DE102008037947B4 (zh)
TW (1) TWI375277B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5814554B2 (ja) * 2011-02-02 2015-11-17 ラピスセミコンダクタ株式会社 半導体装置の製造方法
JP5916336B2 (ja) * 2011-10-17 2016-05-11 株式会社ディスコ ウエーハの研削方法
JP2014184513A (ja) * 2013-03-22 2014-10-02 Toshiba Corp 電気部品およびその製造方法
JP6453790B2 (ja) * 2016-02-24 2019-01-16 日立オートモティブシステムズ株式会社 物理量検出装置
JP7240149B2 (ja) * 2018-08-29 2023-03-15 キオクシア株式会社 半導体装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5522818A (en) * 1978-08-04 1980-02-18 Hitachi Ltd Method of semiconductor pressure sensor chip
JPH0230132A (ja) 1988-07-19 1990-01-31 Nec Corp 半導体装置の製造方法
JPH0645315A (ja) 1991-02-06 1994-02-18 Victor Co Of Japan Ltd 半導体装置及び半導体素子
DE4126100A1 (de) 1991-08-07 1993-02-18 Univ Chemnitz Tech Mikromechanischer drehbeschleunigungssensor
JPH0745560A (ja) 1993-07-27 1995-02-14 Omron Corp 半導体装置及びその製造方法
JP4258105B2 (ja) 2000-06-27 2009-04-30 株式会社デンソー 半導体装置の製造方法
WO2002103808A1 (fr) 2001-06-13 2002-12-27 Mitsubishi Denki Kabushiki Kaisha Structure de films minces et son procede de fabrication et accelerometre et son procede de fabrication
CN1221035C (zh) * 2001-08-01 2005-09-28 三菱电机株式会社 薄膜构造体的制造方法
US6918282B2 (en) * 2003-03-27 2005-07-19 Delphi Technologies, Inc. Self-test circuit and method for testing a microsensor
JP2005072538A (ja) 2003-08-28 2005-03-17 Renesas Technology Corp 半導体装置
JP2005077349A (ja) * 2003-09-03 2005-03-24 Mitsubishi Electric Corp 加速度センサ
JP2005123263A (ja) 2003-10-14 2005-05-12 Shinko Electric Ind Co Ltd 半導体ウェハの加工方法
JP2005172543A (ja) 2003-12-10 2005-06-30 Mitsubishi Electric Corp 加速度センサおよび加速度センサの製造方法
JPWO2005062356A1 (ja) * 2003-12-24 2007-07-19 株式会社日立製作所 装置とその製造方法
JP2005217320A (ja) 2004-01-30 2005-08-11 Renesas Technology Corp 配線形成方法、半導体装置の製造方法並びに半導体実装装置の製造方法
JP4633574B2 (ja) * 2005-08-08 2011-02-16 三菱電機株式会社 薄膜構造体およびその製造方法
EP1951612A2 (en) 2005-11-17 2008-08-06 Koninklijke Philips Electronics N.V. Electronic device comprising a mems element
JP4732286B2 (ja) 2006-09-12 2011-07-27 株式会社タイトー ゲームシステム、ゲーム機及び音声情報端末
US7934423B2 (en) * 2007-12-10 2011-05-03 Invensense, Inc. Vertically integrated 3-axis MEMS angular accelerometer with integrated electronics

Also Published As

Publication number Publication date
JP2009224577A (ja) 2009-10-01
KR101198288B1 (ko) 2012-11-09
US8304899B2 (en) 2012-11-06
TWI375277B (en) 2012-10-21
TW200941580A (en) 2009-10-01
DE102008037947B4 (de) 2013-06-06
US20090230485A1 (en) 2009-09-17
KR20090099445A (ko) 2009-09-22
DE102008037947A1 (de) 2009-10-08
JP5446107B2 (ja) 2014-03-19
CN101539586B (zh) 2013-01-09

Similar Documents

Publication Publication Date Title
CN102134054B (zh) 用于制造微机电系统装置的方法
US11678133B2 (en) Structure for integrated microphone
CN100423178C (zh) 集成驱动器工艺流程
CN102244054B (zh) 晶片封装体及其形成方法
US7863072B2 (en) Micromechanical diaphragm sensor having a double diaphragm
JP5074549B2 (ja) 回路基板およびその製造方法
CN101539586B (zh) 元件晶片和元件晶片的制造方法
CN102448002A (zh) 电容式传声器阵列芯片
CN100505211C (zh) 半导体芯片和半导体晶片的制造方法
CN112885793A (zh) 芯片封装结构及其制造方法
JP4567126B2 (ja) 集積デバイスの製造方法および集積デバイス
JP2006062002A (ja) 半導体装置の個片化方法
JP4248355B2 (ja) 半導体装置および半導体装置の製造方法
EP3682210B1 (en) Capacitive pressure sensors and other devices having a suspended membrane and having rounded corners at an anchor edge
CN214428623U (zh) 芯片封装结构
CN108417591B (zh) 高电性能的芯片封装结构及制作方法
US6815265B2 (en) Method of fabricating a semiconductor device with a passivation film
US8384214B2 (en) Semiconductor structure, pad structure and protection structure
JP2008010961A (ja) 音響感応装置
JP2010501115A (ja) 基板と基板上の突起電極との間の応力低減
JP2010243420A (ja) Ｍｅｍｓセンサ及び製造方法
CN102891133A (zh) 晶片封装体及其形成方法
JP2009078315A (ja) 封止構造及びその製造方法
JP6515691B2 (ja) 半導体装置の製造方法
JP2015198162A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant