CN101533671A - 非易失性存储装置及其操作方法 - Google Patents

非易失性存储装置及其操作方法 Download PDF

Info

Publication number
CN101533671A
CN101533671A CN200810127539A CN200810127539A CN101533671A CN 101533671 A CN101533671 A CN 101533671A CN 200810127539 A CN200810127539 A CN 200810127539A CN 200810127539 A CN200810127539 A CN 200810127539A CN 101533671 A CN101533671 A CN 101533671A
Authority
CN
China
Prior art keywords
data
word line
storage unit
transitional information
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200810127539A
Other languages
English (en)
Other versions
CN101533671B (zh
Inventor
辛兑浩
杨中燮
郑畯燮
金有声
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101533671A publication Critical patent/CN101533671A/zh
Application granted granted Critical
Publication of CN101533671B publication Critical patent/CN101533671B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

本发明公开了一种非易失性存储装置及其操作方法。该非易失性存储装置包括：编码器，其被配置成以字线为单位设置随机数据，并通过对该随机数据和所输入的用于编程的第一数据进行逻辑运算来产生要编程到存储单元中的第二数据；以及数据转换电路，其被配置成具有解码器，该解码器用于通过对从存储单元中读取的第二数据和该随机数据进行逻辑运算来产生第一数据。

Description

非易失性存储装置及其操作方法
相关申请的交叉引用
本申请要求2008年3月10日提交的韩国专利申请第10-2008-0021942号的优先权，其全部内容通过引用包含于此。
技术领域
本发明涉及非易失性存储装置。更具体来说，本发明涉及减少错误的用于对数据进行编程和读取的非易失性存储装置。
背景技术
一般来说，闪速存储装置分为NAND闪速存储器和NOR闪速存储器。在NOR闪速存储器中，每个存储单元独立连接到位线和字线，所以NOR闪速存储器具有良好的随机存取时间。而在NAND闪速存储器中，因为存储单元是串联连接的，所以一个单元串只需要一个接触部，因此NAND闪速存储器具有良好的集成特性。因此，在高密度闪速存储器中通常采用NAND闪速存储器。
近来，对在一个存储单元中存储多个数据位的多位单元进行了积极研究以增强上述闪速存储器的集成度。这种存储单元被称为多电平单元(multi level cell，在下文中称为“MLC”)。存储一个数据位的存储单元被称为单电平单元(SLC，single level cell)。
MLC具有多个阈值电压分布以存储多个数据位。这意谓着数据是根据单元分布电压中的每一个来存储的。
图1是示出闪速存储装置中的存储单元阵列的视图。
在图1中，具有存储单元的存储单元阵列110包括多个单元串。
每个单元串连接到对应的位线BL。另外，在每个单元串中，存储单元C串联连接在漏极选择晶体管DST和源极选择晶体管SST之间。
存储单元的栅极连接到字线WL。
图1中的存储单元阵列110包括第一字线WL<0>至第三十二字线WL<31>。
一对位线连接到对应的页缓冲器120。在其它实施方式中，页缓冲器120可以连接到不同数量的位线。
在对存储单元阵列110的第三十字线WL<29>进行编程的情况下，将编程电压施加到第三十字线WL<29>，并将通过电压(pass voltage)Vpass提供给其它字线。这里，由于在存储单元C是MLC的情况下一个存储单元存储多个位，所以在读取操作中被编程的存储单元的阈值电压可能基于该被编程的存储单元的外围单元串(或者相邻单元串)中的存储单元是否被编程而改变(后向模式依赖性(BPD，back pattern dependency))。
为了减小BPD，从第一字线WL<0>开始依次对字线WL<0>至WL<31>进行编程。
图2示出由于BPD而导致的存储单元的阈值电压分布。如图所示，由于附近被编程的存储单元的影响而产生过编程OP(over-programmed)存储单元或者欠编程UP(under-programmed)存储单元，因此存储单元的阈值电压分布可能加宽。在这种情况下，MLC的阈值电压之间的裕量将变窄。
如果过大地增加施加到未选择的字线的通过电压以减少BPD，则可能导致对不希望的存储单元进行编程的干扰现象。
发明内容
本发明涉及一种非易失性存储装置及其操作方法，用于对要编程到存储单元中的数据进行随机化并存储随机化的数据。
根据本发明的一个示例实施例的非易失性存储装置包括：编码器，其被配置成以字线为单位设置随机数据，并通过对该随机数据和所输入的用于编程的第一数据进行逻辑运算来产生要编程到存储单元中的第二数据；以及数据转换电路，其被配置成具有解码器，该解码器用于通过对从存储单元中读取的第二数据和该随机数据进行逻辑运算来产生第一数据。
设置的随机数据是以字线为单位随机设置的“1”或“0”。
数据转换电路还包括存储电路，该存储电路用于根据每个字线的地址存储设置的随机数据。
数据转换电路还包括随机数据产生器，该随机数据产生器用于随机产生“1”或“0”作为设置的随机数据。
编码器对第一数据和设置的随机数据进行XOR运算，解码器对第二数据和设置的随机数据进行XOR运算。
根据本发明的另一个示例实施例的非易失性存储装置包括：存储单元阵列，其中的存储单元耦合到字线和位线；页缓冲器电路，其被配置成具有页缓冲器，该页缓冲器用于将数据编程到存储单元中或读取存储在存储单元中的数据；数据转换电路，其被配置成通过使用设置的数据将输入的用于编程的输入数据编码成要编程的数据，或者将从特定存储单元中读取的数据解码成与读取的数据相对应的输入的用于编程的数据；Y解码器，其被配置成根据输入的地址信息将数据转换电路耦合到页缓冲器电路；以及控制电路，其被配置成控制数据转换电路，使得数据转换电路根据地址信息选择用于编码或解码的设置数据。
数据转换电路包括：编码器，其被配置成通过对以字线为单位设置的设置数据和第一数据进行逻辑运算将输入的用于编程的第一数据编码为要编程到存储单元中的第二数据；以及解码器，其被配置成通过对从存储单元中读取的第二数据和设置数据进行逻辑运算将第二数据解码为第一数据。
设置数据是以字线为单位随机设置的第一逻辑电平数据或第二逻辑电平数据。
数据转换电路还包括存储电路，用于根据每个字线的地址存储设置数据。
数据转换电路还包括随机数据产生器，用于随机产生第一逻辑电平数据或第二逻辑电平数据作为设置数据。
编码器对第一数据和设置数据进行XOR运算，解码器对第二数据和设置数据进行XOR运算。
根据本发明的另一示例实施例的非易失性存储装置包括：存储单元阵列，其中的存储单元耦合到字线和位线；页缓冲器电路，其被配置成具有页缓冲器，用于将数据编程到存储单元中或者从存储单元中读取数据；以及Y解码器，其被配置成输出编码数据和解码数据，其中通过使用设置数据对输入的用于编程的输入数据进行编码来产生要编程的编码数据，并且通过对从特定存储单元中读取的数据进行解码来产生解码数据，解码数据是与读取的数据相对应的输入的用于编程的数据。
根据本发明的另一示例实施例的非易失性存储装置包括：存储单元阵列，其中的存储单元耦合到字线和位线；页缓冲器电路，其被配置成具有页缓冲器，用于将数据编程到存储单元中或者从存储单元中读取数据；Y解码器，其被配置成根据输入的地址信息提供页缓冲器电路中的数据的输入/输出路径；以及数据输入/输出电路，其耦合到Y解码器，并且被配置成输出编码数据和解码数据，其中通过使用设置数据对输入的用于编程的输入数据进行编码来产生要编程的编码数据，并且通过对从特定存储单元中读取的数据进行解码来产生解码数据，解码数据是与读取的数据相对应的输入的用于编程的数据。
根据本发明的一个示例实施例的操作非易失性存储装置的方法包括：随机产生第一逻辑电平数据或者第二逻辑电平数据，并对应于每个字线存储产生的数据作为设置数据；通过对输入的用于编程的第一数据和对选择的用于编程的字线设置的设置数据进行逻辑运算来产生第二数据；以及将第二数据编程到所选择的字线的存储单元中。
通过对设置数据和第一数据进行XOR运算来产生第二数据。
当存储单元被擦除时相应地重新设置设置数据。
该方法还包括：从存储单元中读取第二数据；以及通过对读取的第二数据和设置数据进行逻辑运算来产生第一数据。
通过对第二数据和设置数据进行XOR运算来产生第一数据。
根据本发明的另一示例实施例的操作非易失性存储装置的方法包括：随机产生第一逻辑电平数据或第二逻辑电平数据并对应于每个字线存储产生的数据作为设置数据；通过对输入的用于编程的第一数据和对选择的用于编程的字线设置的设置数据进行逻辑运算来产生第二数据并且对产生的第二数据进行编程；以及根据读取命令读取第二数据，通过对读取的第二数据和设置数据进行逻辑运算来产生第一数据，并输出产生的第一数据。
如上所述，本发明的非易失性存储装置及其操作方法通过使用随机数据来控制被编程的存储单元和没有被编程的存储单元的相似比率，从而使外围被编程存储单元的影响最小化。
附图说明
图1是示出闪速存储装置中的存储单元阵列的视图；
图2是示出由于BPD而导致的存储单元的阈值电压分布的视图；
图3A是示出闪速存储装置的框图；
图3B是示出图3A中的数据转换电路的框图；
图3C是示出图3B中对随机数据进行编码和解码的处理的视图；
图4是示出根据本发明的一个示例实施例的闪速存储装置中的编程操作的流程图；以及
图5是示出根据本发明的一个示例实施例的闪速存储装置中的读取操作的流程图。
具体实施方式
下面，参考附图更详细地说明本发明的实施例。
图3A是示出闪速存储装置的框图。闪速存储装置300包括存储单元阵列310、页缓冲器电路320、Y解码器330、X解码器340、电压提供电路350、控制电路360、数据输入/输出电路370以及数据转换电路380。
存储单元阵列310具有多个单元串，其中每个单元串具有多个串联的存储单元。在此，每个单元串耦合到对应的位线BL。另外，存储单元的栅极耦合到字线WL。
页缓冲器电路320具有多个页缓冲器。每个页缓冲器耦合到存储单元阵列310的一定数量(例如2个)的位线BL。
页缓冲器临时存储要被编程到选择的存储单元中的数据并通过对应的位线BL将所存储的数据提供给存储单元，或者读取存储在存储单元中的数据并临时存储所读取的数据。
页缓冲器可以包括多个锁存电路。可以将要高速缓存/编程的数据输入到一个锁存电路，而使用另一个锁存电路进行编程操作。
Y解码器330根据输入地址提供到页缓冲器电路320的页缓冲器的输入/输出路径。X解码器根据输入地址选择存储单元阵列310的字线。电压提供电路350根据控制电路360的控制产生操作电压，该操作电压提供给通过X解码器340耦合的字线。
控制电路360根据操作命令输出控制信号，并控制电压提供电路350，使得电压提供电路350根据存储单元阵列310的数据编程步骤将预先设置的通过电压提供给对应的字线。
数据输入/输出电路370将通过IO垫(或I/O垫)输入的要编程的数据发送到数据转换电路380，或者将数据转换电路380解码的数据提供给IO垫。
数据转换电路380使用从数据输入/输出电路370发送的要编程的数据和随机产生的数据进行编码处理，并通过Y解码器330将编码数据提供给页缓冲器电路320，使得编码数据被编程。
另外，数据转换电路380在读取操作中对由页缓冲器电路320读取的数据进行解码，从而将读取的数据转换回原始数据，然后将解码数据输出到数据输入/输出电路370。
图3B是示出图3A中的数据转换电路的框图。数据转换电路380包括数据产生器381(或者随机数据产生器)、存储电路382、编码器384和解码器383。
在闪速存储装置300的初始化中，随机数据产生器381产生对应于存储单元阵列310的每个字线WL的随机数据(或者转换信息)。在另一个实施例中，产生的数据不是随机的，也就是说，使用预定的规则。
存储电路382存储所产生的随机数据(或者转换信息)。在此，根据存储块的地址划分存储在存储电路382中的随机数据，在本实施例中将一位信息(“1”或“0”)分配给每个存储块的字线。因此，如果存储单元阵列310中的存储块具有32个字线，则将32位随机数据分配给该存储块。在其它实施例中，可以使用一位以上的随机数据(或转换信息)。
可以使用伪随机数字产生器等来实现随机数据产生器381。
编码器384从数据输入/输出电路370接收输入数据，并根据从控制电路360接收到的控制信号从存储电路382与要编程的字线相对应地加载随机数据。在此，通过使用该输入数据和所加载的随机数据产生要编程到对应的存储单元中的数据。所加载的随机数据是例如在闪速存储装置300的初始化期间分配给要编程的字线的一位数据(或信息)。
通过对随机数据和输入数据的每一位进行XOR(异或)运算来产生要编程的数据。将根据XOR运算产生的数据通过Y解码器330输入到页缓冲器电路320。
解码器383通过对存储的数据进行解码产生要输出的数据。具体来说，解码器383根据读取操作接收存储在页缓冲器电路320中的读取的数据。解码器从存储电路382加载(或接收)随机数据，其中该随机数据是分配给与读取操作相关的字线的数据。然后，解码器383通过对所加载的随机数据和所读取的数据进行XOR运算产生要输出的“实际”数据(或输出数据)。对随机数据和读取的数据的每一位进行XOR运算。
图3C是示出图3B中对随机数据进行编码和解码的处理的视图，其示出与一个存储块BL相关的元件。作为一个块示出随机数据产生器381和存储电路382。
在图3C中，对分配给存储块BL中的每个字线(或页)的随机数据和输入数据进行XOR运算，并且将通过XOR运算产生的数据编程到存储单元中。另外，对从存储块BL输出的数据和对应的随机数据进行XOR运算，然后输出通过XOR运算产生的数据。
在本实施例中，以存储块为单位管理(或存储)随机数据产生器381产生的随机数据。也就是说，存储块中的字线的随机数据存储在存储电路382中。如果对应的存储块被擦除，则删除所存储的随机数据。然后，可以产生并存储新的随机数据。
图4是示出根据本发明的一个实施例的闪速存储装置中的编程操作的流程图。在步骤S401，根据编程命令通过IO垫将要编程的数据(或输入数据)输入到数据输入/输出电路370。数据输入/输出电路370将该输入数据提供给数据转换电路380中的编码器384。
在步骤S403，编码器384根据控制电路360的控制信号从存储电路382加载(或接收)随机数据。所接收的随机数据是分配给与该编程操作相关的字线的数据。如图3A至图3C所示，该随机数据由数据转换电路380中的随机数据产生器381产生并存储在存储电路382中。
在步骤S405，编码器384使用输入数据和随机数据产生要编程的数据(或者编码数据)。将产生的数据(或者编码数据)输入到页缓冲器电路320中的页缓冲器，以将其编程到存储单元中(步骤S407)。如上所述，通过对随机数据和输入数据进行XOR运算来产生编码数据。
例如，在假定输入数据和随机数据分别是“111001”和“1”的情况下，要编程的编码数据是“000110”。
在步骤S409，将要编程的编码数据从页缓冲器电路320中的页缓冲器编程到存储单元中。
图5是示出根据本发明的一个实施例的闪速存储装置中的读取操作的流程图。在步骤S501，控制电路360根据读取命令通过页缓冲器电路320从存储单元阵列310中选择的存储单元(或选择的页)中读取数据。通过选择对应的字线读取所选择的存储单元。通过Y解码器330将读取的数据提供给解码器383。
在步骤S503，解码器383根据控制电路360的控制信号加载(或接收)对应于与所读取的数据相关的字线的随机数据。
在步骤S505，解码器383通过使用所加载的随机数据和读取的数据产生要被输出到IO垫的数据。如上所述，通过对所加载的随机数据和读取的数据进行XOR运算来产生输出数据(或解码数据)。
再参考图4，假设接收到的输入数据是“111001”。该输入数据被编码为“000110”并且被编程到存储单元中。如果根据图5读取同一存储单元，则读取的数据是“000110”。然后，使用分配给所选择的字线的随机数据“1”对读取的数据进行解码，该随机数据与编码步骤所使用的相同。解码器383使用该随机数据作为输入之一对读取的数据进行XOR运算。产生的数据(或者解码数据)是“111001”，与接收到的输入数据相同。
在步骤S507，通过数据输入/输出电路370将解码器383产生的数据(或者解码数据)输出到IO垫。
简而言之，输入数据与从解码器383输出的数据相同，并且存储单元阵列310中被编程的存储单元的比率是最大值50％。另外，存储单元阵列310中没有被编程的存储单元的比率是最大值50％。其结果是，可以减小BPD的影响。
在本说明书中提到的“一个实施例”、“实施例”、“示例实施例”等表示结合该实施例描述的特定特征、结构或特性包括在本发明的至少一个实施例中。在本说明书中的不同位置该短语的出现不一定都是指同一实施例。此外，当结合任意实施例描述特定特征、结构或特性时，应当认为结合其它实施例来实现该特征、结构或特性在本领域的技术人员的理解范围内。
尽管参考多个说明性实施例描述了实施方案，但是应当理解，本领域的技术人员可以提出落入本公开的原理的精神和范围内的多个其它变形例和实施例。更具体来说，在说明书、附图和所附权利要求的范围内，可以对本组合配置的构成部分和/或配置进行各种变化和变形。除了构成部分和/或配置的变化和变形以外，对于本领域的技术人员来说，替代用途也是明显的。

Claims (20)

1.一种非易失性存储装置，包括：
存储单元块，其具有多个存储单元并且与多个字线相关联，每个字线与转换信息相关联；
编码器，其被配置成在编程操作期间接收与第一字线相关联的第一存储单元的输入数据并使用与第一字线相关联的第一转换信息产生编码数据，使得可以将编码数据编程到第一存储单元中；以及
解码器，其被配置成在读取操作期间接收从与第二字线相关联的第二存储单元中读取的数据并使用与第二字线相关联的第二转换信息产生解码数据，使得可以响应于读取操作输出解码数据。
2.根据权利要求1所述的非易失性存储装置，其中解码器通过页缓冲器电路从第二存储单元接收读取的数据，其中每个转换信息是一位。
3.根据权利要求1所述的非易失性存储装置，还包括：
数据转换电路，其耦合到数据输入/输出电路和控制电路，其中数据转换电路包括编码器、解码器和存储电路，所述存储电路被配置成存储与存储块相关联的每个字线的转换信息。
4.根据权利要求1所述的非易失性存储装置，其中数据转换电路还包括随机数据产生器，用于随机地产生用于每个字线的转换信息。
5.根据权利要求1所述的非易失性存储装置，其中编码器使用第一转换信息对输入数据进行异或运算以产生编码数据，其中第一字线和第二字线相同并且编码数据和解码数据相同。
6.根据权利要求1所述的非易失性存储装置，其中根据预定规则产生转换信息。
7.一种非易失性存储装置，包括：
存储单元阵列，其具有多个存储单元，所述存储单元至少耦合到第一和第二字线，第一字线和第二字线分别与第一转换信息和第二转换信息相关联；
页缓冲器电路，其具有多个页缓冲器，用于临时存储要编程到存储单元中的数据或者从存储单元中读取的数据；
数据转换电路，其被配置成使用与第一字线相关联的第一转换信息在编程操作期间对第一字线的输入数据进行编码，或者使用与第二字线相关联的第二转换信息对在读取操作期间从与第二字线相关联的存储单元中读取的数据进行解码；
Y解码器，其被配置成根据地址信息将数据转换电路耦合到页缓冲器电路；以及
控制电路，其被配置成控制数据转换电路，使得数据转换电路根据地址信息选择转换信息，从而数据转换电路可以在编码或解码操作中使用转换信息。
8.根据权利要求7所述的非易失性存储装置，其中数据转换电路包括：
编码器，其被配置成对从数据输入/输出电路接收到的输入数据进行编码；以及
解码器，其被配置成对从存储单元中读取的数据进行解码。
9.根据权利要求7所述的非易失性存储装置，其中在非易失性存储装置的初始化步骤期间随机产生第一转换信息和第二转换信息。
10.根据权利要求7所述的非易失性存储装置，其中数据转换电路还包括存储电路，所述存储电路被配置成根据各个字线的地址存储第一转换信息和第二转换信息。
11.根据权利要求7所述的非易失性存储装置，其中数据转换电路还包括随机数据产生器，所述随机数据产生器被配置成随机产生第一转换信息和第二转换信息。
12.根据权利要求7所述的非易失性存储装置，其中编码器使用第一转换信息对输入数据进行异或运算以产生编码数据，解码器使用第二转换信息对读取的数据进行异或运算以产生解码数据。
13.一种非易失性存储装置，包括：
存储单元阵列，其中的存储单元耦合到字线和位线；
页缓冲器电路，其具有多个页缓冲器，用于临时存储要编程到存储单元中的数据或者从存储单元中读取的数据；以及
Y解码器，其被配置成输出编码数据和解码数据，其中使用与第一字线相关联的输入数据和与第一字线相关联的第一转换信息产生编码数据，以及其中使用从与第二字线相关联的存储单元中读取的数据和与第二字线相关联的第二转换信息产生解码数据。
14.一种非易失性存储装置，包括：
存储单元阵列，其中的存储单元耦合到字线和位线；
页缓冲器电路，其具有多个页缓冲器，用于临时存储要编程到存储单元的数据或者从存储单元中读取的数据；
Y解码器，其被配置成根据地址信息为页缓冲器电路提供输入/输出数据路径；以及
数据输入/输出电路，其耦合到Y解码器，并且被配置成输出编码数据和解码数据，其中使用与第一字线相关联的输入数据和与第一字线相关联的第一转换信息产生编码数据，以及其中使用从与第二字线相关联的存储单元中读取的数据和与第二字线相关联的第二转换信息产生解码数据。
15.一种操作非易失性存储装置的方法，所述方法包括：
产生与第一字线相关联的第一转换信息和与第二字线相关联的第二转换信息，第一和第二字线与具有多个存储单元的存储块相关联；
使用与第一字线相关联的输入数据和第一转换信息产生编码数据；以及
将编码数据编程到与第一字线相关联的存储单元中。
16.根据权利要求15所述的方法，其中通过使用第一转换信息对输入数据进行异或运算来产生编码数据。
17.根据权利要求15所述的方法，其中在存储单元块被擦除后产生第一转换信息。
18.根据权利要求15所述的方法，还包括：
读取存储在与第二字线相关联的存储单元中的数据；
使用与第二字线相关联的第二转换信息对从与第二字线相关联的存储单元中读取的数据进行解码；以及
将解码数据输出到输入/输出垫。
19.根据权利要求18所述的方法，其中编码步骤包括使用第一转换信息对输入数据进行的异或运算。
20.根据权利要求19所述的方法，其中解码步骤包括使用第二转换信息对读取的数据进行的异或运算。
CN200810127539.8A 2008-03-10 2008-06-27 非易失性存储装置及其操作方法 Active CN101533671B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020080021942 2008-03-10
KR10-2008-0021942 2008-03-10
KR20080021942 2008-03-10

Publications (2)

Publication Number Publication Date
CN101533671A true CN101533671A (zh) 2009-09-16
CN101533671B CN101533671B (zh) 2013-03-13

Family

ID=41053435

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810127539.8A Active CN101533671B (zh) 2008-03-10 2008-06-27 非易失性存储装置及其操作方法

Country Status (3)

Country Link
US (1) US7826277B2 (zh)
KR (1) KR101015731B1 (zh)
CN (1) CN101533671B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103578550A (zh) * 2012-07-31 2014-02-12 三星电子株式会社 产生随机数的存储系统与产生随机数的方法
CN106024058A (zh) * 2015-03-26 2016-10-12 华邦电子股份有限公司 半导体存储装置以及数据处理方法
WO2020094072A1 (en) * 2018-11-08 2020-05-14 Changxin Memory Technologies, Inc. Semiconductor memory

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7986552B2 (en) * 2008-03-10 2011-07-26 Hynix Semiconductor Inc. Nonvolatile memory device and method of operation to program/read data by encoding/decoding using actual data and random data for program/read operation
KR20100111990A (ko) * 2009-04-08 2010-10-18 삼성전자주식회사 플래시 메모리 장치 및 그것의 데이터 랜덤화 방법
KR20110092090A (ko) * 2010-02-08 2011-08-17 삼성전자주식회사 불 휘발성 메모리 장치 및 그것을 포함한 메모리 시스템
KR101211042B1 (ko) * 2010-11-23 2012-12-13 에스케이하이닉스 주식회사 고장 정보 저장장치 및 저장방법
KR102121331B1 (ko) * 2013-10-28 2020-06-11 에스케이하이닉스 주식회사 반도체 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법
KR101674803B1 (ko) * 2015-04-17 2016-11-22 경희대학교 산학협력단 메모리 장치 및 그 동작 방법
JP2021033687A (ja) * 2019-08-26 2021-03-01 キオクシア株式会社 メモリシステム
US11430526B2 (en) 2020-12-18 2022-08-30 Micron Technology, Inc. Interleaved two-pass data programming techniques with reduced write amplification
US11335407B1 (en) 2020-12-18 2022-05-17 Micron Technology, Inc. One-ladder read of memory cells coarsely programmed via interleaved two-pass data programming techniques
US11456038B2 (en) 2020-12-18 2022-09-27 Micron Technology, Inc. Simplified operations to read memory cells coarsely programmed via interleaved two-pass data programming techniques
US11462265B2 (en) * 2020-12-18 2022-10-04 Micron Technology, Inc. Reading memory cells coarsely programmed via interleaved two-pass data programming techniques

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6279133B1 (en) * 1997-12-31 2001-08-21 Kawasaki Steel Corporation Method and apparatus for significantly improving the reliability of multilevel memory architecture
US6732322B1 (en) * 1998-01-21 2004-05-04 Sony Corporation Encoding method and memory device
EP1130600A1 (en) * 2000-03-01 2001-09-05 Hewlett-Packard Company, A Delaware Corporation Data balancing scheme in solid state storage devices
JP4004811B2 (ja) * 2002-02-06 2007-11-07 株式会社東芝 不揮発性半導体記憶装置
JP2005100527A (ja) * 2003-09-25 2005-04-14 Matsushita Electric Ind Co Ltd 半導体不揮発性記憶装置
FR2885709A1 (fr) * 2005-05-10 2006-11-17 St Microelectronics Sa Controle d'integrite d'une memoire externe a un processeur
KR100706816B1 (ko) * 2006-03-10 2007-04-12 삼성전자주식회사 프로그램 속도를 향상시킬 수 있는 불휘발성 메모리 장치및 그것의 프로그램 방법
CN101067972B (zh) * 2007-04-23 2012-04-25 北京兆易创新科技有限公司 一种存储器检错纠错编码电路及利用其读写数据的方法
CN100468576C (zh) * 2007-05-30 2009-03-11 忆正存储技术(深圳)有限公司 闪存数据读写处理方法
KR100898673B1 (ko) * 2007-08-08 2009-05-22 주식회사 하이닉스반도체 플래시 메모리 소자 및 그 동작 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103578550A (zh) * 2012-07-31 2014-02-12 三星电子株式会社 产生随机数的存储系统与产生随机数的方法
CN103578550B (zh) * 2012-07-31 2019-05-28 三星电子株式会社 产生随机数的存储系统与产生随机数的方法
CN106024058A (zh) * 2015-03-26 2016-10-12 华邦电子股份有限公司 半导体存储装置以及数据处理方法
WO2020094072A1 (en) * 2018-11-08 2020-05-14 Changxin Memory Technologies, Inc. Semiconductor memory
US11693786B2 (en) 2018-11-08 2023-07-04 Changxin Memory Technologies, Inc. Semiconductor memory device with mapping factor generating unit for improving reliability

Also Published As

Publication number Publication date
US7826277B2 (en) 2010-11-02
CN101533671B (zh) 2013-03-13
KR20090097107A (ko) 2009-09-15
KR101015731B1 (ko) 2011-02-22
US20090225596A1 (en) 2009-09-10

Similar Documents

Publication Publication Date Title
CN101533671B (zh) 非易失性存储装置及其操作方法
CN101231885B (zh) 快闪存储器件和操作该器件的方法
KR101572830B1 (ko) 비휘발성 메모리 장치의 프로그램 방법, 비휘발성 메모리 장치 및 비휘발성 메모리 시스템
US7986552B2 (en) Nonvolatile memory device and method of operation to program/read data by encoding/decoding using actual data and random data for program/read operation
CN102005248B (zh) 非易失性存储器件及其驱动方法和具有其的存储器系统
CN104934062B (zh) 非易失性存储器及写入方法
US9281068B2 (en) Nonvolatile memory and related reprogramming method
CN107093465A (zh) 包括电压搜索单元的数据存储器装置
KR100923821B1 (ko) 불휘발성 메모리 장치의 페이지 버퍼 및 그 프로그램 방법
KR101600539B1 (ko) 불휘발성 메모리 장치의 프로그램 방법
KR20070054659A (ko) 에러율을 최적화하기 위한 멀티-비트 플래시 셀의 상태인코딩
CN103578523A (zh) 存储器件、存储系统及控制存储器件的读取电压的方法
CN106409339B (zh) 具有均匀译码器的存储器系统及其操作方法
KR20080080041A (ko) 메모리 컨트롤러 및 반도체 장치
KR20100085656A (ko) 불휘발성 메모리 장치 및 그 동작 방법
KR20110078752A (ko) 반도체 메모리 장치의 동작 방법
US20130103888A1 (en) Memory array including multi-state memory devices
KR20110099883A (ko) 홀수의 매트들을 갖는 비휘발성 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 배속 동작 방법
JP2011044200A (ja) 不揮発性半導体記憶装置
CN109949839A (zh) 存储器控制器及存储器控制器的操作方法
CN109753375A (zh) 存储器系统及其操作方法
US20130100727A1 (en) Overwriting a memory array
US10636482B2 (en) Methods of operating a memory with redistribution of received data

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant