KR20100085656A - 불휘발성 메모리 장치 및 그 동작 방법 - Google Patents

불휘발성 메모리 장치 및 그 동작 방법 Download PDF

Info

Publication number
KR20100085656A
KR20100085656A KR1020090005067A KR20090005067A KR20100085656A KR 20100085656 A KR20100085656 A KR 20100085656A KR 1020090005067 A KR1020090005067 A KR 1020090005067A KR 20090005067 A KR20090005067 A KR 20090005067A KR 20100085656 A KR20100085656 A KR 20100085656A
Authority
KR
South Korea
Prior art keywords
read
dsv
data
cell unit
voltage
Prior art date
Application number
KR1020090005067A
Other languages
English (en)
Other versions
KR101082650B1 (ko
Inventor
류승한
양중섭
정승재
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090005067A priority Critical patent/KR101082650B1/ko
Priority to US12/649,742 priority patent/US8014207B2/en
Priority to JP2010009721A priority patent/JP2010170685A/ja
Priority to CN201010004279A priority patent/CN101783176A/zh
Publication of KR20100085656A publication Critical patent/KR20100085656A/ko
Application granted granted Critical
Publication of KR101082650B1 publication Critical patent/KR101082650B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/30Power supply circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/26Sensing or reading circuits; Data output circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles

Abstract

본원 발명의 불휘발성 메모리 장치는 외부에서 전달된 입력데이터의 '0'과 '1'의 개수의 차이가 최소화되도록 스크램블 동작을 수행하는 인코더와, 상기 인코더를 통해 인코딩된 입력데이터의 '0'과 '1'의 개수의 차이를 나타내는 DSV(Digital sum value)를 생성하는 DSV 생성부와, 상기 인코더를 통해 인코딩된 입력 데이터가 저장되는 제n 페이지의 메인셀부와, 상기 DSV 생성부에서 생성된 DSV가 저장되는 제n 페이지의 스페어셀부와, 상기 제n 페이지의 메인셀부에서 독출된 독출데이터에서 생성한 DSV와 상기 제n 페이지의 스페어셀부에서 독출된 DSV를 비교하여 제n 페이지에 대한 독출전압을 결정하는 독출전압 설정부를 포함한다.
메인셀부, 스페어셀부, DSV, 인코더, 디코더, 독출

Description

불휘발성 메모리 장치 및 그 동작 방법{Non volatile memory device and operating metho thereof}
본원 발명은 불휘발성 메모리 장치 및 그 동작 방법에 관한 것이다.
최근 들어 전기적으로 프로그램(program)과 소거(erase)가 가능하고, 일정 주기로 데이터를 재작성해야하는 리프레시(refresh) 기능이 필요 없는 불휘발성 메모리 소자에 대한 수요가 증가하고 있다.
상기 불휘발성 메모리 셀은 전기적인 프로그램/소거 동작이 가능한 소자로서 얇은 산화막에 인가되는 강한 전기장에 의해 전자가 이동하면서 셀의 문턱전압을 변화시켜 프로그램 및 소거 동작을 수행한다.
불휘발성 메모리 장치는 통상적으로 데이터가 저장되는 셀들이 매트릭스 형태로 구성된 메모리 셀 어레이, 상기 메모리 셀 어레이의 특정 셀들에 대하여 메모리를 기입하거나 특정 셀에 저장되었던 메모리를 독출하는 페이지 버퍼를 포함한다. 상기 페이지 버퍼는 특정 메모리 셀과 접속된 비트라인 쌍, 메모리 셀 어레이에 기록할 데이터를 임시저장하거나, 메모리 셀 어레이로부터 특정 셀의 데이터를 독출하여 임시 저장하는 레지스터, 특정 비트라인 또는 특정 레지스터의 전압 레벨 을 감지하는 감지노드, 상기 특정 비트라인과 감지노드의 접속여부를 제어하는 비트라인 선택부를 포함한다.
불휘발성 메모리 장치의 리텐션(retention) 특성 또는 디스터번스(disturbance)등으로 인하여, 프로그램되어 있는 셀들의 문턱전압이 변경될 수 있다. 상기 불휘발성 메모리 셀은 셀의 플로팅 게이트에 저장된 전자가, 시간의 흐름에 따라 누설전류등으로 인해 외부로 방출되어 문턱전압이 낮아질 수 있다. 시간의 흐름에도 불구하고 프로그램된 데이터를 저장할 수 있는지의 여부에 대한 특성이 리텐션특성이다. 리텐션특성이 좋지 않은 경우 실제 프로그램된 데이터와 다르게 독출될 수 있는 문제점이 발생한다. 특히 멀티 레벨 셀 프로그램 방식에서와 같이 셀의 분포가 여러 개인 경우, 각 셀간의 독출 마진이 작으므로, 리텐션특성에 의한 문제는 더욱 크게 발생할 수 있다. 또한 인접셀의 프로그램 동작, 소거 동작, 독출 동작등에 의하여 문턱전압이 변경되는 디스터번스등에 의해서도 각 메모리 셀들의 문턱전압 분포가 변경될 수 있다.
따라서 메모리 셀들에 대하여 독출동작을 수행하는 경우 이렇게 문턱전압 분포가 변경되는 정도를 파악하여, 독출전압을 가변시킬 필요성이 있다.
전술한 문제점에 따라 본원 발명이 해결하고자 하는 과제는 문턱전압 분포가 변경되는 정도를 파악하여, 독출전압을 가변시켜 설정할 수 있는 불휘발성 메모리 장치를 제공하는 것이다. 또한 상기 장치를 이용한 불휘발성 메모리 장치의 독출방법 및 프로그램 방법을 제공하는 것이다.
전술한 과제를 해결하기 위한 본원 발명의 불휘발성 메모리 장치는 외부에서 전달된 입력데이터의 '0'과 '1'의 개수의 차이가 최소화되도록 스크램블 동작을 수행하는 인코더와, 상기 인코더를 통해 인코딩된 입력데이터의 '0'과 '1'의 개수의 차이를 나타내는 DSV(Digital sum value)를 생성하는 DSV 생성부와, 상기 인코더를 통해 인코딩된 입력 데이터가 저장되는 제n 페이지의 메인셀부와, 상기 DSV 생성부에서 생성된 DSV가 저장되는 제n 페이지의 스페어셀부와, 상기 제n 페이지의 메인셀부에서 독출된 독출데이터에서 생성한 DSV와 상기 제n 페이지의 스페어셀부에서 독출된 DSV를 비교하여 제n 페이지에 대한 독출전압을 결정하는 독출전압 설정부를 포함한다.
또한 본원 발명의 불휘발성 메모리 장치의 독출 방법은 외부에서 전달된 입력데이터의 '0'과 '1'의 개수의 차이가 최소화되도록 입력데이터를 인코딩하는 단 계와, 상기 인코딩된 입력데이터의 '0'과 '1'의 개수의 차이를 나타내는 DSV(Digital sum value)를 생성하는 단계와, 상기 인코딩된 데이터를 제n 페이지의 메인셀부에 저장시키고, 상기 DSV를 제n 페이지의 스페어셀부에 저장시키는 단계를 포함한다.
또한 본원 발명의 불휘발성 메모리 장치의 프로그램 방법 '0'과 '1'의 개수의 차이가 최소화되도록 인코딩된 데이터가 저장된 메인셀부와, 상기 인코딩된 입력데이터의 '0'과 '1'의 개수의 차이를 나타내는 DSV가 저장된 스페어셀부를 포함하는 제n 페이지가 제공되는 단계와, 상기 제n 페이지에 대하여 제1 기준전압에 따라 독출동작을 수행하는 단계와, 상기 메인셀부의 독출데이터에서 DSV를 생성하는 단계와, 상기 스페어셀부에서 독출된 DSV와 상기 메인셀부의 독출데이터에서 생성된 DSV를 비교하여 독출전압을 설정하는 단계와, 상기 독출전압을 설정하는 단계에서 상기 제1 기준전압과 상이한 전압으로 독출전압이 변경된 경우 상기 제n 페이지에 대하여 상기 변경된 독출전압에 따라 독출동작을 수행하는 단계를 포함한다.
전술한 본원 발명의 과제 해결 수단에 따라 각 메모리 셀의 분포 변경 상태에 따라 독출 전압을 변경시킬 수 있다. 특히 멀티 레벨 셀 프로그램 방법에 의한 분포들의 경우 독출 마진이 협소하므로, 이렇게 독출 전압을 가변시킴에 따라 적절한 독출 마진을 확보할 수 있다.
이하, 첨부된 도면들을 참조하여 본원 발명의 바람직한 실시예를 상세히 살펴보기로 한다. 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1은 본원 발명이 적용되는 불휘발성 메모리 장치의 전체 구성을 도시한 도면이다.
상기 불휘발성 메모리 장치(100)는 메모리 셀 어레이(102), 페이지 버퍼부(108), X/Y-디코더(104, 106), 고전압 발생기(110), 명령어 인터페이스 로직부(112), 명령어 레지스터(114), 어드레스 레지스터/카운터(116), 데이터 레지스터(118), IO 버퍼부(120), 독출 전압 제어부(130)를 포함한다. 상기 불휘발성 메모리 장치의 동작을 살펴보기로 한다.
먼저, 상기 명령어 인터페이스 로직부(112)에 대하여 활성화된 칩 인에이블 신호(/CE)가 인가되고, 라이트 인에이블 신호(/WE)가 토글되면, 이에 응답하여, 상기 명령어 인터페이스 로직부(112)가 상기 IO 버퍼부(110)와 명령어 레지스터(114)를 통하여 수신되는 명령어 신호를 수신하고, 그 명령어에 따라 프로그램 명령, 소거 명령 또는 독출 명령등을 발생시킨다. 이때, 상기 명령어 신호는 상기 불휘발성 메모리 장치의 동작 모드를 결정하는 페이지 프로그램 셋업 코드(page program setup code)를 포함한다. 한편, 상기 명령어 인터페이스 로직부(112)에서 출력되는 동작상태 신호(/R/B)는 일정 시간 동안 디스에이블되는데, 외부의 메모리 컨트롤러(미도시)는 상기 동작상태 신호(/R/B)를 수신하고 상기 불휘발성 메모리 장치가 프로그램/소거/독출 등의 동작 상태임을 인식한다. 즉, 상기 동작상태 신호(/R/B)가 디스에이블되는 시간 동안, 상기 메모리 셀 어레이 중 하나의 페이지에 대한 프로그램/소거/독출 등이 실행된다.
또한, 어드레스 레지스터/카운터(116)는 상기 IO 버퍼부(120)를 통하여 수신되는 어드레스 신호를 수신하고, 로우 어드레스 신호 및 칼럼 어드레스 신호를 발생시킨다. 상기 어드레스 신호는 상기 메모리 셀 중 하나에 포함되는 페이지들 중 하나에 대응한다. 상기 데이터 레지스터(118)는 상기 IO 버퍼부(120)를 통하여 수신되는 각종 데이터들을 임시저장하고, Y-디코더(106)로 전달한다.
상기 고전압 발생기(110)는 상기 프로그램 명령, 소거 명령 또는 독출 명령에 응답하여 바이어스 전압들을 발생하고 이를 페이지 버퍼(108), X-디코더(104) 등에 공급한다.
상기 X-디코더(104)는 상기 로우 어드레스 신호에 응답하여, 상기 메모리 셀 어레이의 블록들 중 하나에 상기 고전압 발생기(110)로 부터 공급받은 바이어스 전압들을 메모리 셀 어레이(102)에 공급한다. 상기 Y-디코더(106)는 상기 컬럼 어드레스 신호에 응답하여, 상기 페이지 버퍼를 통하여 상기 메모리 셀 어레이의 블록들에 의해 공유되는 비트 라인들(미도시)에 데이터 신호를 공급한다.
상기 페이지 버퍼부(108)는 상기 IO 버퍼부(110) 및 상기 Y-디코더(106)를 통하여 수신되는 데이터 신호를 래치하여 상기 메모리 셀 어레이의 블록들에 의해 공유되는 비트 라인들(미도시)에 출력하는 복수의 페이지 버퍼들을 포함한다. 또한 상기 각 페이지 버퍼들은 독출 동작에 따라 상기 메모리 셀 어레이로부터 독출한 데이터를 저장하였다가, 상기 Y-디코더(106), IO 버퍼부(110)를 통해 외부로 출력시킨다.
상기 독출 전압 제어부(130)는 메모리 셀의 상태에 따라 독출 전압을 가변시키는 동작을 수행한다. 이를 위해 IO 버퍼부(120)에서 전달되는 입력데이터에 대해 스크램블(scramble) 동작을 수행하여 ‘0’ 과 ‘1’의 개수를 균일하게 하는 인코더(132), 상기 인코더(132)의 동작에 의하여 스크램블된 입력데이터에서 ‘0’과 ‘1’의 개수의 차이를 나타내는 DSV(Digital sum value)를 생성하고 상기 페이지버퍼(108)로 전달하는 DSV 생성부(134), 독출 동작 수행 후 페이지 버퍼(108)에서 전달되는 출력데이터에서 DSV를 산출하고, 페이지 버퍼에서 출력된 DSV와 비교하여 독출 전압을 결정하는 독출전압 설정부(138)를 포함한다.
상기 인코더(132)는 IO 버퍼부(120)에서 전달되는 입력데이터를 스크램블링하여 ‘0’과 ‘1’의 개수의 차이를 최소화시킨다. 이때 ‘0’ 데이터는 해당 셀이 프로그램 대상 셀임을 의미하고, ‘1’ 데이터는 해당 셀이 소거 대상 셀임을 의미한다. 상기 입력데이터에 대하여 배타적 논리합(XOR) 동작등을 수행하여 인코딩동작을 수행한다. 이때 인코딩된 입력데이터는 메모리 셀 어레이 중 메인셀에 저장된다.
상기 DSV 생성부(134)는 상기 인코딩된 입력데이터에서 ‘0’과 ‘1’의 개수의 차이, 즉 DSV를 생성한다. 상기 생성된 DSV 는 메모리 셀 어레이중 스페어셀 에 저장된다. 바람직하게는, ‘0’과 ‘1’ 중 어떤 데이터의 개수가 더 많은지에 대한 정보를 생성한다. 그리고 개수가 더 많은 데이터의 개수에서 더 적은 데이터의 개수를 감산한다. 그리고 상기 메인셀에서 독출되어 페이지 버퍼(108), Y 디코더(106)를 통해 출력되는 출력데이터에서 DSV를 생성한다. 이를 통해 스페어 셀에 저장되어 있던 DSV 값과, 출력데이터에서 직접 생성한 DSV를 비교하게 된다.
도면을 참조하여 상기 메인셀과 스페어셀의 구성을 상세히 살펴보기로 한다.
도 2는 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 메모리 셀 어레이의 구성을 도시한 도면이다.
상기 메모리 셀 어레이(200)는 프로그램 동작의 단위가 되는 하나의 페이지로서, 메인셀부(210)와 스페어 셀부(220)를 포함한다. 상기 메인 셀부(210)에는 상기 IO 버퍼부(120)를 통해 전달되는 입력데이터가 저장된다. 특히 본원 발명에서는 상기 인코더(132)에 의하여 인코딩된 입력데이터가 저장된다.
또한 상기 스페어셀부(220)에는 상기 메인셀부(210)에 저장되는 인코딩된 입력데이터의 DSV가 저장된다. 즉, 상기 DSV 생성부(134)가 인코딩된 입력데이터에서 생성한 DSV 값을 저장한다. 이때 상기 스페어셀부(220)는 상기 DSV 를 저장하는 복수의 DSV 저장소(222, 224, 226)를 포함한다. 상기 각 DSV 저장소는 ‘0’과 ‘1’의 개수의 차이를 저장하기 위한 비트(k-1 비트)들 외에, 어떠한 데이터가 더 많이 포함되어 있는지 여부를 표시하기 위한 플래그 비트(1 비트)를 포함한다. 예를 들어 ‘1’의 개수가 3개 더 많은 경우, 그 차이 값(3)외에, ‘1’이 더 많다는 의미 로서 플래그 비트를 ‘1’로 설정한다. 이와 달리 ‘0’의 개수가 4개 더 많은 경우, 그 차이 값(4)외에, ‘0’이 더 많다는 의미로서 플래그 비트를 ‘0’으로 설정한다.
상기 각 DSV 저장소는 상기 DSV 생성부(134)에서 전달되는 동일한 DSV를 저장한다. 즉 제1 내지 제n DSV 저장소(222, 224, 226)는 동일한 DSV를 저장한다. 이는 독출 결과의 신뢰도를 높이기 위한 구성이다. 상기 각 DSV 저장소에 저장된 DSV 값을 독출하는 경우, 이상적으로는 모두 동일한 값이 출력되어야 한다. 그러나 상기 스페어 셀 역시 메인 셀과 동일한 특성을 갖는 불휘발성 셀 이므로, 그 값에 차이가 날 수 있다. 이에, 각 DSV 저장소들에서 독출된 값 중 가장 빈도수가 높은 값을 해당 페이지의 메인셀 부(210)에 저장된 데이터들에 대한 DSV로 결정하고자 한다.
다시 도 1을 참조하면, 상기 디코더(136)는 상기 메인셀부(210)를 독출하여 상기 페이지버퍼(108)를 통해 전달되는 독출 데이터를 디코딩하여 IO 버퍼부(120)로 전달한다. 이때 상기 독출된 데이터는 상기 인코더(132)에 의하여 인코딩된 입력데이터가 메모리 셀에 프로그램된 뒤, 독출동작에 의하여 독출된 것이다. 따라서 상기 인코더(132)에서 수행한 스크램블(scramble) 동작전의 상태로 회귀하도록 디스크램블(descramble) 동작을 수행한다.
이상적으로는 상기 독출 데이터는 상기 인코딩된 입력데이터와 동일하여야 하나, 메모리 셀의 특성에 의하여 그 값이 달라질 수 있다.
상기 독출전압 설정부(138)는 상기 메인셀부(210)를 독출하여 상기 페이지버퍼(108)를 통해 전달되는 독출 데이터에서 DSV를 직접 생성하고, 상시 스페어셀(220)에서 독출된 DSV와 비교하여 그 차이를 기준으로 독출전압을 새롭게 설정한다.
불휘발성 메모리 장치의 리텐션(retention) 특성 또는 디스터번스(disturbance)등으로 인하여, 프로그램되어 있는 셀들의 문턱전압이 변경될 수 있다. 상기 불휘발성 메모리 셀은 셀의 플로팅 게이트에 저장된 전자가, 시간의 흐름에 따라 누설전류등으로 인해 외부로 방출되어 문턱전압이 낮아질 수 있다. 시간의 흐름에도 불구하고 프로그램된 데이터를 저장할 수 있는지의 여부에 대한 특성이 리텐션특성이다. 리텐션특성이 좋지 않은 경우 실제 프로그램된 데이터와 다르게 독출될 수 있는 문제점이 발생한다. 특히 멀티 레벨 셀 프로그램 방식에서와 같이 셀의 분포가 여러 개인 경우, 각 셀간의 독출 마진이 작으므로, 리텐션특성에 의한 문제는 더욱 크게 발생할 수 있다.
도 3은 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 독출 전압 설정 방법의 개념을 설명하기 위한 도면이다.
상기 독출 전압 설정부(138)는 상기 메인셀부(210)에서 독출되어 상기 페이지버퍼(108)를 통해 전달되는 독출 데이터에서 DSV를 직접 생성한다. 이를 독출 데이터의 DSV라 정의한다. 또한 상기 독출 전압 설정부(138)는 상기 스페어셀부(220) 에서 독출되어 상기 페이지버퍼(108)를 통해 DSV를 전달받는다. 이상적으로는 상기 독출 데이터의 DSV와 스페어셀부의 DSV가 동일하여야 한다. 그러나 리텐션 특성등의 변화, 디스터번스등의 영향으로 그 값이 달라질 수 있다.
예를 들어, 스페어셀부(220)의 각 DSV 저장소의 ‘0’의 개수가 5 만큼 더 많다는 DSV가 저장되어 있다고 가정한다. 상기 DSV는 복수의 DSV 저장소를 독출한 결과 제일 빈도수가 높은 값에 해당한다.
한편, 상기 독출 데이터의 DSV는 ‘0’의 개수가 2 만큼 더 많다는 DSV가 저장되어 있다고 가정한다. 이때 ‘0’ 이라는 독출 데이터는 해당 셀이 기준전압이상으로 프로그램되어 있다는 것을 의미한다. 이는 프로그램 당시에는 ‘0’의 개수가 5만큼 더 많도록 프로그램 되었으나, 시간의 흐름에 의하여 ‘0’의 개수가 감소되었음을 나타낸다. 즉, 메인 셀에 저장되어 있는 메모리 셀들의 문턱전압이 리텐션 특성에 의하여 낮아졌음을 의미한다. 따라서 이러한 감소량을 보상하기 위하여 제1 독출전압(Vrd1)을 다소 감소시켜 제2 독출전압(Vrd2)을 독출전압으로 설정한다.
반면에, 상기 독출 데이터의 DSV는 ‘0’의 개수가 7 만큼 더 많다는 DSV가 저장되어 있다고 가정하면, 메인 셀에 저장되어 있는 메모리 셀들의 문턱전압이 프로그램 동작의 디스터번스등에 의하여 높아졌음을 의미한다. 따라서 이러한 증가량을 보상하기 위하여 제1 독출전압(Vrd1)을 다소 증가시켜 제3 독출전압(Vrd3)을 독출전압으로 설정한다.
또 다른 예를 들면, 스페어셀부(220)의 각 DSV에 ‘1’ 의 개수가 2 만큼 더 많다는 DSV가 저장되어 있다고 가정한다.
상기 독출 데이터의 DSV는 ‘1’의 개수가 5 만큼 더 많다는 DSV가 저장되어 있다고 가정한다. 이때 ‘1’ 이라는 독출 데이터는 해당 셀이 소거되어 있다는 것을 의미한다. 이는 프로그램 당시에는 ‘1’의 개수가 2만큼 더 많도록 프로그램 되었으나, 시간의 흐름에 의하여 ‘1’의 개수가 증가되었음을 나타낸다. 즉, 메인 셀에 저장되어 있는 메모리 셀들의 문턱전압이 리텐션 특성에 의하여 낮아졌음을 의미한다. 따라서 이러한 감소량을 보상하기 위하여 제1 독출전압(Vrd1)을 다소 감소시켜 제2 독출전압(Vrd2)을 독출전압으로 설정한다.
반면에, 상기 독출 데이터의 DSV는 ‘0’의 개수가 1 만큼 더 많다는 DSV가 저장되어 있다고 가정하면, 메인 셀에 저장되어 있는 메모리 셀들의 문턱전압이 프로그램 동작의 디스터번스등에 의하여 높아졌음을 의미한다. 따라서 이러한 증가량을 보상하기 위하여 제1 독출전압(Vrd1)을 다소 증가시켜 제3 독출전압(Vrd3)을 독출전압으로 설정한다.
한편, 상기 독출 데이터의 DSV와 스페어 셀부의 DSV 값에 큰 차이가 없는 경우 독출 전압을 변경하지 않는다.
도 3의 테이블은 DSV의 차이에 따른 독출전압의 변화량를 표시한 것이다. 이는 반복적인 실험을 통해 통계화한 수치로서, 메모리 셀의 특성에 따라 달라질 수 있으며, 이러한 테이블은 독출전압 설정부(138)에 미리 저장된다.
이제 상기 불휘발성 메모리 장치를 이용한 프로그램 방법과 독출 방법을 살 펴보기로 한다.
도 4는 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 프로그램 방법을 도시한 순서도이다.
먼저 IO 버퍼부(120)를 통하여 입력된 입력데이터를 인코딩한다(단계 410). 이는 입력데이터에 포함된 ‘0’과 ‘1’의 개수의 차이를 최소화하기 위한 것으로, 앞서 언급한바와 같이 스크램블(scramble) 동작을 수행하여 ‘0’ 과 ‘1’의 개수가 균일해지도록 한다.
다음으로 상기 인코딩된 데이터의 ‘0’과 ‘1’의 개수의 차이를 나타내는 DSV를 생성한다(단계 420). 상기 DSV는 ‘0’과 ‘1’의 개수의 차이 및 ‘0’과 ‘1’ 중 어떤 데이터의 개수가 더 많은지를 나타내는 플래그 데이터를 포함한다.
다음으로 프로그램 동작에 의하여, 상기 인코딩된 데이터를 제n 페이지의 메인셀부(210)에, 상기 DSV를 상기 제n 페이지의 스페어셀부(220)에 저장시킨다(단계 430). 바람직하게는, 상기 스페어셀부(220)에는 동일한 값의 DSV가 여러 셀에 저장되도록 한다. 상기 메인셀과 마찬가지로 스페어셀에 대해서도 각각 동일한 형태의 페이지버퍼가 접속되므로, 통상의 프로그램 방법에 따른 프로그램 동작 수행이 가능하다.
이와 같이, 입력 데이터에 대하여 ‘0’과 ‘1’의 개수가 균일해지도록 인코딩 동작을 수행하고, 그에 대한 DSV를 각 페이지의 스페어셀부에 저장시킨다.
도 5는 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 독출 방법을 도시한 순서도이다.
먼저, 도 4의 프로그램 방법에 따라 인코딩된 데이터 및 DSV가 저장된 제n 페이지의 메인셀부와 스페어셀부에 대하여 독출동작을 수행한다(단계 510).
메인셀과 마찬가지로 스페어셀에 대해서도 페이지 버퍼가 접속되므로, 한번의 독출동작에 의하여 메인셀부 및 스페어셀부에 저장된 데이터를 독출할 수 있다.
한편, 상기 스페어셀부에 저장된 데이터를 독출함으로써 제n 페이지의 DSV를 결정한다. 상기 스페어셀부에 복수의 DSV가 저장되어있는 경우, 독출된 값중 빈도수가 가장 큰 값을 해당 페이지의 DSV로 결정한다. 이상적으로는 각 DSV가 동일한 값이어야 하나, 셀 특성에 따라 값이 달라질 수 있기 때문이다. 예를 들어 상기 스페어셀부가 총 10개의 DSV 저장소를 포함하고 있고, 동일한 DSV를 갖는 저장소가 모두 7개인 경우, 해당 DSV 저장소에 저장된 DSV를 제n 페이지의 DSV로 결정한다.
다음으로, 상기 메인셀부의 독출 데이터에서 DSV를 생성한다(단계 520).
상기 메인셀부에 저장된 데이터를 독출하고, 그 독출된 데이터의 ‘0’의 개수와 ‘1’의 개수를 판독하여 그 값의 차이를 생성한다. 상기 DSV 생성부(134)를 통해 수행된다. 바람직하게는, ‘0’과 ‘1’ 중 어떤 데이터의 개수가 더 많은지에 대한 정보를 생성한다. 그리고 개수가 더 많은 데이터의 개수에서 더 적은 데이터의 개수를 감산한다.
다음으로, 상기 스페어셀부의 DSV와 상기 메인셀부의 독출데이터에서 생성된 DSV를 비교하여 독출전압을 설정한다(단계 530).
각 DSV 에 차이가 없거나, 그 차이가 미리 설정된 범위내에 있는 경우라면 초기 설정된 독출전압을 변경시키지 않고 유지시킨다.
상기 DSV의 차이에 비추어, 전체 셀의 문턱전압이 낮아진 것으로 판단되면 독출전압을 감소시켜 설정한다. 이때, 스페어셀부의 DSV와 상기 메인셀부의 독출데이터에서 생성된 DSV를 비교하여 ‘1’의 개수가 증가되거나, ‘0’의 개수가 감소된 경우에는 전체 셀의 문턱전압이 낮아진 것으로 판단한다. 한편, ‘0’ 이라는 독출 데이터는 해당 셀이 기준전압이상으로 프로그램되어 있다는 것을 의미하며, ‘1’ 이라는 독출 데이터는 해당 셀이 소거상태에 있음을 의미한다.
또한, 상기 DSV 값의 차이에 비추어, 전체 셀의 문턱전압이 높아진 것으로 판단되면 독출전압을 증가시켜 설정한다. 이때, 스페어셀부의 DSV와 상기 메인셀부의 독출데이터에서 생성된 DSV를 비교하여 ‘1’의 개수가 감소되거나, ‘0’의 개수가 증가된 경우에는 전체 셀의 문턱전압이 높아진 것으로 판단한다.
한편, DSV의 차이에 따른 독출전압의 변화량은 메모리 셀의 특성에 따라 달라질 수 있으므로, 반복적인 실험을 통해 최적의 값을 설정하도록 한다.
상기 단계(530)에서 독출전압을 변경하여 설정한 경우에는, 변경된 독출 전압에 따라 제n 페이지에 대하여 독출 동작을 재수행한다(단계 550). 그리고 상기 단계(530)에서 독출전압의 변경이 없었던 경우에는 독출 동작을 재수행하지 않는다.
다음으로, 상기 독출 데이터를 디코딩하는 단계를 수행한다(단계 560).
상기 독출 데이터는 도 4의 단계(410)에 의해서 입력데이터가 인코딩된 상태이므로, 이를 디코딩하고, IO 버퍼부(120)를 통해 출력시킨다. 즉, 스크램블(scramble) 동작단계(410)의 수행전 상태로 회귀하도록 디스크램블(descramble) 동작을 수행한다.
이와 같이 리텐션 특성 또는 디스터번스에 의한 독출 전압 변화를 보상하기 위해 독출 전압을 변경시켜 독출동작을 수행하도록 한다.
도 1은 본원 발명이 적용되는 불휘발성 메모리 장치의 전체 구성을 도시한 도면이다.
도 2는 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 메모리 셀 어레이의 구성을 도시한 도면이다.
도 3은 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 독출 전압 설정 방법의 개념을 설명하기 위한 도면이다.
도 4는 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 프로그램 방법을 도시한 순서도이다.
도 5는 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 독출 방법을 도시한 순서도이다.

Claims (15)

  1. 외부에서 전달된 입력데이터의 '0'과 '1'의 개수의 차이가 최소화되도록 스크램블 동작을 수행하는 인코더와,
    상기 인코더를 통해 인코딩된 입력데이터의 '0'과 '1'의 개수의 차이를 나타내는 DSV(Digital sum value)를 생성하는 DSV 생성부와,
    상기 인코더를 통해 인코딩된 입력 데이터가 저장되는 제n 페이지의 메인셀부와,
    상기 DSV 생성부에서 생성된 DSV가 저장되는 제n 페이지의 스페어셀부와,
    상기 제n 페이지의 메인셀부에서 독출된 독출데이터로부터 생성한 DSV와 상기 제n 페이지의 스페어셀부에서 독출된 DSV를 비교하여 제n 페이지에 대한 독출전압을 결정하는 독출전압 설정부를 포함하는 불휘발성 메모리 장치.
  2. 제1항에 있어서, 상기 ‘0’ 데이터는 해당 셀이 프로그램 대상 셀임을 의미하고, ‘1’ 데이터는 해당 셀이 소거 대상 셀임을 의미하는 것을 특징으로 하는 불휘발성 메모리 장치.
  3. 제1항에 있어서, 상기 DSV 생성부는 ‘0’과 ‘1’ 중 어떤 데이터의 개수가 더 많은지에 대한 정보 및 그 개수 차이에 대한 정보를 포함하는 DSV를 생성하는 것을 특징으로 하는 불휘발성 메모리 장치.
  4. 제1항에 있어서, 상기 독출전압 설정부는 상기 독출데이터에서 생성한 DSV와 상기 스페어셀부에서 독출한 DSV를 비교하여, 상기 독출데이터의 '0'의 개수가 증가하거나 '1'의 개수가 감소한 경우 독출전압을 증가시켜 설정하는 것을 특징으로 하는 불휘발성 메모리 장치.
  5. 제1항에 있어서, 상기 독출전압 설정부는 상기 독출데이터에서 생성한 DSV와 상기 스페어셀부에서 독출한 DSV를 비교하여, 상기 독출데이터의 '0'의 개수가 감소하거나 '1'의 개수가 증가한 경우 독출전압을 감소시켜 설정하는 것을 특징으로 하는 불휘발성 메모리 장치.
  6. 제1항에 있어서, 상기 스페어셀부는 동일한 DSV가 저장되는 복수의 DSV 저장소를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치.
  7. 외부에서 전달된 입력데이터의 '0'과 '1'의 개수의 차이가 최소화되도록 입력데이터를 인코딩하는 단계와,
    상기 인코딩된 입력데이터의 '0'과 '1'의 개수의 차이를 나타내는 DSV(Digital sum value)를 생성하는 단계와,
    상기 인코딩된 데이터를 제n 페이지의 메인셀부에 저장시키고, 상기 DSV를 제n 페이지의 스페어셀부에 저장시키는 단계를 포함하는 불휘발성 메모리 장치의 프로그램 방법.
  8. 제7항에 있어서, 상기 인코딩된 입력데이터의 '0'과 '1'의 개수의 차이를 나타내는 DSV를 생성하는 단계는
    ‘0’과 ‘1’ 중 어떤 데이터의 개수가 더 많은지에 대한 정보 및 그 개수 차이에 대한 정보를 포함하는 DSV를 생성하는단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
  9. '0'과 '1'의 개수의 차이가 최소화되도록 인코딩된 데이터가 저장된 메인셀부와, 상기 인코딩된 입력데이터의 '0'과 '1'의 개수의 차이를 나타내는 DSV가 저장된 스페어셀부를 포함하는 제n 페이지가 제공되는 단계와,
    상기 제n 페이지에 대하여 제1 기준전압에 따라 독출동작을 수행하는 단계와,
    상기 메인셀부의 독출데이터에서 DSV를 생성하는 단계와,
    상기 스페어셀부에서 독출된 DSV와 상기 메인셀부의 독출데이터에서 생성된 DSV를 비교하여 독출전압을 설정하는 단계와,
    상기 독출전압을 설정하는 단계에서 상기 제1 기준전압과 상이한 전압으로 독출전압이 변경된 경우 상기 제n 페이지에 대하여 상기 변경된 독출전압에 따라 독출동작을 수행하는 단계를 포함하는 불휘발성 메모리 장치의 독출 방법.
  10. 제9항에 있어서, 상기 메인셀부의 독출데이터에서 DSV를 생성하는 단계는
    상기 메인셀부의 독출데이터에서‘0’과 ‘1’ 중 어떤 데이터의 개수가 더 많은지에 대한 정보 및 그 개수 차이에 대한 정보를 포함하는 DSV를 생성하는단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 독출 방법.
  11. 제9항에 있어서, 상기 스페어셀부에서 독출된 DSV와 상기 메인셀부의 독출데이터에서 생성된 DSV를 비교하여 독출전압을 설정하는 단계는
    상기 메인셀부의 독출데이터에서 생성한 DSV와 상기 스페어셀부에서 독출한 DSV를 비교하여, 상기 독출데이터의 '0'의 개수가 증가하거나 '1'의 개수가 감소한 경우 독출전압을 증가시켜 설정하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 독출 방법.
  12. 제9항에 있어서, 상기 스페어셀부에서 독출된 DSV와 상기 메인셀부의 독출데이터에서 생성된 DSV를 비교하여 독출전압을 설정하는 단계는
    상기 메인셀부의 독출데이터에서 생성한 DSV와 상기 스페어셀부에서 독출한 DSV를 비교하여, 상기 독출데이터의 '0'의 개수가 감소하거나 '1'의 개수가 증가한 경우 독출전압을 감소시켜 설정하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 독출 방법.
  13. 제9항에 있어서, 상기 스페어셀부에서 독출된 DSV와 상기 메인셀부의 독출데 이터에서 생성된 DSV를 비교하여 독출전압을 설정하는 단계는
    상기 메인셀부의 독출데이터에서 생성한 DSV와 상기 스페어셀부에서 독출한 DSV를 비교하여, DSV가 동일한 경우 또는 선정된 범위내에 있는 경우 제1 기준전압을 독출전압으로 설정하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 독출 방법.
  14. 제9항에 있어서, 상기 독출전압을 설정하는 단계에서 상기 제1 기준전압과 동일한 전압으로 독출전압이 설정된 경우 상기 제1 기준전압에 따라 독출동작을 수행하는 단계에 의하여 독출된 상기 메인셀부의 독출데이터를 디코딩하는 단계를 더 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 독출 방법.
  15. 제9항에 있어서, 상기 변경된 독출전압에 따라 독출동작을 수행한 경우 변경된 독출전압에 따라 독출된 메인셀부의 독출데이터를 디코딩하는 단계를 더 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 독출 방법.
KR1020090005067A 2009-01-21 2009-01-21 불휘발성 메모리 장치 및 그 동작 방법 KR101082650B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020090005067A KR101082650B1 (ko) 2009-01-21 2009-01-21 불휘발성 메모리 장치 및 그 동작 방법
US12/649,742 US8014207B2 (en) 2009-01-21 2009-12-30 Nonvolatile memory device and method of operating the same
JP2010009721A JP2010170685A (ja) 2009-01-21 2010-01-20 不揮発性メモリ装置、そのプログラム方法及び読出し方法
CN201010004279A CN101783176A (zh) 2009-01-21 2010-01-20 非易失性存储装置及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090005067A KR101082650B1 (ko) 2009-01-21 2009-01-21 불휘발성 메모리 장치 및 그 동작 방법

Publications (2)

Publication Number Publication Date
KR20100085656A true KR20100085656A (ko) 2010-07-29
KR101082650B1 KR101082650B1 (ko) 2011-11-14

Family

ID=42336844

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090005067A KR101082650B1 (ko) 2009-01-21 2009-01-21 불휘발성 메모리 장치 및 그 동작 방법

Country Status (4)

Country Link
US (1) US8014207B2 (ko)
JP (1) JP2010170685A (ko)
KR (1) KR101082650B1 (ko)
CN (1) CN101783176A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9343163B2 (en) 2012-11-05 2016-05-17 SK Hynix Inc. Semiconductor memory device and operating method based upon a comparison of program data and read data thereof
US9473171B2 (en) 2014-08-26 2016-10-18 SK Hynix Inc. Data encoding method for compressing data to be stored, data storage device with data encoder, and operating method of data storage device

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8493783B2 (en) 2008-03-18 2013-07-23 Apple Inc. Memory device readout using multiple sense times
US9031241B2 (en) * 2009-02-05 2015-05-12 D.E. Shaw Research, Llc Link and physical coding sub-layer protocols
US8370719B2 (en) * 2010-05-21 2013-02-05 Intel Corporation Persistent moving read reference
KR101756111B1 (ko) 2011-04-15 2017-07-10 삼성전자 주식회사 메모리 컨트롤러 구동방법, 메모리 컨트롤러, 메모리 장치 및 메모리 시스템
KR101845510B1 (ko) * 2011-10-25 2018-04-05 삼성전자주식회사 반도체 저장 장치 및 시스템
US9299459B2 (en) * 2012-09-07 2016-03-29 Macronix International Co., Ltd. Method and apparatus of measuring error correction data for memory
JP2014175028A (ja) 2013-03-08 2014-09-22 Toshiba Corp 不揮発性半導体記憶装置
US9190159B2 (en) 2013-03-15 2015-11-17 Kabushiki Kaisha Toshiba Semiconductor memory device
CN104102598B (zh) * 2013-04-09 2018-04-24 群联电子股份有限公司 数据读取方法、控制电路、存储器模块与存储器储存装置
CN103761990A (zh) * 2014-02-19 2014-04-30 上海新储集成电路有限公司 一种减少只读存储器漏电流的方法
KR102222463B1 (ko) * 2014-03-14 2021-03-03 삼성전자주식회사 저장 장치 및 그것의 타이머 설정 방법 및 구동 방법들
KR102174030B1 (ko) 2014-05-13 2020-11-05 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 저장 장치 및 그것의 읽기 방법
JP5940704B1 (ja) * 2015-03-26 2016-06-29 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
US10347343B2 (en) * 2015-10-30 2019-07-09 Seagate Technology Llc Adaptive read threshold voltage tracking with separate characterization on each side of voltage distribution about distribution mean
JP6181218B2 (ja) * 2016-02-09 2017-08-16 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
US11635913B2 (en) 2017-12-12 2023-04-25 Winbond Electronics Corp. NOR flash memory apparatus and recover and read method thereof
US11430526B2 (en) 2020-12-18 2022-08-30 Micron Technology, Inc. Interleaved two-pass data programming techniques with reduced write amplification
US11335407B1 (en) 2020-12-18 2022-05-17 Micron Technology, Inc. One-ladder read of memory cells coarsely programmed via interleaved two-pass data programming techniques
US11456038B2 (en) 2020-12-18 2022-09-27 Micron Technology, Inc. Simplified operations to read memory cells coarsely programmed via interleaved two-pass data programming techniques
US11462265B2 (en) * 2020-12-18 2022-10-04 Micron Technology, Inc. Reading memory cells coarsely programmed via interleaved two-pass data programming techniques
US11894077B2 (en) * 2022-02-23 2024-02-06 Sandisk Technologies Llc Self-diagnostic smart verify algorithm in user mode to prevent unreliable acquired smart verify program voltage

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5091938B1 (en) * 1990-08-06 1997-02-04 Nippon Denki Home Electronics Digital data cryptographic system
US6786420B1 (en) * 1997-07-15 2004-09-07 Silverbrook Research Pty. Ltd. Data distribution mechanism in the form of ink dots on cards
JP2000105981A (ja) * 1998-09-29 2000-04-11 Toshiba Corp データ変換方法および装置
US6591385B1 (en) * 2000-09-11 2003-07-08 Agilent Technologies, Inc. Method and apparatus for inserting programmable latency between address and data information in a memory tester
JP3960263B2 (ja) * 2003-05-21 2007-08-15 ソニー株式会社 データ記録方法
JP4601512B2 (ja) * 2005-08-05 2010-12-22 ルネサスエレクトロニクス株式会社 Dsv制御装置およびdsv制御方法
JP4899616B2 (ja) * 2006-04-28 2012-03-21 ソニー株式会社 変調装置および方法、プログラム、並びに記録媒体
US7885112B2 (en) * 2007-09-07 2011-02-08 Sandisk Corporation Nonvolatile memory and method for on-chip pseudo-randomization of data within a page and between pages

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9343163B2 (en) 2012-11-05 2016-05-17 SK Hynix Inc. Semiconductor memory device and operating method based upon a comparison of program data and read data thereof
US9473171B2 (en) 2014-08-26 2016-10-18 SK Hynix Inc. Data encoding method for compressing data to be stored, data storage device with data encoder, and operating method of data storage device

Also Published As

Publication number Publication date
KR101082650B1 (ko) 2011-11-14
US20100182830A1 (en) 2010-07-22
JP2010170685A (ja) 2010-08-05
CN101783176A (zh) 2010-07-21
US8014207B2 (en) 2011-09-06

Similar Documents

Publication Publication Date Title
KR101082650B1 (ko) 불휘발성 메모리 장치 및 그 동작 방법
KR100885914B1 (ko) 독출동작 방식을 개선한 불휘발성 메모리 장치 및 그구동방법
KR100885783B1 (ko) 플래시 메모리 장치 및 동작 방법
KR100550963B1 (ko) 메모리 카드, 기억 장치 및 기억 시스템
US7986552B2 (en) Nonvolatile memory device and method of operation to program/read data by encoding/decoding using actual data and random data for program/read operation
US7589998B2 (en) Non-volatile memory device and method of operation therefor
KR101015731B1 (ko) 불휘발성 메모리 소자와 그 동작 방법 및 컨트롤러 장치
US20110058413A1 (en) Mitigation of data corruption from back pattern and program disturb in a non-volatile memory device
KR20110036059A (ko) 극성 제어를 갖는 셀당 다수 비트(mbc) 비휘발성 메모리 장치와 시스템 및 그 프로그램 방법
JP2008047273A (ja) 半導体記憶装置およびその制御方法
JP2011028793A (ja) 半導体記憶装置
KR20060133599A (ko) 멀티 비트 셀 플래시 메모리 관리 방법
KR20070003639A (ko) 임계치 전압의 상위를 이용하여 데이터를 기억하는 메모리셀을 포함한 반도체 기억 장치
JP4270898B2 (ja) 不揮発性半導体記憶装置
JP5940705B1 (ja) 半導体記憶装置
KR20100054479A (ko) 불휘발성 메모리 장치 및 그 동작 방법
KR101099982B1 (ko) 불휘발성 메모리 장치의 동작 방법
US20120155181A1 (en) Method and Apparatus for Reducing Read Disturb in Memory
JP2010134992A (ja) 不揮発性半導体記憶装置とその書き込み方法
JP2006164408A (ja) 不揮発性半導体記憶装置及びそのデータ消去方法。
KR20110001571A (ko) 불휘발성 메모리 장치의 동작 방법 및 이를 구현하는 불휘발성 메모리 장치
US20120002469A1 (en) Nonvolatile semiconductor memory device
US8787078B2 (en) Method and apparatus for reducing read disturb in memory
JP2006294142A (ja) 不揮発性半導体記憶装置
JP5940704B1 (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee