CN101783176A - 非易失性存储装置及其操作方法 - Google Patents

非易失性存储装置及其操作方法 Download PDF

Info

Publication number
CN101783176A
CN101783176A CN201010004279A CN201010004279A CN101783176A CN 101783176 A CN101783176 A CN 101783176A CN 201010004279 A CN201010004279 A CN 201010004279A CN 201010004279 A CN201010004279 A CN 201010004279A CN 101783176 A CN101783176 A CN 101783176A
Authority
CN
China
Prior art keywords
data
voltage
dsv
sum value
digital sum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201010004279A
Other languages
English (en)
Inventor
柳承韩
杨中燮
郑胜在
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101783176A publication Critical patent/CN101783176A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles

Abstract

本发明提供了非易失性存储装置及其操作方法。其中，非易失性存储装置包括：编码器，被配置为对输入数据执行加扰操作；数字和值(DSV)发生器，被配置为生成表示在由编码器编码的输入数据中数据‘0’的数量和数据‘1’的数量之差的DSV；存储单元阵列的页的主单元部件，其中主单元部件被配置为存储由编码器编码的输入数据；页的备用单元部件，其中备用单元部件被配置为存储由DSV发生器生成的DSV；以及读取电压设置部件，被配置为通过对根据主单元部件存储的数据生成的DSV和备用单元部件存储的DSV进行比较来确定页的读取电压。

Description

非易失性存储装置及其操作方法
相关申请的交叉引用
本发明要求2009年1月21日提交的第10-2009-0005067号韩国专利申请的优先权，通过引用其全部内容结合于此。
技术领域
一个或多个实施例涉及非易失性存储装置及其操作方法。
背景技术
近年来对于可以电编程和擦除并且不要求以特定刷新时间间隔重写数据的非易失性存储装置有日益增长的需求。
非易失性存储装置的典型非易失性存储单元被配置为使能电编程/擦除操作并且通过在施加到薄氧化层的强电场使电子移动时改变阈值电压来执行编程和擦除操作。
典型非易失性存储装置包括：存储单元阵列，其中用于存储数据的单元以矩阵形式排列；以及页缓冲器，用于将数据写到存储单元阵列的特定单元中或者读取存储在特定单元中的数据。页缓冲器可以包括耦合到特定存储单元的位线对；寄存器，被配置为暂存要写到存储单元阵列中的数据或读取存储在存储单元阵列的特定存储单元中的数据并暂存读取的数据；传感节点，被配置为感应特定位线或特定寄存器的电压电平；以及位线选择部件，被配置为控制是否使特定位线与传感节点相耦合。
被编程单元的阈值电压会由于非易失性存储装置的保持特性、干扰等而改变。非易失性存储单元可能具有低阈值电压，这是因为随着时间流逝存储在单元的浮动栅中的电子会由于漏电流等无意地放电。关于在时间流逝过程中保持被编程数据的特性称为“保持特性”。如果保持特性不佳，就会担心读取的被编程的数据可能不同于实际被编程的数据。特别地，当单元具有多种阈值电压分布时，如同在多电平单元(MLC)编程方法中一样，这种对保持特性的担心可能变得更显著，这是因为单元之间的读取裕量(readmargin)相对小。此外，单元的阈值电压分布会随着相邻单元的编程、擦除和读取操作而被阈值电压中的干扰所改变。
因此，当对存储单元执行读取操作时，期望响应于确定阈值电压分布改变了多少来改变读取电压。
发明内容
示例性实施例涉及非易失性存储装置，其能够通过检查阈值电压分布改变的程度来可变地设置读取电压。此外，示例性实施例涉及使用该非易失性存储装置的读取和编程方法。
根据本公开一个方面的非易失性存储装置包括：编码器，被配置为对输入数据执行加扰操作；数字和值(DSV)发生器，被配置为生成表示在由编码器编码的输入数据中数据‘0’的数量和数据‘1’的数量之间的差的DSV；存储单元阵列的页的主单元部件，其中主单元部件被配置为存储由编码器编码的输入数据；页的备用单元部件，其中备用单元部件被配置为存储由DSV发生器生成的DSV；以及读取电压设置部件，被配置为通过对根据页的主单元部件存储的数据生成的DSV和备用单元部件存储的DSV进行比较来确定页的读取电压。
根据本公开另一方面的使用非易失性存储装置的编程方法包括：对外部的输入数据进行编码，使得在输入数据中数据‘0’的数量和数据‘1’的数量之差最小化；生成表示在被编码的输入数据中数据‘0’的数量和数据‘1’的数量之差的DSV；以及将被编码的数据存储在存储单元阵列的页的主单元部件中，并将DSV存储在该页的备用单元部件中。
根据本公开另一方面的使用非易失性存储装置的读取方法包括：在存储单元阵列的页中，使用主单元部件存储数据，所述数据被编码以使数据‘0’的数量和数据‘1’的数量之差最小化；并使用备用单元部件存储表示在被编码的数据中数据‘0’的数量和数据‘1’的数量之差的数字和值(DSV)；使用第一基准电压对页执行读取操作；根据主单元部件存储的数据生成DSV；通过对备用单元部件存储的DSV和根据主单元部件存储的数据生成的DSV进行比较来设置读取电压；以及当设置的读取电压不同于第一基准电压时使用设置的读取电压对该页执行再次的读取操作。
附图说明
图1是示出本公开所应用于的非易失性存储装置的整体构造的图；
图2是示出根据本公开的实施例的非易失性存储装置的存储单元阵列构造的图；
图3是示例说明根据本公开的实施例对非易失性存储装置的读取电压进行设置的方法的图；
图4是示例说明根据本公开的实施例的非易失性存储装置的编程方法的流程图；以及
图5是示例说明根据本公开的实施例的非易失性存储装置的读取方法的流程图。
具体实施方式
以下，将参考附图详细描述本公开的示例性实施例。提供这些附图以允许本领域技术人员制造和使用本公开的实施例。
图1是示出本公开所应用于的非易失性存储装置的整体构造的图。
非易失性存储装置100包括存储单元阵列102、页缓冲部件108、X和Y解码器104和106、高电压发生器110、命令接口逻辑部件112、命令寄存器114、地址寄存器/计数器116、数据寄存器118、IO缓冲器120以及读取电压控制器130。下面对非易失性存储装置的操作进行描述。
首先，当激活芯片使能信号CE施加于命令接口逻辑部件112并且写使能信号WE被触发(toggle)时，命令接口逻辑部件112经由IO缓冲器120接收命令信号(命令寄存器114也经由IO缓冲器120接收命令信号)并且响应于命令信号生成编程命令、擦除命令或者读取命令。此处，命令信号包括用于确定非易失性存储装置的操作模式的页编程建立代码。同时，从命令接口逻辑部件112输出的操作状态信号R/B被禁止特定时段。外部存储器控制器(未示出)接收操作状态信号R/B并基于操作状态信号R/B来确定非易失性存储装置所处的操作状态，诸如编程、擦除或者读取操作。例如，当操作状态信号R/B被禁止时，对于存储单元阵列的一页执行编程、擦除以及读取操作。
地址寄存器/计数器116被配置为通过IO缓冲器120接收地址信号并生成行地址信号和列地址信号。地址信号对应于包括在存储单元之一中的页之一。数据寄存器118被配置为暂存经由IO缓冲器120接收到的各种数据并将它们传送到Y解码器106。
高电压发生器110被配置为响应于编程命令、擦除命令或者读取命令生成偏置电压并将偏置电压提供给页缓冲部件108、X解码器104等。
X解码器104被配置为响应于行地址信号向存储单元阵列102的块之一提供由高电压发生器110提供的偏置电压。Y解码器106被配置为响应于列地址信号通过页缓冲部件108向存储单元阵列的块所共享的位线(未示出)提供数据信号。
页缓冲部件108包括多个页缓冲器，其被配置为锁存通过IO缓冲器120再通过Y解码器106接收的数据信号，并将锁存的数据信号输出至存储单元阵列102的块所共享的位线(未示出)。而且，每个页缓冲器都被配置为存储根据读取操作从存储单元阵列读取的数据并通过Y解码器106再通过IO缓冲器120将读取的数据输出到外部。
读取电压控制器130被配置为执行用于根据存储单元的状态改变读取电压的操作。为此目的，读取电压控制器130包括编码器132、数字和值(DSV)发生器134以及读取电压设置部件138。编码器132被配置为通过对从IO缓冲器120接收的输入数据执行加扰操作来减小被编码数据中的数据‘0’和数据‘1’的数量上的差。DSV发生器134被配置为根据被编码器132加扰的输入数据生成表示数据‘0’和‘1’的数量上的差的DSV，并且将生成的DSV传送到页缓冲部件108。读取电压设置部件138被配置为在读取操作被执行后计算从页缓冲部件108接收到的输出数据中的DSV，并通过对计算出的DSV和从页缓冲部件输出的DSV进行比较来确定对应存储单元的读取电压。
编码器132被配置为通过对从IO缓冲器120接收的输入数据进行加扰来最小化数据‘0’和‘1’的数量上的差。此处，数据‘0’指对应的单元是目标编程单元，而数据‘1’指对应的单元是目标擦除单元。编码器132通过对输入数据执行XOR操作来执行编码操作。在此情况下，被编码的输入数据存储在存储单元阵列的主单元中。
DSV发生器134被配置为生成被编码的输入数据中的数据‘0’和‘1’的数量上的差(即，DSV)。所生成的DSV存储在存储单元阵列的备用单元中。DSV发生器134优选地被配置为生成关于数据‘0’的数量和数据‘1’的数量哪个更大的信息，并将两个中的较小的一个从另一个中减去。DSV发生器134还被配置为生成经由页缓冲部件108和Y解码器106从主单元接收的输出数据中的DSV。因此，DSV发生器134可以对存储在备用单元中的DSV和从输出数据直接生成的DSV进行比较。
下面参考图2详细描述主单元和备用单元的构造。
图2是示出根据本公开的实施例的非易失性存储装置的存储单元阵列的构造的图。
存储单元阵列200是一页(即，编程操作的单位)，它包括主单元部件210和备用单元部件220。主单元部件210被配置为存储通过IO缓冲器120接收的输入数据。具体地，在本公开中，主单元部件210被配置为存储由编码器132所编码的输入数据。
而且，备用单元部件220被配置为存储主单元部件210中所存储的被编码输入数据的DSV。也就是说，备用单元部件220存储由DSV发生器134根据被编码的输入数据所生成的DSV。此处，备用单元部件220包括用于存储DSV的第一、第二、...、第n的多个DSV存放处(222、224、...、第n 226)。每个DSV存放处都包括标记位(1位)(它表示数据‘0’和‘1’哪个更频繁地包括在被编码数据中)以及用于存储数据‘0’的数量和数据‘1’的数量上的差的位(k-1位)。例如，当数据‘1’的数量比数据‘0’的数量大3时，标记位被置‘1’，其表示数据‘1’的数量大于数据‘0’的数量，作为附加信息表示数量上的差等于3。此外，当数据‘0’的数量比数据‘1’的数量大4时，标记位被置‘0’，其表示数据‘0’的数量大于数据‘1’的数量，作为附加信息表示数量上的差等于4。
存储单元阵列200中的DSV存放处被配置为存储从DSV发生器134接收到的相同DSV。也就是说，第一至第n DSV存放处222、224至226存储相同DSV。这样，可以增大读取结果的可靠性。在存储在各个DSV存放处中的DSV被读取时，理想地，相同值被输出。然而，由于备用单元是与主单元具有相同特性的非易失性单元，因而当读取时从各个DSV存放处输出的DSV也可能不同于原始存储的值。因此，在DSV存放处所读取的DSV当中最频繁出现的DSV值被确定为存储在对应页的主单元部件210中的数据的DSV。
返回参考图1，解码器136被配置为对经由页缓冲部件108从主单元部件210接收的读取数据进行解码，并将解码的数据传送到IO缓冲器120。此处，读取数据对应于已经由编码器132编码、被编程到存储单元中、然后通过读取操作读取的数据。相应地，执行用于将读取数据恢复到由编码器132执行的加扰操作之前的状态的解扰操作。
尽管期望读取数据与编码之前的编码输入数据相同，但是由于存储单元的保持特性导致结果往往不同于原始存储的数据。
读取电压设置部件138读取存储在主存储单元部件210中的数据，直接生成经由页缓冲部件108接收的读取数据中的DSV(例如，在读取电压设置部件138内生成和使用的DSV)，对生成的DSV和从备用单元220读取的DSV进行比较，并基于差来设置读取电压。
被编程单元的阈值电压可能由于非易失性存储装置的保持特性、干扰等而变化。当随着时间的流逝存储在单元的浮动栅的电子由于漏电流等向外放电时，非易失性存储单元可能具有低阈值电压。当单元具有多种阈值电压分布(如同在多电平单元(MLC)编程方法中一样)时，由于单元的不同状态之间的读取裕量相对小，因而读取操作随着保持特性的劣化可能变得更显著。
图3是示例说明根据本公开的实施例设置非易失性存储装置的读取电压的方法的图。
参考图1，读取电压设置部件138根据经由页缓冲部件108从主单元部件210接收的读取数据直接生成DSV。这样的DSV被称作“读取数据的DSV”。此外，读取电压设置部件138经由页缓冲部件108从备用单元部件220接收DSV。这样的DSV称作“备用单元部件的DSV”。理想地，读取数据的DSV和备用单元部件的DSV彼此完全相同。然而，它们可能由于保持特性、干扰等等上的变化而不同。
例如，在读取DSV存放处之后备用单元部件的DSV可能表示数据‘0’的数量比数据‘1’的数量大5。
根据另一实例，读取数据的DSV可能表示数据‘0’的数量比数据‘1’的数量大2。此处，读取数据‘0’表示利用大于基准电压的阈值电压对对应单元进行编程。在这种情况下，尽管当最初执行编程时数据‘0’的数量可能比数据‘1’的数量大5，但随着时间的流逝，数据‘0’的数量已经减小了。也就是说，存储在主单元中的存储单元的阈值电压由于保持特性上的变化而减小了。因此，为了补偿这样的减小，相应地减小第一读取电压(Vrd1)，并且将第二读取电压(Vrd2)设置为新的读取电压。
根据另一实例，当读取数据的DSV表示数据‘0’的数量比数据‘1’的数量大7的时候，它表示存储在主单元中的存储单元的阈值电压已经由于编程操作的干扰而增加了。因此，为了补偿这样的增加，相应地增加第一读取电压(Vrd1)，并且将第三读取电压(Vrd3)设置为新的读取电压。
根据另一实例，备用单元部件的DSV表示数据‘1’的数量比数据‘0’的数量大2。
根据另一实例，读取数据的DSV可能表示数据‘1’的数量比数据‘0’的数量大5。此处，读取数据‘1’表示对应单元已被擦除。尽管当最初执行编程时数据‘1’的数量比数据‘0’的数量大2，但数据‘1’的数量已经随着时间流逝而增加了。这种增加表示存储在主单元中的存储单元的阈值电压已经由于保持特性的变化而减小了。为了补偿存储单元的阈值电压上的这种减小，相应地减小第一读取电压(Vrd1)，并且将第二读取电压(Vrd2)设置为新的读取电压。
根据另一实例，当读取数据的DSV表示数据‘0’的数量比数据‘1’的数量大1时，这样的读取数据表示存储在主单元中的存储单元的阈值电压已经由于编程操作的干扰而增加了。因此，为了补偿这种增加，相应地增加第一读取电压(Vrd1)，并且将第三读取电压(Vrd3)设置为新的读取电压。
然而，如果读取数据的DSV和备用单元部件的DSV之间没有显著区别，则不改变现存的读取电压。
图3的表格示出了根据DSV之间差的读取电压上的变化量。尽管该表格中的值是通过重复实验统计获得的，但是实际上它们可能根据每个存储单元的特性而有所不同。该表格可以预加载到读取电压设置部件138中。
以下，描述使用非易失性存储装置的编程和读取方法。
图4是示例说明根据本公开的实施例的非易失性存储装置的编程方法的流程图。
首先，在步骤410处对通过IO缓冲器120输入的输入数据进行编码。执行该步骤以使输入数据中包括的数据‘0’的数量和数据‘1’的数量上的差最小化。如上所述，通过执行加扰操作使数据‘0’的数量和数据‘1’的数量变得相同。
接下来，在步骤420处生成表示被编码数据的数据‘0’的数量和数据‘1’的数量上的差的DSV。该DSV包括表示数据‘0’的数量和数据‘1’的数量哪个更大的标记数据。
接下来，在步骤430处通过编程操作DSV被存储在第n页的备用单元部件220中并且被编码的数据被存储在第n页的主单元部件210中。具有相同值的DSV优选地存储在备用单元部件220的多个单元中。在此情况下，如在主单元中一样，可以执行使用传统编程方法的编程操作，这是因为与用于主单元的页缓冲器类型相同的页缓冲器与备用单元相耦合。
如上所述，对输入数据执行编码操作以使数据‘0’的数量和数据‘1’的数量相同，并且对应的DSV存储在每个页的备用单元部件中。
图5是示例说明根据本公开的实施例的非易失性存储装置的读取方法的流程图。
首先，在步骤510处对第n页的主单元部件和备用单元部件执行读取操作，其中，第n页中存储有根据图4的编程方法存储的编码数据和DSV。
由于页缓冲器和备用单元以页缓冲器和主单元耦合的相同方式相耦合，因而存储在主单元部件和备用单元部件中的数据可以通过单次读取操作来读取。
同时，第n页的DSV通过读取存储在备用单元部件中的数据来确定。在多个DSV存储在备用单元部件中的情况下，在读取的DSV中最频繁出现的DSV被确定为对应页的DSV。这是因为，尽管理想地读取DSV可能具有相同值，但是它们会根据不同的单元特性而有所不同。例如，假设在备用单元部件中总共包括10个DSV存放处并且10个存放处中的7个具有相同的DSV，则存储在这7个存放处的最频繁的DSV值被确定为第n页的DSV。
接下来，在步骤520处根据主单元部件的读取数据生成DSV。
存储在主单元部件中的数据被读取，所读取的数据中的数据‘0’的数量和数据‘1’的数量被计数，并且利用DSV发生器134生成所计数的数据‘0’的数量和所计数的数据‘1’的数量之差。通过从大数量中减去较小数量来生成关于数据‘0’的数量和数据‘1’的数量哪个更大的信息。
接下来，在步骤530处，对备用单元部件的DSV和根据主单元部件的读取数据生成的DSV进行相互比较，并基于比较结果设置读取电压。
如果，作为在步骤530处比较的结果，这两个DSV之间没有差或者这两个DSV之间的差落入预定的范围，则保持最初的读取电压。
此处，如果鉴于这两个DSV之差确定所有单元的阈值电压已经减小，则设置更小的读取电压。作为比较结果在数据‘1’的数量被确定为已经增大(也就是说，数据‘0’的数量被确定为已经减小)的情况下，单元的阈值电压被确定为已经降低。此处，读取数据‘0’表示已经利用高于基准电压的阈值电压对对应单元进行编程，而读取数据‘1’表示对应单元处于擦除状态。
同时，如果鉴于这两个DSV之间的差确定所有单元的阈值电压已经增加，则设置增加的读取电压。作为比较结果在数据‘1’的数量已经减少(或者数据‘0’的数量已经增加)的情况下，单元的阈值电压被确定为已经上升。
另一方面，通过重复实验可以设置最优值，这是因为可以根据存储单元的特性来改变根据DSV之差的读取电压上的变化量。
然后在步骤540处确定读取电压是否被改变为新的读取电压值。
如果，作为步骤540处的确定结果，读取电压被确定为已经改变为新的读取电压，在步骤550处利用新的读取电压对第n页再次执行读取操作。然而，如果，作为步骤540处的判断的结果，确定读取电压尚未改变为新的读取电压，则不执行重复的读取操作。
接下来，在步骤560处对读取数据进行解码。
读取数据是已经在图4的步骤410处编码的数据。此处，被编码数据被解码并通过IO缓冲器120被输出。也就是说，对被编码数据执行解扰操作以恢复执行步骤410处的加扰操作之前的被编码数据的状态。
如上所述，为补偿由于保持特性或者干扰导致的读取电压上的变化，改变读取电压和执行读取操作。
可以根据每个存储单元的读取电压上的变化来改变读取电压。具体地，根据MLC编程方法，单元的不同状态之间的读取裕量由于阈值分布而相对狭窄。因此，可以根据如上所述的示例性实施例通过改变读取电压来确保适当的读取裕量。

Claims (15)

1.一种非易失性存储装置，包括：
编码器，被配置为对输入数据执行加扰操作；
数字和值(DSV)发生器，被配置为生成表示在由所述编码器编码的所述输入数据中数据‘0’的数量和数据‘1’的数量之差的数字和值；
存储单元阵列的页的主单元部件，其中所述主单元部件被配置为存储由所述编码器编码的所述输入数据；
所述页的备用单元部件，其中所述备用单元部件被配置为存储由所述数字和值发生器生成的所述数字和值；以及
读取电压设置部件，被配置为通过对根据所述主单元部件存储的数据所生成的数字和值和所述备用单元部件存储的数字和值进行比较来确定所述页的读取电压。
2.根据权利要求1所述的非易失性存储装置，其中：
所述数据‘0’表示对应的单元是要编程的单元，以及
所述数据‘1’表示对应的单元是要擦除的单元。
3.根据权利要求1所述的非易失性存储装置，其中所述数字和值发生器被配置为生成所述数字和值，所述数字和值包括关于在所述输入数据中数据‘0’的数量和数据‘1’的数量哪个更大的信息以及关于数据‘0’的数量和数据‘1’的数量之差的信息。
4.根据权利要求1所述的非易失性存储装置，其中所述读取电压设置部件还被配置为当作为比较结果在根据所述主单元存储的数据生成的DSV中数据‘0’的数量已经增大或者数据‘1’的数量已经减小时增大所述读取电压。
5.根据权利要求1所述的非易失性存储装置，其中所述读取电压设置部件还被配置为当作为比较结果在根据所述主单元存储的数据生成的DSV中数据‘0’的数量已经减小或者数据‘1’的数量已经增大时减小所述读取电压。
6.根据权利要求1所述的非易失性存储装置，其中所述备用单元部件包括多个配置为存储相同数字和值输入的数字和值存放处。
7.一种使用非易失性存储装置的编程方法，包括：
对外部的输入数据进行编码，使得在所述输入数据中数据‘0’的数量和数据‘1’的数量之差最小化；
生成表示在被编码的输入数据中数据‘0’的数量和数据‘1’的数量之差的数字和值；以及
将被编码的数据存储在存储单元阵列的页的主单元部件中，将所述数字和值存储在所述页的备用单元部件中。
8.根据权利要求7所述的编程方法，其中，生成表示在被编码的所述输入数据中数据‘0’的数量和数据‘1’的数量之差的所述数字和值包括：生成关于在被编码的所述输入数据中数据‘0’的数量和数据‘1’的数量哪个更大的信息以及关于在被编码的所述输入数据中数据‘0’的数量和数据‘1’的数量之差的信息。
9.一种使用非易失性存储装置的读取方法，包括：
在存储单元阵列的页中，使用主单元部件来存储数据，所述数据被编码以使在所述被编码的数据中数据‘0’的数量和数据‘1’的数量之差最小化，以及使用备用单元部件来存储表示在所述被编码的数据中数据‘0’的数量和数据‘1’的数量之差的数字和值(DSV)；
使用第一基准电压对所述页执行读取操作；
根据所述主单元部件存储的数据生成数字和值；
通过对所述备用单元部件存储的数字和值和根据所述主单元部件存储的数据生成的数字和值进行比较来设置读取电压；以及
当设置的所述读取电压不同于所述第一基准电压时，使用设置的所述读取电压对所述页执行再次的读取操作。
10.根据权利要求9所述的读取方法，其中，根据所述主单元部件存储的数据生成所述数字和值包括：生成关于在所述主单元部件存储的数据中数据‘0’的数量和数据‘1’的数量哪个更大的信息以及关于在所述主单元部件存储的数据中数据‘0’的数量和数据‘1’的数量之差的信息。
11.根据权利要求9所述的读取方法，其中，设置所述读取电压包括：当作为比较结果在所述主单元部件存储的DSV中数据‘0’的数量已经增大或者数据‘1’的数量已经减小时增大所述读取电压。
12.根据权利要求9所述的读取方法，其中，设置所述读取电压包括：当作为比较结果在所述主单元部件存储的数据中数据‘0’的数量已经减小或者数据‘1’的数量已经增大时减小所述读取电压。
13.根据权利要求9所述的读取方法，其中，设置所述读取电压包括：当所述数字和值彼此相同或者所述数字和值的差落入预定范围时不改变所述基准电压。
14.根据权利要求9所述的读取方法，还包括：
在设置所述读取电压时，当所述读取电压和所述第一基准电压相同时，对通过使用所述第一基准电压执行的读取操作所读取的所述主单元部件存储的数据进行解码。
15.根据权利要求9所述的读取方法，还包括：
当设置的所述读取电压不同于所述第一读取电压时，对使用设置的所述读取电压读取的所述主单元部件的读取数据进行解码。
CN201010004279A 2009-01-21 2010-01-20 非易失性存储装置及其操作方法 Pending CN101783176A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090005067A KR101082650B1 (ko) 2009-01-21 2009-01-21 불휘발성 메모리 장치 및 그 동작 방법
KR10-2009-0005067 2009-01-21

Publications (1)

Publication Number Publication Date
CN101783176A true CN101783176A (zh) 2010-07-21

Family

ID=42336844

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010004279A Pending CN101783176A (zh) 2009-01-21 2010-01-20 非易失性存储装置及其操作方法

Country Status (4)

Country Link
US (1) US8014207B2 (zh)
JP (1) JP2010170685A (zh)
KR (1) KR101082650B1 (zh)
CN (1) CN101783176A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103680629A (zh) * 2012-09-07 2014-03-26 旺宏电子股份有限公司 存储器的操作方法及具有该存储器的集成电路
CN103761990A (zh) * 2014-02-19 2014-04-30 上海新储集成电路有限公司 一种减少只读存储器漏电流的方法
CN104102598A (zh) * 2013-04-09 2014-10-15 群联电子股份有限公司 数据读取方法、控制电路、存储器模块与存储器储存装置
CN104916326A (zh) * 2014-03-14 2015-09-16 三星电子株式会社 存储装置和使用定时器设置的相关方法
CN107039079A (zh) * 2015-10-30 2017-08-11 希捷科技有限公司 以电压分布的每一侧上关于分布均值的单独表征进行的自适应读取阈值电压跟踪
CN107045887A (zh) * 2016-02-09 2017-08-15 华邦电子股份有限公司 半导体存储装置及其加扰方法
US11635913B2 (en) 2017-12-12 2023-04-25 Winbond Electronics Corp. NOR flash memory apparatus and recover and read method thereof

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8493783B2 (en) 2008-03-18 2013-07-23 Apple Inc. Memory device readout using multiple sense times
US9031241B2 (en) * 2009-02-05 2015-05-12 D.E. Shaw Research, Llc Link and physical coding sub-layer protocols
US8370719B2 (en) * 2010-05-21 2013-02-05 Intel Corporation Persistent moving read reference
KR101756111B1 (ko) 2011-04-15 2017-07-10 삼성전자 주식회사 메모리 컨트롤러 구동방법, 메모리 컨트롤러, 메모리 장치 및 메모리 시스템
KR101845510B1 (ko) * 2011-10-25 2018-04-05 삼성전자주식회사 반도체 저장 장치 및 시스템
KR102069864B1 (ko) 2012-11-05 2020-01-23 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
JP2014175028A (ja) 2013-03-08 2014-09-22 Toshiba Corp 不揮発性半導体記憶装置
US9190159B2 (en) 2013-03-15 2015-11-17 Kabushiki Kaisha Toshiba Semiconductor memory device
KR102174030B1 (ko) 2014-05-13 2020-11-05 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 저장 장치 및 그것의 읽기 방법
KR20160024547A (ko) 2014-08-26 2016-03-07 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
JP5940704B1 (ja) * 2015-03-26 2016-06-29 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
US11456038B2 (en) 2020-12-18 2022-09-27 Micron Technology, Inc. Simplified operations to read memory cells coarsely programmed via interleaved two-pass data programming techniques
US11430526B2 (en) 2020-12-18 2022-08-30 Micron Technology, Inc. Interleaved two-pass data programming techniques with reduced write amplification
US11462265B2 (en) * 2020-12-18 2022-10-04 Micron Technology, Inc. Reading memory cells coarsely programmed via interleaved two-pass data programming techniques
US11335407B1 (en) 2020-12-18 2022-05-17 Micron Technology, Inc. One-ladder read of memory cells coarsely programmed via interleaved two-pass data programming techniques
US11894077B2 (en) * 2022-02-23 2024-02-06 Sandisk Technologies Llc Self-diagnostic smart verify algorithm in user mode to prevent unreliable acquired smart verify program voltage

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1249515A (zh) * 1998-09-29 2000-04-05 株式会社东芝 数据转换方法及其装置
CN1574012A (zh) * 2003-05-21 2005-02-02 索尼株式会社 数据记录方法
CN1909099A (zh) * 2005-08-05 2007-02-07 恩益禧电子股份有限公司 Dsv控制装置和dsv控制方法
EP1890292A2 (en) * 2006-04-28 2008-02-20 Sony Corporation Modulation apparatus, modulation method, modulation program and modulation-program recording medium

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5091938B1 (en) * 1990-08-06 1997-02-04 Nippon Denki Home Electronics Digital data cryptographic system
US6786420B1 (en) * 1997-07-15 2004-09-07 Silverbrook Research Pty. Ltd. Data distribution mechanism in the form of ink dots on cards
US6591385B1 (en) * 2000-09-11 2003-07-08 Agilent Technologies, Inc. Method and apparatus for inserting programmable latency between address and data information in a memory tester
US7885112B2 (en) * 2007-09-07 2011-02-08 Sandisk Corporation Nonvolatile memory and method for on-chip pseudo-randomization of data within a page and between pages

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1249515A (zh) * 1998-09-29 2000-04-05 株式会社东芝 数据转换方法及其装置
CN1574012A (zh) * 2003-05-21 2005-02-02 索尼株式会社 数据记录方法
CN1909099A (zh) * 2005-08-05 2007-02-07 恩益禧电子股份有限公司 Dsv控制装置和dsv控制方法
EP1890292A2 (en) * 2006-04-28 2008-02-20 Sony Corporation Modulation apparatus, modulation method, modulation program and modulation-program recording medium

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103680629A (zh) * 2012-09-07 2014-03-26 旺宏电子股份有限公司 存储器的操作方法及具有该存储器的集成电路
CN103680629B (zh) * 2012-09-07 2017-01-25 旺宏电子股份有限公司 存储器的操作方法及具有该存储器的集成电路
CN104102598A (zh) * 2013-04-09 2014-10-15 群联电子股份有限公司 数据读取方法、控制电路、存储器模块与存储器储存装置
CN104102598B (zh) * 2013-04-09 2018-04-24 群联电子股份有限公司 数据读取方法、控制电路、存储器模块与存储器储存装置
CN103761990A (zh) * 2014-02-19 2014-04-30 上海新储集成电路有限公司 一种减少只读存储器漏电流的方法
CN104916326A (zh) * 2014-03-14 2015-09-16 三星电子株式会社 存储装置和使用定时器设置的相关方法
CN104916326B (zh) * 2014-03-14 2019-12-03 三星电子株式会社 存储装置和使用定时器设置的相关方法
CN107039079A (zh) * 2015-10-30 2017-08-11 希捷科技有限公司 以电压分布的每一侧上关于分布均值的单独表征进行的自适应读取阈值电压跟踪
CN107039079B (zh) * 2015-10-30 2021-12-03 希捷科技有限公司 以电压分布的每一侧上关于分布均值的单独表征进行的自适应读取阈值电压跟踪
CN107045887A (zh) * 2016-02-09 2017-08-15 华邦电子股份有限公司 半导体存储装置及其加扰方法
CN107045887B (zh) * 2016-02-09 2020-05-12 华邦电子股份有限公司 半导体存储装置及其加扰方法
US11635913B2 (en) 2017-12-12 2023-04-25 Winbond Electronics Corp. NOR flash memory apparatus and recover and read method thereof

Also Published As

Publication number Publication date
KR20100085656A (ko) 2010-07-29
US20100182830A1 (en) 2010-07-22
US8014207B2 (en) 2011-09-06
KR101082650B1 (ko) 2011-11-14
JP2010170685A (ja) 2010-08-05

Similar Documents

Publication Publication Date Title
CN101783176A (zh) 非易失性存储装置及其操作方法
US10372342B2 (en) Multi-level cell solid state device and method for transferring data between a host and the multi-level cell solid state device
US5930167A (en) Multi-state non-volatile flash memory capable of being its own two state write cache
KR101127413B1 (ko) 개선된 부분 페이지 프로그램 능력을 가진 비휘발성 메모리및 제어
US7787307B2 (en) Memory cell shift estimation method and apparatus
CN101533671B (zh) 非易失性存储装置及其操作方法
CN106409339B (zh) 具有均匀译码器的存储器系统及其操作方法
US20060044881A1 (en) Unified multilevel cell memory
EP1246193A2 (en) Integrated circuit for storage and retrieval of multiple digital bits per nonvolatile memory cell
US7986552B2 (en) Nonvolatile memory device and method of operation to program/read data by encoding/decoding using actual data and random data for program/read operation
CN101548332A (zh) 非易失性存储器和用于高速缓存页复制的方法
US11100997B2 (en) Storage device, controller and method for operating controller for configuring super pages using program timing information
KR20110033206A (ko) 플래시 메모리들에서의 역순 페이지 기록
KR101449673B1 (ko) 에러 억제를 위해 랜더마이징하는 플래시 메모리 디바이스, 시스템 및 방법
CN110795270B (zh) 固态储存装置及其读取重试方法
US9465539B2 (en) Operation management in a memory device
US20030086299A1 (en) Nonvolatile semiconductor memory device
CN101783177A (zh) 对非易失性存储设备进行编程的方法
CN110767253B (zh) 固态储存装置及其读取表管理方法
CN111028878B (zh) 一种闪存写入方法、闪存芯片及非易失性的存储设备
CN110473584B (zh) 固态储存装置中已抹除区块的再验证方法
US11222693B2 (en) Data management method for memory and memory apparatus using the same
KR20090110648A (ko) 플래시 메모리로 데이터를 기록하는 방법과 플래시메모리에 기록된 데이터를 읽는 방법 및 플래시 메모리시스템
KR101261052B1 (ko) 멀티레벨 셀 메모리 장치 및 그 데이터 저장 방법
Crippa et al. 10 MLC storage

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20100721