JP2010170685A

JP2010170685A - 不揮発性メモリ装置、そのプログラム方法及び読出し方法

Info

Publication number: JP2010170685A
Application number: JP2010009721A
Authority: JP
Inventors: Seung Han Ryu; 承韓柳; Joong Seob Yang; 中燮楊; Seung Jae Chung; 勝在鄭
Original assignee: Hynix Semiconductor Inc
Current assignee: SK Hynix Inc
Priority date: 2009-01-21
Filing date: 2010-01-20
Publication date: 2010-08-05
Also published as: US20100182830A1; US8014207B2; KR20100085656A; KR101082650B1; CN101783176A

Abstract

【課題】しきい値電圧分布が変更される程度を把握し、読出電圧を可変させて設定することができる不揮発性メモリ装置を提供すること。
【解決手段】外部から伝達された入力データの‘０'と'‘１'の個数の差が最小化されるようにスクランブル動作を遂行するエンコーダーと、前記エンコーダーを介してエンコードされた入力データの‘０'と‘１'の個数の差を示すＤＳＶを生成するＤＳＶ生成部と、前記エンコーダーを介してエンコードされた入力データが格納される第ｎページのメインセル部と、前記ＤＳＶ生成部から生成されたＤＳＶが格納される第ｎページのスペアセル部と、前記第ｎページのメインセル部から読出された読出データから生成したＤＳＶと前記第ｎページのスペアセル部から読出されたＤＳＶとを比較して第ｎページに対する読出電圧を決定する読出電圧設定部と、を具備することを特徴とする。
【選択図】図１

Description

本発明は不揮発性メモリ装置及びその動作方法に関し、より詳細には、しきい値電圧分布が変更される程度を把握し、読出電圧を可変させて設定することができる不揮発性メモリ装置及び不揮発性メモリ装置の読出し方法、及びプログラム方法に関する。

近年、電気的にプログラムと消去が可能で、一定の周期でデータを再作成しなければならないリフレッシュ機能が必要ない不揮発性メモリ素子に対する需要が増加している。

前記不揮発性メモリセルは、電気的なプログラム/消去動作が可能な素子として薄い酸化膜に印加される強い電場によって電子が移動しながらセルのしきい値電圧を変化させてプログラム及び消去動作を遂行する。

不揮発性メモリ装置は、通常的にデータが格納されるセルがマトリックス形態で構成されたメモリセルアレイ、前記メモリセルアレイの特定セルに対してメモリを書き込むか、特定セルに格納されたメモリを読出すページバッファーを含む。

前記ページバッファーは、特定メモリセルと接続されたビットライン対、メモリセルアレイに記録するデータを臨時格納したり、メモリセルアレイから特定セルのデータを読出して臨時格納するレジスタ、特定ビットラインまたは特定レジスタの電圧レベルを感知する感知ノード、前記特定ビットラインと感知ノードの接続可否を制御するビットライン選択部を含む。

不揮発性メモリ装置のリテンション（retention）特性、またはディスターバンス（disturbance）などによって、プログラムされているセルのしきい値電圧が変更されることがあり得る。前記不揮発性メモリセルは、セルのフローティングゲートに格納された電子が、時間の経過によって漏洩電流等によって外部へ放出されて、しきい値電圧が低くなることがある。

時間の経過に応じて、プログラムされたデータを格納できるかどうかに対する特性がリテンション特性である。リテンション特性が良くない場合、実際プログラムされたデータと違うように読出しされることがあるという問題が発生する。特に、マルチレベルセルプログラム方式のようにセルの分布が多数の場合、各セル間の読出しマージンが小さいので、リテンション特性による問題はさらに大きく発生し得る。また、隣接セルのプログラム動作、消去動作、読出動作等によってしきい値電圧が変更されるディスターバンス等によっても各メモリセルのしきい値電圧分布が変更されうる。したがって、メモリセルに対して読出動作を遂行する場合、このようにしきい値電圧分布が変更される位を把握して、読出電圧を可変させる必要がある。

したがって、本願発明は前記問題を鑑みてなされたものであって、その目的は、しきい値電圧分布が変更される程度を把握し、読出電圧を可変させて設定することができる不揮発性メモリ装置を提供することである。さらに、本願発明の他の目的は、前記装置を利用した不揮発性メモリ装置の読出し方法、及びプログラム方法を提供することである。

上記の課題を解決するための本願発明の不揮発性メモリ装置は、外部から伝達された入力データの’０’と’１’の個数の差が最小化されるようにスクランブル動作を遂行するエンコーダーと、前記エンコーダーを介してエンコードされた入力データの’０’と’１’の個数の差を示すＤＳＶ（Digital sum value）を生成するＤＳＶ生成部と、前記エンコーダーを介してエンコードされた入力データが格納される第ｎページのメインセル部と、前記ＤＳＶ生成部から生成されたＤＳＶが格納される第ｎページのスペアセル部と、前記第ｎページのメインセル部から読出された読出データから生成したＤＳＶと前記第ｎページのスペアセル部から読出されたＤＳＶとを比較して第ｎページに対する読出電圧を決定する読出電圧設定部を具備することを特徴とする。

また、本願発明の不揮発性メモリ装置の読出し方法は、外部から伝達された入力データの’０’と’１’の個数の差が最小化されるように入力データをエンコードする段階と、前記エンコードされた入力データの’０’と’１’の個数の差を示すＤＳＶを生成する段階と、前記エンコードされたデータを第ｎページのメインセル部に格納させて、前記ＤＳＶを第ｎページのスペアセル部に格納させる段階とを有する。

また、本願発明の不揮発性メモリ装置のプログラム方法は、’０’と’１’の個数の差が最小化されるようにエンコードされたデータが格納されたメインセル部と、前記エンコードされた入力データの’０’と’１’の個数の差を示すＤＳＶが格納されたスペアセル部を具備する第ｎページが提供される段階と、前記第ｎページに対して第１基準電圧によって読出動作を遂行する段階と、前記メインセル部の読出データからＤＳＶを生成する段階と、前記スペアセル部から読出されたＤＳＶと前記メインセル部の読出データから生成されたＤＳＶとを比較して読出電圧を設定する段階と、前記読出電圧を設定する段階で前記第１基準電圧と異なる電圧に読出電圧が変更された場合、前記第ｎページに対して前記変更された読出電圧によって読出動作を遂行する段階とを有する。

以上のように本願発明によれば、各メモリセルの分布変更状態によって読出電圧を変更させることができるという効果がある。特に、マルチレベルセルプログラム方法による分布の場合、読出しマージンが狭小なので、このように読出電圧を可変させるによって適切な読出しマージンを確保することができるという効果がある。

不揮発性メモリ装置の全体構成を示した図面である。不揮発性メモリ装置のメモリセルアレイの構成を示した図面である。不揮発性メモリ装置の読出電圧設定方法の概念を説明するための図面である。不揮発性メモリ装置のプログラム方法を示した順序図である。不揮発性メモリ装置の読出し方法を示した順序図である。

以下、添付された図面を参照して本願発明の好ましい実施例について詳しく説明する。図１は、本願発明が適用される不揮発性メモリ装置の全体構成を示した図面である。

不揮発性メモリ装置１００は、メモリセルアレイ１０２、ページバッファー部１０８、Ｘ/Ｙ-デコーダー１０４、１０６、高電圧発生器１１０、命令語インターフェースロジック部１１２、命令語レジスタ１１４、アドレスレジスタ/カウンタ１１６、データレジスタ１１８、ＩＯバッファー部１２０、読出電圧制御部１３０を含む。

不揮発性メモリ装置の動作を詳細に説明する。まず、命令語インターフェースロジック部１１２に対して活性化されたチップイネーブル信号（/ＣＥ）が印加され、ライトイネーブル信号（/ＷＥ）がトーグル（Toggle）されると、これに応答して、命令語インターフェースロジック部１１２がＩＯバッファー部１２０と命令語レジスタ１１４を介して受信される命令語信号を受信し、その命令語によってプログラム命令、消去命令または読出し命令等を発生させる。この時、前記命令語信号は前記不揮発性メモリ装置の動作モードを決定するページプログラムセットアップコード（page program set up code）を含む。

一方、命令語インターフェースロジック部１１２から出力される動作状態信号（／Ｒ／Ｂ）は一定時間の間デースエーブルされるが、外部のメモリコントローラー（図示せず）は、動作状態信号（／Ｒ／Ｂ）を受信して前記不揮発性メモリ装置がプログラム/消去/読出しなどの動作状態であることを認識する。すなわち、動作状態信号（／Ｒ／Ｂ）がデースエーブルされる時間の間、前記メモリセルアレイのうち、一つのページに対するプログラム/消去/読出しなどが実行される。

また、アドレスレジスタ/カウンタ１１６は、ＩＯバッファー部１２０を介して受信されるアドレス信号を受信し、ローアドレス信号及びカラムアドレス信号を発生させる。前記アドレス信号は、前記メモリセルのうち、一つに含まれるページのうち、一つに対応する。データレジスタ１１８はＩＯバッファー部１２０を介して受信される各種データを臨時格納し、Ｙ-デコーダー１０６に伝達する。

高電圧発生器１１０は前記プログラム命令、消去命令または読出し命令に応答してバイアス電圧を発生し、これをページバッファー部１０８、Ｘ-デコーダー１０４などに供給する。

Ｘ-デコーダー１０４は、前記ローアドレス信号に応答して、前記メモリセルアレイのブロックのうち、一つに高電圧発生器１１０から供給を受けたバイアス電圧をメモリセルアレイ１０２に供給する。

Ｙ-デコーダー１０６は、前記カラムアドレス信号に応答して、前記ページバッファーを介して前記メモリセルアレイのブロックによって共有されるビットライン（図示せず）にデータ信号を供給する。

ページバッファー部１０８は、ＩＯバッファー部１２０及びＹ-デコーダー１０６を介して受信されるデータ信号をラッチして前記メモリセルアレイのブロックによって共有されるビットライン（図示せず）に出力する複数のページバッファーを含む。また、前記各ページバッファーは読出動作によってメモリセルアレイから読出したデータを格納して、Ｙ-デコーダー１０６、ＩＯバッファー部１２０を介して外部へ出力させる。

読出電圧制御部１３０は、メモリセルの状態によって読出電圧を可変させる動作を遂行する。このためにＩＯバッファー部１２０から伝達される入力データに対してスクランブル動作を遂行する‘０’と‘１’の個数を均一にさせるエンコーダー１３２、エンコーダー１３２の動作によってスクランブルされた入力データで‘０’と‘１’の個数の差を示すＤＳＶを生成して、ページバッファー部１０８に伝達するＤＳＶ生成部１３４、読出動作遂行後、ページバッファー部１０８から伝達される出力データでＤＳＶを算出し、ページバッファーから出力されたＤＳＶと比べて読出電圧を決定する読出電圧設定部１３８を含む。

エンコーダー１３２は、ＩＯバッファー部１２０から伝達される入力データをスクランブリングする‘０’と‘１’の個数の差を最小化させる。この時‘０’データは、該セルがプログラム対象セルであることを意味し、‘１’データは該セルが消去対象セルであることを意味する。前記入力データに対して排他的論理合（ＸＯＲ）動作等を遂行してエンコード動作を遂行する。この時、エンコードされた入力データはメモリセルアレイのうち、メインセルに格納される。

ＤＳＶ生成部１３４は、前記エンコードされた入力データで‘０’と‘１’の個数の差、すなわち、ＤＳＶを生成する。前記生成されたＤＳＶはメモリセルアレイの中、スペアセルに格納される。望ましくは、‘０’と‘１’のうち、どちらのデータの個数がもっと多いかに対する情報を生成する。そして、個数がもっと多いデータの個数からもっと少ないデータの個数を差し引く。そして、前記メインセルから読出しされてページバッファー部１０８、Ｙ-デコーダー１０６を介して出力される出力データからＤＳＶを生成する。これによってスペアセルに格納されていたＤＳＶ値と、出力データから直接生成したＤＳＶを比べることになる。

図面を参照して前記メインセルとスペアセルの構成を詳しく説明する。図２は、本願発明の一実施例による不揮発性メモリ装置のメモリセルアレイの構成を示した図面である。

メモリセルアレイ２００は、プログラム動作の単位となる一つのページであり、メインセル部２１０とスペアセル部２２０を含む。メインセル部２１０にはＩＯバッファー部１２０を介して伝達される入力データが格納される。特に、本願発明ではエンコーダー１３２によってエンコードされた入力データが格納される。また、スペアセル部２２０にはメインセル部２１０に格納されるエンコードされた入力データのＤＳＶが格納される。すなわち、ＤＳＶ生成部１３４がエンコードされた入力データから生成されたＤＳＶ値を格納する。この時、スペアセル部２２０は前記ＤＳＶを格納する複数のＤＳＶ格納所２２２、ＤＳＶ格納所２２４、ＤＳＶ格納所２２６を含む。前記各ＤＳＶ格納所は‘０’と‘１’の個数の差を格納するためのビット（k-１ビット）らの外に、どのようなデータがさらに多く含まれているのかを表示するためのフラグビット（１ビット）を含む。例えば、‘１’の個数が３個多い場合、その差（３）の外に、‘１’がもっと多いという意味としてフラグビットを‘１’に設定する。これと違って‘０’の個数が４個多い場合、その差（４）の外に、‘０’がもっと多いという意味としてフラグビットを‘０’に設定する。

前記各ＤＳＶ格納所は、ＤＳＶ生成部１３４から伝達される同一のＤＳＶを格納する。すなわち、第１ないし第ｎＤＳＶ格納所２２２、２２４、２２６は、同一のＤＳＶを格納する。これは読出し結果の信頼度を高めるための構成である。前記各ＤＳＶ格納所に格納されたＤＳＶ値を読出しする場合、理想的にはすべて同一の値が出力されなければならない。しかし、前記スペアセルも同様にメインセルと同一の特性を持つ不揮発性セルであるから、その値に差がありえる。このため、各ＤＳＶ格納所から読出された値のうち、最も頻度数の高い値を該ページのメインセル部２１０に格納されたデータに対するＤＳＶに決定しようとする。

再度、図１を参照すれば、デコーダー１３６はメインセル部２１０を読出してページバッファー部１０８を介して伝達される読出データをデコードしてＩＯバッファー部１２０に伝達する。この時、前記読出されたデータはエンコーダー１３２によってエンコードされた入力データがメモリセルにプログラムされた後、読出動作によって読出されたものである。したがって、エンコーダー１３２で遂行したスクランブル動作前の状態に戻るようにディスクランブル（descramble）動作を遂行する。理想的には前記読出データは前記エンコードされた入力データと同一でなければならないが、メモリセルの特性によってその値が変わることがあり得る。

読出電圧設定部１３８は、メインセル部２１０を読出してページバッファー部１０８を介して伝達される読出データでＤＳＶを直接生成し、常時、スペアセル部２２０から読出されたＤＳＶと比べてその差を基準として読出電圧を新しく設定する。

不揮発性メモリ装置のリテンション特性、またはディスターバンス（disturbance）などによって、プログラムされているセルのしきい値電圧が変更されうる。前記不揮発性メモリセルは、セルのフローティングゲートに格納された電子が、時間のながれによって漏洩電流等によって外部へ放出され、しきい値電圧が低くなることがあり得る。時間の経過に応じて、プログラムされたデータを格納することができるかどうかに対する特性がリテンション特性である。リテンション特性が良くない場合、実際プログラムされたデータと異なるように読出しされることがあるという問題が発生する。特に、マルチレベルセルプログラム方式のようにセルの分布が複数の場合、各セル間の読出しマージンが小さいので、リテンション特性による問題はさらに大きく発生し得る。

図３は、本願発明の一実施例による不揮発性メモリ装置の読出電圧設定方法の概念を説明するための図面である。

読出電圧設定部１３８は、メインセル部２１０から読出しされてページバッファー部１０８を介して伝達される読出データでＤＳＶを直接生成する。これを読出データのＤＳＶと定義する。また、読出電圧設定部１３８はスペアセル部２２０から読出しされてページバッファー部１０８を介してＤＳＶの伝達を受ける。これをページバッファー部１０８のＤＳＶと定義する。理想的には前記読出データのＤＳＶとスペアセル部のＤＳＶが同一でなければならない。しかし、リテンション特性等の変化、ディスターバンス等の影響によりその値が変わることがある。例えば、スペアセル部２２０の各ＤＳＶ格納所の‘０’の個数が５ほどもっと多いＤＳＶが格納されていると仮定する。前記ＤＳＶは複数のＤＳＶ格納所を読出した結果、最も頻度数の高い値にあたる。

一方、前記読出データのＤＳＶは‘０’の個数が２ほどもっと多いＤＳＶが格納されていると仮定する。この時‘０’という読出データは該セルが基準電圧以上にプログラムされているということを意味する。これはプログラム当時には‘０’の個数が５つ多いようにプログラムされたが、時間の経過に応じて‘０’の個数が減少されたことを示す。すなわち、メインセルに格納されているメモリセルのしきい値電圧がリテンション特性によって低くなったことを意味する。したがって、このような減少量を補償するために第１読出電圧（Ｖｒｄ１）を多少減少させて第２読出電圧（Ｖｒｄ２）を読出電圧に設定する。

反面、前記読出データのＤＳＶは、‘０’の個数が７つ多いＤＳＶが格納されていると仮定すれば、メインセルに格納されているメモリセルのしきい値電圧がプログラム動作のディスターバンス等によって高くなったことを意味する。したがって、このような増加量を補償するために第１読出電圧（Ｖｒｄ１）を多少増加させて第３読出電圧（Ｖｒｄ３）を読出電圧に設定する。

また、他の例を挙げると、スペアセル部２２０の各ＤＳＶに‘１’の個数が２つ多いＤＳＶが格納されていると仮定する。前記読出データのＤＳＶは‘１’の個数が５つ多いＤＳＶが格納されていると仮定する。この時‘１’という読出データは、該セルが消去されているということを意味する。これはプログラム当時には‘１’の個数が２つ多いようにプログラムされたが、時間の経過により‘１’の個数が増加されたことを示す。すなわち、メインセルに格納されているメモリセルのしきい値電圧がリテンション特性によって低くなったことを意味する。したがって、このような減少量を補償するために第１読出電圧（Ｖｒｄ１）を多少減少させて第２読出電圧（Ｖｒｄ２）を読出電圧に設定する。

反面、前記読出データのＤＳＶは‘０’の個数が１ほど多いＤＳＶが格納されていると仮定すれば、メインセルに格納されているメモリセルのしきい値電圧がプログラム動作のディスターバンス等によって高くなったことを意味する。したがって、このような増加量を補償するために第１読出電圧（Ｖｒｄ１）を多少増加させて第３読出電圧（Ｖｒｄ３）を読出電圧に設定する。一方、前記読出データのＤＳＶとスペアセル部のＤＳＶ値に大きな差がない場合、読出電圧を変更しない。

図３の表は、ＤＳＶの差による読出電圧の変化量を表示したものである。これは反復的な試験を通じて統計化した数値であり、メモリセルの特性によって変わることがあり、この表で示したような数値は読出電圧設定部１３８にあらかじめ格納される。

前記不揮発性メモリ装置を利用したプログラム方法と読出し方法について説明する。図４は、本願発明の一実施例による不揮発性メモリ装置のプログラム方法を示した順序図である。

まず、ＩＯバッファー部１２０を介して入力された入力データをエンコードする（段階４１０）。これは入力データに含まれた‘０’と‘１’の個数の差を最小化するためで、前に述べたようにスクランブル動作を遂行して‘０’と‘１’の個数が均一になるようにする。

次に、前記エンコードされたデータの‘０’と‘１’の個数の差を示すＤＳＶを生成する（段階４２０）。前記ＤＳＶは’０’と‘１’の個数の差、及び‘０’と‘１’のうち、どちらのデータの個数がもっと多いのかを示すプラグデータを含む。

次に、プログラム動作によって、前記エンコードされたデータを第ｎページのメインセル部２１０に、前記ＤＳＶを前記第ｎページのスペアセル部２２０に格納させる（段階４３０）。好ましくは、スペアセル部２２０には同一の値のＤＳＶが多くのセルに格納されるようにする。前記メインセルと同様にスペアセルに対してもそれぞれ同一の形態のページバッファーが接続されるので、通常のプログラム方法によるプログラム動作遂行が可能である。このように、入力データに対して‘０’と‘１’の個数が均一になるようにエンコード動作を遂行し、それに対するＤＳＶを各ページのスペアセル部に格納させる。

図５は、本願発明の一実施例による不揮発性メモリ装置の読出し方法を示した順序図である。ます、図４のプログラム方法によってエンコードされたデータ及びＤＳＶが格納された第ｎページのメインセル部とスペアセル部に対して読出動作を遂行する（段階５１０）。

メインセルと同様にスペアセルに対してもページバッファーが接続されるので、一度の読出動作によってメインセル部及びスペアセル部に格納されたデータを読出しすることができる。一方、前記スペアセル部に格納されたデータを読出しすることで第ｎページのＤＳＶを決定する。前記スペアセル部に複数のＤＳＶが格納されている場合、読出された値のうち、頻度数が最も大きい値を該ページのＤＳＶに決定する。理想的には各ＤＳＶが同一の値でなければならないが、セル特性によって値が変わることがあり得るからである。例えば、前記スペアセル部が総１０個のＤＳＶ格納所を含んでおり、同一のＤＳＶを持つ格納所がすべて７個である場合、該ＤＳＶ格納所に格納されたＤＳＶを第ｎページのＤＳＶに決定する。

次に、前記メインセル部の読出データからＤＳＶを生成する（段階５２０）。

前記メインセル部に格納されたデータを読出し、その読出されたデータ‘０’の個数と‘１’の個数を判読してその値の差を生成する。前記ＤＳＶ生成部１３４を介して遂行される。好ましくは、‘０’と‘１’のうち、どちらのデータの個数が多いかに対する情報を生成する。そして、個数が多いデータの個数から少ないデータの個数を差し引く。

次に、前記スペアセル部のＤＳＶと前記メインセル部の読出データから生成されたＤＳＶとを比較して読出電圧を設定する（段階５３０）。各ＤＳＶに差がないか、その差があらかじめ設定された範囲内にある場合であれば、初期設定された読出電圧を変更させずに維持させる。

前記ＤＳＶの差に基づき、全体セルのしきい値電圧が低くなったと判断されれば、読出電圧を減少させて設定する。この時、スペアセル部のＤＳＶと前記メインセル部の読出データから生成されたＤＳＶとを比較して‘１’の個数が増加されるか、‘０’の個数が減少された場合には全体セルのしきい値電圧が低くなったものと判断する。一方、‘０’という読出データは、該セルが基準電圧以上にプログラムされていることを意味し、‘０’という読出データは該セルが消去状態にあることを意味する。また、前記ＤＳＶ値の差に基づき、全体セルのしきい値電圧が高くなったと判断されれば、読出電圧を増加させて設定する。この時、スペアセル部のＤＳＶと前記メインセル部の読出データから生成されたＤＳＶとを比較して‘１’の個数が減少されるか、‘０’の個数が増加された場合には全体セルのしきい値電圧が高くなったと判断する。一方、ＤＳＶの差による読出電圧の変化量はメモリセルの特性によって変わることがあり得るので、反復的な試験を介して最適の値を設定するようにする。次に、段階（５４０）において、前記初期設定された読出電圧が前記新たに設定された読出に変更されたか否めかを判断する。

段階（５４０）で読出電圧を変更して設定した場合には、変更された読出電圧によって第ｎページに対して読出動作を再遂行する（段階５５０）。そして、段階（５４０）で読出電圧の変更がなかった場合には読出動作を再遂行しない。

次に、前記読出データをデコードする段階を遂行する（段階５６０）。前記読出データは、図４の段階（４１０）によって入力データがエンコードされた状態なので、これをデコードして、ＩＯバッファー部１２０を介して出力させる。すなわち、スクランブル動作段階（４１０）の遂行前状態に回帰するようにディスクランブル動作を遂行する。このようにリテンション特性またはディスターバーンスによる読出電圧変化を補償するために読出電圧を変更させて読出動作を遂行するようにする。

以上説明したように、本願発明の最も好ましい実施形態について説明したが、本願発明は、上記記載に限定されるものではなく、特許請求の範囲に記載され、又は明細書に開示された発明の要旨に基づき、当業者において様々な変形や変更が可能なのはもちろんであり、かかる変形や変更が、本願発明の範囲に含まれることは言うまでもない。

本発明は不揮発性メモリ装置及び不揮発性メモリ装置の読出し方法、及びプログラム方法に利用可能である。

１００不揮発性メモリ装置、
１０２メモリセルアレイ、
１０８ページバッファー部、
１０４、１０６Ｘ/Ｙ-デコーダー
１１０高電圧発生器、
１１２命令語インターフェースロジック部、
１１４命令語レジスタ１１４、
１１６アドレスレジスタ/カウンタ、
１１８データレジスタ、
１２０ＩＯバッファー部、
１３０読出電圧制御部

Claims

外部から伝達された入力データの‘０’と’‘１’の個数の差が最小化されるようにスクランブル動作を遂行するエンコーダーと、
前記エンコーダーを介してエンコードされた入力データの‘０’と‘１’の個数の差を示すＤＳＶを生成するＤＳＶ生成部と、
前記エンコーダーを介してエンコードされた入力データが格納される第ｎページのメインセル部と、
前記ＤＳＶ生成部から生成されたＤＳＶが格納される第ｎページのスペアセル部と、
前記第ｎページのメインセル部から読出された読出データから生成したＤＳＶと前記第ｎページのスペアセル部から読出されたＤＳＶとを比較して第ｎページに対する読出電圧を決定する読出電圧設定部と、
を具備することを特徴とする不揮発性メモリ装置。
前記‘０’データは、該セルがプログラム対象セルであることを意味し、‘１’データは該セルが消去対象セルであることを意味することを特徴とする請求項１に記載の不揮発性メモリ装置。
前記ＤＳＶ生成部は、‘０’と‘１’のうち、どちらのデータの個数が多いかに対する情報、及びその個数の差に対する情報を具備するＤＳＶを生成することを特徴とする請求項１に記載の不揮発性メモリ装置。
前記読出電圧設定部は、
前記読出データから生成されたＤＳＶと前記スペアセル部から読出したＤＳＶとを比較して、前記読出データの‘０’の個数が増加するか‘１’の個数が減少した場合、読出電圧を増加させて設定することを特徴とする請求項１に記載の不揮発性メモリ装置。
前記読出電圧設定部は、前記読出データから生成されたＤＳＶと前記スペアセル部から読出したＤＳＶとを比較して、前記読出データの‘０’の個数が減少するか‘１’の個数が増加した場合、読出電圧を減少させて設定することを特徴とする請求項１に記載の不揮発性メモリ装置。
前記スペアセル部は、同一のＤＳＶが格納される複数のＤＳＶ格納所を具備することを特徴とする請求項１に記載の不揮発性メモリ装置。
外部から伝達された入力データの‘０’と‘１’の個数の差が最小化されるように入力データをエンコードする段階と、
前記エンコードされた入力データの‘０’と‘１’の個数の差を示すＤＳＶを生成する段階と、
前記エンコードされたデータを第ｎページのメインセル部に格納させ、前記ＤＳＶを第ｎページのスペアセル部に格納させる段階と、を有することを特徴とする不揮発性メモリ装置のプログラム方法。
前記エンコードされた入力データの‘０’と‘１’の個数の差を示すＤＳＶを生成する段階は、
‘０’と‘１’のうち、どちらのデータの個数が多いかに対する情報、及びその個数の差に対する情報を具備するＤＳＶを生成する段階と、を有することを特徴とする請求項７に記載の不揮発性メモリ装置のプログラム方法。
‘０’と‘１’の個数の差が最小化されるようにエンコードされたデータが格納されたメインセル部と、
前記エンコードされた入力データの‘０’と‘１’の個数の差を示すＤＳＶが格納されたスペアセル部とを具備する第ｎページが提供される段階と、
前記第ｎページに対して第１基準電圧によって読出動作を遂行する段階と、
前記メインセル部の読出データからＤＳＶを生成する段階と、
前記スペアセル部から読出されたＤＳＶと前記メインセル部の読出データから生成されたＤＳＶとを比較して読出電圧を設定する段階と、
前記読出電圧を設定する段階で前記第１基準電圧と異なる電圧に読出電圧が変更された場合、前記第ｎページに対して前記変更された読出電圧によって読出動作を遂行する段階と、を有することを特徴とする不揮発性メモリ装置の読出し方法。
前記メインセル部の読出データからＤＳＶを生成する段階は、
前記メインセル部の読出データから‘０’と‘１’のうち、どちらのデータの個数が多いかに対する情報、及びその個数の差に対する情報を具備するＤＳＶを生成する段階と、を有することを特徴とする請求項９に記載の不揮発性メモリ装置の読出し方法。
前記スペアセル部から読出されたＤＳＶと前記メインセル部の読出データから生成されたＤＳＶとを比較して読出電圧を設定する段階は、
前記メインセル部の読出データから生成されたＤＳＶと、前記スペアセル部から読出したＤＳＶとを比較し、前記読出データの‘０’の個数が増加するか‘１’の個数が減少した場合、読出電圧を増加させて設定する段階と、を有することを特徴とする請求項９に記載の不揮発性メモリ装置の読出し方法。
前記スペアセル部から読出されたＤＳＶと前記メインセル部の読出データから生成されたＤＳＶとを比較して読出電圧を設定する段階は、
前記メインセル部の読出データから生成されたＤＳＶと前記スペアセル部から読出したＤＳＶとを比較して、前記読出データの‘０’の個数が減少するか‘１’の個数が増加した場合、読出電圧を減少させて設定する段階と、を有することを特徴とする請求項９に記載の不揮発性メモリ装置の読出し方法。
前記スペアセル部から読出されたＤＳＶと前記メインセル部の読出データから生成されたＤＳＶとを比較して読出電圧を設定する段階は、
前記メインセル部の読出データから生成されたＤＳＶと前記スペアセル部から読出したＤＳＶとを比較して、ＤＳＶが同一の場合または選定された内にある場合、第１基準電圧を読出電圧に設定する段階と、を有することを特徴とする請求項９に記載の不揮発性メモリ装置の読出し方法。
前記読出電圧を設定する段階において、
前記第１基準電圧と同一の電圧に読出電圧が設定された場合、前記第１基準電圧によって読出動作を遂行する段階によって読出された前記メインセル部の読出データをデコードする段階をさらに有することを特徴とする請求項９に記載の不揮発性メモリ装置の読出し方法。
前記変更された読出電圧によって読出動作を遂行した場合、変更された読出電圧によって読出されたメインセル部の読出データをデコードする段階をさらに有することを特徴とする請求項９に記載の不揮発性メモリ装置の読出し方法。