CN101521212A - 显示装置及其制造方法 - Google Patents

显示装置及其制造方法 Download PDF

Info

Publication number
CN101521212A
CN101521212A CN200910126111A CN200910126111A CN101521212A CN 101521212 A CN101521212 A CN 101521212A CN 200910126111 A CN200910126111 A CN 200910126111A CN 200910126111 A CN200910126111 A CN 200910126111A CN 101521212 A CN101521212 A CN 101521212A
Authority
CN
China
Prior art keywords
mentioned
semiconductor layer
film transistor
film
type thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910126111A
Other languages
English (en)
Other versions
CN101521212B (zh
Inventor
大植荣司
宫泽敏夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Panasonic Intellectual Property Corp of America
Original Assignee
Hitachi Displays Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Displays Ltd filed Critical Hitachi Displays Ltd
Publication of CN101521212A publication Critical patent/CN101521212A/zh
Application granted granted Critical
Publication of CN101521212B publication Critical patent/CN101521212B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种显示装置及其制造方法，该显示装置形成有薄膜晶体管，上述薄膜晶体管由n型薄膜晶体管和p型薄膜晶体管构成，在上述n型薄膜晶体管和p型薄膜晶体管中的一方薄膜晶体管的栅电极的上述栅极绝缘膜侧上形成由与该栅电极的材料不同的材料构成的金属层，在上述n型薄膜晶体管和p型薄膜晶体管中至少一个半导体层上形成有LDD层。

Description

显示装置及其制造方法
技术领域
本发明涉及显示装置及其制造方法，尤其涉及在基板上形成有薄膜晶体管的显示装置及其制造方法。
背景技术
有源矩阵型的显示装置被构成为：在呈矩阵状配置的各像素中，向排列在行方向上的各像素共用的信号线(栅极信号线)提供扫描信号，从而在列方向上依次选择这些像素，并与该选择的定时相应地通过排列在列方向上的各像素共用的信号线(漏极信号线)来提供图像信号。
因此，各像素具有用于通过被提供上述扫描信号而将来自漏极信号线的图像信号输入到该像素(像素电极)的薄膜晶体管。
另外，在形成有上述像素的同一基板上设有用于向上述栅极信号线提供扫描信号、且向上述漏极信号线提供图像信号的驱动电路，该驱动电路也由含有多个薄膜晶体管的电路构成。并且，该驱动电路中含有例如以互补型连接有n型薄膜晶体管和p型薄膜晶体管的CMOS薄膜晶体管。
在此，薄膜晶体管例如构成为所谓的MIS型晶体管或MOS型晶体管，其结构为：在覆盖半导体层而形成的栅极绝缘膜的上表面跨该半导体层而形成栅电极，在该半导体层的上表面具有中间隔着上述栅电极的上方区域(沟道区域)而彼此相对配置的一对电极(漏电极、源电极)。
并且，已知为在上述半导体层中，与各电极相连接的部分具有高浓度的杂质层来作为接触层，在沟道区域侧形成有相同导电型的低浓度杂质层。
上述低浓度杂质层被称为所谓的LDD(Lightly Doped Drain：轻掺杂漏极)层，例如产生缓解上述接触层与栅电极之间的电场集中的效果。
具有这种薄膜晶体的显示装置例如公开在下述专利文献1中。
专利文献1：日本特开2004-54168号公报
发明内容
但是，在上述专利文献1所公开的显示装置中，n型薄膜晶体管和p型薄膜晶体管的制造造成制造工序复杂化。
在n型薄膜晶体管的半导体层形成接触层时，需要掺杂n型杂质的工序，在p型薄膜晶体管半导体层形成接触层时需要掺杂p型杂质的工序，但此时必须利用采用所谓的光刻技术选择性地形成的光致抗蚀剂膜来掩蔽另一方不同导电型的薄膜晶体管的至少半导体层。
对于这种情况，在n型薄膜晶体管和p型薄膜晶体管中的至少一方中，形成上述LDD层时也是相同的。
本发明的目的在于提供一种能够实现制造工序减少的结构的显示装置。
本发明的另一目的在于提供一种实现制造工序减少的显示装置的制造方法。
简单说明本申请所公开的发明中代表性的技术方案的概要，如下所述。
(1)本发明的显示装置例如是具有n型薄膜晶体管和p型薄膜晶体管的显示装置，其特征在于，上述n型薄膜晶体管和上述p型薄膜晶体管具有半导体层、栅极绝缘膜以及栅电极，上述半导体层具有沟道区域、源极区域以及漏极区域，上述栅极绝缘膜形成在上述半导体层的上层，上述栅电极跨上述半导体层而形成在上述栅极绝缘膜的上层，在上述n型薄膜晶体管和上述p型薄膜晶体管中的一方薄膜晶体管的上述栅电极的上述栅极绝缘膜一侧形成有由与上述栅电极的材料不同的材料构成的金属层，在上述n型薄膜晶体管和上述p型薄膜晶体管中的至少一方薄膜晶体管的上述沟道区域与上述源极区域之间、以及上述沟道区域与上述漏极区域之间形成有杂质浓度比上述源极区域和上述漏极区域低的区域。
(2)本发明的显示装置的制造方法例如是在基板上形成有n型薄膜晶体管和p型薄膜晶体管的显示装置的制造方法，其特征在于，包括：在上述基板上形成上述n型薄膜晶体管的第一半导体层和上述p型薄膜晶体管的第二半导体层的步骤；形成覆盖上述第一半导体层和上述第二半导体层的绝缘膜的步骤；在上述绝缘膜上形成覆盖上述第一半导体层和上述第二半导体层中的一方半导体层的金属层的步骤；在上述金属层上的与上述一方半导体层重叠的区域形成第一栅电极，在上述金属层上的与不同于上述一方半导体层的另一方半导体层重叠的区域形成第二栅电极的步骤；向上述第一半导体层注入n型杂质并形成第一杂质区域的步骤；向上述第二半导体层注入p型杂质并形成第二杂质区域的步骤；在上述第一半导体层和上述第二半导体层中的至少一个半导体层上形成杂质浓度比上述第一杂质区域或上述第二杂质区域低的第三杂质区域的步骤；对与上述第一栅电极重叠的区域以外的上述金属层进行蚀刻的步骤。
(3)本发明的显示装置的制造方法例如以(2)的结构为前提，在形成上述第一半导体层和上述第二半导体层的步骤中，具有注入n型杂质的第一注入步骤和注入p型杂质的第二注入步骤，上述第一注入步骤和上述第二注入步骤中的一个步骤在形成上述金属层的步骤之前，另一个步骤在形成上述金属层的步骤之后。
(4)本发明的显示装置的制造方法例如以(2)的结构为前提，在形成上述第一半导体层和上述第二半导体层的步骤中，具有注入n型杂质的第一注入步骤和注入p型杂质的第二注入步骤，形成上述金属层的步骤具有在上述绝缘膜上形成第一金属膜的步骤、在上述第一金属膜的一部分形成抗蚀剂膜的步骤、对上述第一金属膜的上述一部分以外的区域进行蚀刻的步骤、以及除去上述抗蚀剂膜的步骤，上述第一注入步骤和上述第二注入步骤中的一个步骤在除去上述抗蚀剂膜的步骤之前，另一个步骤在除去上述抗蚀剂膜的步骤之后。
(5)本发明的显示装置的制造方法例如以(2)的结构为前提，在形成上述第一栅电极和上述第二栅电极的步骤中，具有形成第二金属膜的步骤、在上述第二金属膜的一部分形成抗蚀剂膜的步骤、以上述抗蚀剂膜为掩膜对上述第二金属膜进行蚀刻的步骤以及除去上述抗蚀剂膜的步骤；在对上述第二金属膜进行蚀刻的步骤中，对俯视观察时与上述抗蚀剂膜不重叠的区域和俯视观察时与上述抗蚀剂膜重叠的区域的一部分进行蚀刻，形成上述第一杂质区域的步骤和形成上述第二杂质区域的步骤在除去上述抗蚀剂膜的步骤之前，在形成上述第三杂质区域的步骤中，具有在除去上述抗蚀剂膜的步骤之后注入杂质的步骤。
(6)本发明例如以(1)至(5)中的任一个结构为前提，其特征在于：上述半导体层是多晶硅。
(7)本发明例如以(1)至(6)中的任一个结构为前提，其特征在于：上述金属膜是钛。
此外，本发明不限于上述结构，在不脱离本发明的技术思想的范围内可进行各种变更。
根据本发明的显示装置，能够形成可实现制造工序减少的结构。另外，根据本发明的显示装置的制造方法，能够实现制造工序的减少。
附图说明
图1是表示本发明的显示装置的一个实施例的结构图，示出了形成在其基板上的薄膜晶体管的一个实施例。
图2A至图2G是表示本发明的显示装置的制造方法的一个实施例的结构图。
图3A至图3E是表示本发明的显示装置的接着图2G的制造方法的一个实施例的结构图。
图4A至图4G是表示本发明的显示装置的制造方法的其他实施例的结构图。
图5A至图5D是表示本发明的显示装置的接着图4G的制造方法的其他实施例的结构图。
图6A、图6B是表示本发明的显示装置的接着图5D的制造方法的其他实施例的结构图。
图7A至图7F是表示本发明的显示装置的制造方法的其他实施例的结构图。
图8A至图8D是表示本发明的显示装置的接着图7F的制造方法的其他实施例的结构图。
图9A、图9B是表示本发明的显示装置的接着图8D的制造方法的其他实施例的结构图。
图10A至图10F是表示本发明的显示装置的制造方法的其他实施例的结构图。
图11A至图11E是表示本发明的显示装置的接着图10F的制造方法的其他实施例的结构图。
图12A，图12B是表示本发明的显示装置的接着图11E的制造方法的其他实施例的结构图。
图13A至图13G是表示本发明的显示装置的制造方法的其他实施例的结构图。
图14A至图14E是表示本发明的显示装置的接着图13G的制造方法的其他实施例的结构图。
图15A至图15G是表示本发明的显示装置的制造方法的其他实施例的结构图。
图16A至图16D是表示本发明的显示装置的接着图15G的制造方法的其他实施例的结构图。
图17A、图17B是表示本发明的显示装置的接着图16D的制造方法的其他实施例的结构图。
图18A至图18F是表示本发明的显示装置的制造方法的其他实施例的结构图。
图19A至图19D是表示本发明的显示装置的接着图18F的制造方法的其他实施例的结构图。
图20A、图20B是表示本发明的显示装置的接着图19D的制造方法的其他实施例的结构图。
图21A至图21F是表示本发明的显示装置的制造方法的其他实施例的结构图。
图22A至图22E是表示本发明的显示装置的接着图21F的制造方法的其他实施例的结构图。
图23A、图23B是表示本发明的显示装置的接着图22E的制造方法的其他实施例的结构图。
图24是表示本发明的显示装置的概略的结构图。
具体实施方式
以下，使用附图说明本发明的显示装置及其制造方法。
《实施例1》
(整体结构)
图24是表示本发明的显示装置一个实施例的概略结构图。图24例如以液晶显示装置为例来示出。
具有隔着液晶相对配置的基板SUB1、SUB2，例如在上述基板SUB2一侧的面上形成有液晶显示区域AR。
在该液晶显示区域AR中的上述基板SUB1、SUB2的上述液晶侧的面上形成有呈矩阵状配置的多个像素。
如图中虚线框A的放大图A’所示那样，这些像素形成在由在图中x方向延伸且在y方向并列设置的漏极信号线DL、和在图中y方向延伸且在x方向并列设置的栅极信号线GL所围成的区域内。
并且，各像素具有由来自一方的栅极信号线GL的扫描信号(电压)而导通的薄膜晶体管TFT(为了与后述的其他薄膜晶体管TFT相区别，用符号TFT(nP)来表示)、经由该导通的薄膜晶体管TFT(nP)而被提供来自一方的漏极信号线DL的图像信号(电压)的像素电极PX、以及使得与该像素电极PX之间产生电场的对置电极CT。
此外，上述对置电极CT连接在例如与栅极信号线GL平行配置的对置电压信号线CL上，经由该对置电压信号线CL而被提供相对于上述图像信号成为基准的信号(电压)。
在上述液晶显示区域AR外侧(例如、图中左侧)的上述基板SUB1的表面形成有驱动电路DRC，其用于依次向上述各栅极信号线GL提供扫描信号，而且，与该扫描信号的提供定时相应地向上述各漏极信号线DL提供图像信号。该驱动电路DRC具有n型薄膜晶体管TFT(nD)和p型薄膜晶体管TFT(pD)。
另外，在上述液晶显示区域AR外侧(例如，图中下侧)的上述基板SUB1的表面形成有RGB切换电路CSC，其用于在彩色显示的单位像素中按颜色切换连接承担三基色的每种颜色的漏极信号线DL。在该RGB切换电路CSC中形成有由与上述驱动电路DRC中的上述薄膜晶体管TFT(nD)、TFT(pD)大致相同的结构构成的薄膜晶体管。
(薄膜晶体管的结构)
图1示出了在本发明的显示装置中形成在其基板上的薄膜晶体管的一个实施例的剖视图。
在此，以下所示的薄膜晶体管是能够以上述的各薄膜晶体管TFT(nP)、TFT(nD)、TFT(pD)中的任一个为对象的晶体管。
图中示出了，左侧是n型MIS构造的薄膜晶体管(图中用nTFT来表示)的形成区域，右侧是p型MIS构造的薄膜晶体管(图中用pTFT来表示)的形成区域。
在图1中，具有例如由玻璃构成的基板SUB1，在该基板SUB1的表面形成有例如由SiN构成的基底膜GRL。该基底膜GRL是为了避免基板SUB1内的杂质侵入到薄膜晶体管的半导体层而设置的。
在该基底膜GRL的上表面，在n型薄膜晶体管nTFT的形成区域形成有半导体层SCn，在p型薄膜晶体管pTFT的形成区域形成有半导体层SCp。
然后，在基板SUB1的上表面覆盖上述半导体层SCn和半导体层SCp而形成有绝缘膜GI。该绝缘膜GI在各薄膜晶体管的形成区域作为栅极绝缘膜发挥作用。
在上述绝缘膜GI的上表面，与上述半导体层SCn的一部分重叠、即当俯视观察时以与上述半导体层SCn的中央部交叉的方式形成有栅电极GTn，而且与上述半导体层SCp的一部分重叠、即当俯视观察时以与上述半导体层SCp的中央部交叉的方式形成有栅电极GTp。
上述半导体层SCn在与上述栅电极GTn重叠的部分(沟道区域)成为p型半导体层PS(p)，在位于该p型半导体层PS(p)的外侧的狭窄区域分别形成LDD层LDD(n-)，进而在LDD层的外侧的较宽区域分别形成漏极区域DD(n+)、源极区域SD(n+)。
此外，在MIS构造的薄膜晶体管中，根据偏压的施加状态来更换漏极区域和源极区域，但在本说明书中，为便于说明，将图中左侧的区域称为漏极区域，将图中右侧的区域称为源极区域。
上述半导体层SCp在与上述栅电极GTp重叠的部分(沟道区域)成为n型半导体层PS(n)，在位于该n型半导体层PS(n)的外侧分别形成漏极区域DD(p+)、源极区域SD(p+)。
在上述绝缘膜GI的上表面，覆盖上述栅电极GTn、GTp而形成有层间绝缘膜IN。
在该层间绝缘膜IN的上表面，通过形成在该层间绝缘膜IN上的接触孔，在上述n型薄膜晶体管nTFT侧形成与上述漏极区域DD(n+)相连接的漏电极DTn、和与上述源极区域SD(n+)相连接的源电极STn，在上述p型薄膜晶体管pTFT侧形成有与上述漏极区域DD(p+)相连接的漏电极DTp、和与上述源极区域SD(p+)相连接的源电极STp。
由这样的结构构成的薄膜晶体管是具有以下特点的结构，即：例如，在p型薄膜晶体管pTFT的栅电极GTp的绝缘膜GI侧形成有由与该栅电极GTp材料不同的材料(例如钛(Ti))构成的金属层MTL1。
并且，该金属层MTL1未必需要形成在p型薄膜晶体管pTFT的栅电极GTp一侧，也可以形成在n型薄膜晶体管nTFT的栅电极GTn侧。
另外，在图1所示的薄膜晶体管中，LDD层形成在n型薄膜晶体管nTFT中，但不限于此，也可以形成在p型薄膜晶体管pTFT中，而且还可以形成在n型薄膜晶体管nTFT和p型薄膜晶体管pTFT这双方中。
(制造方法)
图2、图3表示本发明的显示装置的制造方法的一个实施例，示出了形成在该显示装置的基板上的薄膜晶体管的制造工序。
对应于图1，在图中，左侧为n型MIS构造的薄膜晶体管的形成区域，右侧为p型MIS构造的薄膜晶体管的形成区域。以下，按工序顺序进行说明。
工序1(图2A)
准备基板SUB1，在该基板SUB1上形成例如由SiN构成的基底膜GRL。进而，在该基底膜GRL的表面形成由非晶体Si构成的非晶半导体层AS。
工序2(图2B)
通过向上述非晶半导体层AS照射例如准分子激光，使上述非晶半导体层AS改性为由多晶硅构成的多晶半导体层PS。
工序3(图2C)
在上述多晶半导体层PS的上表面的整个区域形成光致抗蚀剂膜RST，使用光刻技术使该光致抗蚀剂膜RST分别残留在n型薄膜晶体管nTFT的半导体层形成区域和p型薄膜晶体管pTFT的半导体层形成区域。
以所残留的光致抗蚀剂膜RST为掩膜，对上述多晶半导体层PS进行蚀刻，使该光致抗蚀剂膜RST之下的多晶半导体层PS残留。
工序4(图2D)
在基板SUB1的上表面覆盖上述多晶半导体层PS形成例如由SiO2构成的绝缘膜GI。
从上述绝缘膜GI的上方离子注入n型杂质，使上述多晶半导体层PS为n型半导体层PS(n)。
工序5(图2E)
在上述绝缘膜GI的上表面，利用例如溅射以膜厚30～50nm形成例如由钛(Ti)构成的金属层MTL1。
工序6(图2F)
在上述金属层MTL1的上表面的整个区域形成光致抗蚀剂膜RST，使用光刻技术在该光致抗蚀剂膜RST的n型薄膜晶体管nTFT的形成区域形成开口。
通过所残留的光致抗蚀剂膜RST离子注入p型杂质，使n型薄膜晶体管nTFT的形成区域中的上述半导体层PS(n)为p型半导体层PS(p)。
工序7(图2G)
除去上述光致抗蚀剂膜RST，在基板SUB1的上表面利用例如溅射以膜厚约为150nm形成例如由MoW构成的金属层MTL2。
工序8(图3A)
在上述金属层MTL2的上表面的整个区域形成光致抗蚀剂膜RST，使用光刻技术使该光致抗蚀剂膜RST分别残留在n型薄膜晶体管nTFT的栅电极的形成区域和p型薄膜晶体管pTFT的栅电极的形成区域。
然后，以所残留的光致抗蚀剂膜RST为掩膜，对上述金属层MTL2进行湿式蚀刻(wet etching)，形成栅电极(GTn、GTp)。
在这种情况下，上述金属层MTL2的蚀刻是对上述掩膜进行例如约1μm的侧面蚀刻。
原样残留上述光致抗蚀剂膜RST，离子注入高浓度的n型杂质。
在这种情况下的离子注入设定为其最大深度位于n型薄膜晶体管nTFT的半导体层PS(p)的表面附近。由此，向n型薄膜晶体管nTFT的半导体层PS(p)中掺杂n型杂质，形成漏极区域DD(n+)和源极区域SD(n+)。俯视观察时，这些漏极区域DD(n+)和源极区域SD(n+)与栅电极GT的形成区域间隔约1μm的距离而形成。
另一方面，在p型薄膜晶体管pTFT的形成区域，上述n型杂质通过上述金属层MTL2被离子注入，但未注入至半导体层PS(n)而留在绝缘膜GI中(图中虚线所示)。
在离子注入中，由钛构成的上述金属层MTL1被换算成二氧化硅膜(SiO2)的大约2倍的膜厚。因此，在绝缘膜GI的膜厚为100nm，其上表面例如以30nm的厚度形成有上述金属膜MTL1的情况下，该金属膜MTL1能够设定用SiO2换算为以160nm的厚度进行离子注入的加速电压。
因而，通过例如在p型薄膜晶体管pTFT侧配置金属层MTL1，能够选择性地进行离子注入，而不用形成基于光刻技术的光致抗蚀剂膜。
工序9(图3B)
除去上述光致抗蚀剂膜RST，离子注入高浓度的p型杂质。在这种情况下的离子注入设定为其最大深度位于p型薄膜晶体管pTFT的半导体层PS(n)的表面附近。
由此，向p型薄膜晶体管pTFT的半导体层PS(n)掺杂p型杂质，形成漏极区域DD(p+)和源极区域SD(p+)。俯视观察时，这些漏极区域DD(p+)和源极区域SD(p+)与栅电极GTp的形成区域相邻而形成。
此外，在n型薄膜晶体管nTFT的形成区域，上述p型杂质被离子注入到未形成上述金属层MTL1的区域，所以其通过半导体层PS(p)、漏极区域DD(n+)、源极区域SD(n+)而留在基底膜GRL中(图中用虚线表示)。
工序10(图3C)
接着，离子注入低浓度的n型杂质。在这种情况下的离子注入设定为其最大深度位于n型薄膜晶体管nTFT的半导体层PS(p)等的表面附近。
由此，向n型薄膜晶体管nTFT的半导体层PS(p)掺杂n型杂质，形成LDD区域LDD(n-)。
俯视观察时，该LDD区域LDD(n-)与栅电极GTn的形成区域相邻，并形成在漏极区域DD(n+)、源极区域SD(n+)的内侧。
此外，在p型薄膜晶体管pTFT的形成区域，上述n型杂质通过上述金属层MTL1被离子注入，但注入未至半导体层PS(n)，而留在绝缘膜GI中(图中用虚线表示)。
工序11(图3D)
以栅电极(GTn、GTp)为掩膜，对上述金属层MTL1进行蚀刻。
工序12(图3E)
在基板SUB1的上表面形成层间绝缘膜IN，在该层间绝缘膜IN上形成使上述n型薄膜晶体管nTFT的漏极区域DD(n+)和源极区域SD(n+)各自的一部分露出的接触孔、以及使上述p型薄膜晶体管pTFT的漏极区域DD(p+)和源极区域SD(p+)各自的一部分露出的接触孔。
然后，在上述层间绝缘膜IN的整个区域覆盖上述各接触孔而形成金属膜，通过对该金属膜进行基于光刻技术的选择蚀刻，从而在上述n型薄膜晶体管nTFT中形成与上述漏极区域DD(n+)连接的漏电极DTn以及与上述源极区域SD(n+)连接的源电极STn，而且在上述p型薄膜晶体管pTFT中形成与上述漏极区域DD(p+)连接的漏电极DTp以及与上述源极区域SD(p+)连接的源电极STp。
《实施例2》
图4至图6示出表示本发明的液晶显示装置的其他实施例的工序图，与上述图2、图3对应来描绘。图4至图6所示的n型薄膜晶体管nTFT和p型薄膜晶体管pTFT都是具有LDD层的结构。
图4A至图4G所示的工序与图2A至图2G所示的工序相同，因此，以下，从图5A开始依次说明。
工序1(图5A)
以光致抗蚀剂膜RST为掩膜，对金属层MTL2进行湿式蚀刻，形成栅电极(GTn、GTp)。在这种情况下，上述金属层MTL2的蚀刻是对上述掩膜进行约1μm的侧面蚀刻。
原样残留上述光致抗蚀剂膜RST，离子注入高浓度的p型纯物质。在这种情况下，将离子注入的最大深度设定为位于p型薄膜晶体管pTFT的半导体层PS(n)的上表面附近。由此，向p型薄膜晶体管pTFT的半导体层PS(p)掺杂p型杂质，形成漏极区域DD(p+)和源极区域SD(p+)。俯视观察时，这些漏极区域DD(p+)和源极区域SD(p+)与栅电极GTp的形成区域间隔约1μm的距离而形成。
此外，在n型薄膜晶体管nTFT的形成区域，上述p型杂质通过其半导体层PS(p)留在基底层GRL中(图中用虚线表示)。
工序2(图5B)
使上述光致抗蚀剂膜RST残留，离子注入高浓度的n型杂质，在这种情况下的离子注入设定为其最大深度位于n型薄膜晶体管nTFT的半导体层PS(p)的上表面附近。
由此，向n型薄膜晶体管nTFT的半导体层PS(p)掺杂n型杂质，形成漏极区域DD(n+)和源极区域SD(n+)。俯视观察时，这些漏极区域DD(n+)和源极区域SD(n+)与栅电极GTn的形成区域间隔约1μm的距离而形成。
此外，在p型薄膜晶体管pTFT的形成区域，上述n型杂质留在绝缘膜GI中(图中用虚线表示)。
工序3(图5C)
除去上述光致抗蚀剂膜RST，离子注入低浓度的p型杂质。在这种情况下的离子注入设定为其最大深度位于p型薄膜晶体管pTFT的半导体层PS(n)的上表面附近。
由此，向p型薄膜晶体管pTFT的半导体层PS(n)中掺杂p型杂质，在与上述漏极区域DD(p+)相邻且位于沟道区域侧、以及与上述源极区域SD(p+)相邻且位于沟道区域侧分别形成LDD层LDD(p-)。
此外，在n型薄膜晶体管nTFT的形成区域内，上述p型杂质留在基底膜GRL中(图中用虚线表示)。
工序4(图5D)
离子注入低浓度的n型杂质。在这种情况下的离子注入是设定为其最大深度位于n型薄膜晶体管nTFT的半导体层PS(p)的上表面附近。
由此，向n型薄膜晶体管nTFT的半导体层PS(p)掺杂n型杂质，在与上述漏极区域DD(n+)相邻且位于沟道区域侧、以及与上述源极区域SD(n+)相邻且位于沟道区域侧分别形成LDD层LDD(n-)。
此外，在p型薄膜晶体管pTFT的形成区域内，上述n型杂质留在绝缘膜GI中(图中用虚线表示)。
之后，经过与图3D、图3E所示相同的工序。即，如图6A所示，以栅电极GTp为掩膜，对金属层MLT1进行蚀刻，如图6B所示，形成层间绝缘膜IN、漏电极DTn、DTp以及源电极STn、STp。
《实施例3》
图7至图9是表示本发明的显示装置的制造方法的其他实施例的工序图，与上述图2、图3对应来描绘。实施例3是上述实施例1所示的制造方法的变形例。
在图7至图9中，与图2、图3不同的结构是图7A至图7F。
即，直到形成如下的基板的工序中存在差异：在n型薄膜晶体管形成区域形成p型半导体层，在p型薄膜晶体管形成区域形成n型半导体层，覆盖这些p型半导体层、n型半导体层来形成绝缘膜，在上述绝缘膜的上表面形成有在上述n型薄膜晶体管形成区域具有开口的金属层。
因此，在本实施例的说明中，对图7A至图7F的工序进行说明。
工序1(图7A)
准备基板SUB1，在该基板SUB1上形成例如由SiN构成的基底膜GRL。进而，在该基底膜GRL的表面形成由非晶体Si构成的非晶半导体层AS。
工序2(图7B)
通过向上述非晶半导体层AS照射例如准分子激光，使上述非晶半导体层AS改性为由多晶硅构成的多晶半导体层PS。
工序3(图7C)
在上述多晶半导体层PS的上表面的整个区域形成光致抗蚀剂膜RST，使用光刻技术将该光致抗蚀剂膜RST分别残留在n型薄膜晶体管nTFT的半导体层形成区域和p型薄膜晶体管pTFT的半导体层形成区域。
以所残留的光致抗蚀剂膜RST为掩膜，对上述多晶半导体层PS进行蚀刻，使该光致抗蚀剂膜RST之下的多晶半导体层PS残留。
工序4(图7D)
除去上述光致抗蚀剂膜RST，在基板SUB1的上表面覆盖上述多晶半导体层PS形成例如由SiO2构成的绝缘膜GI。
在上述绝缘膜GI表面的整个区域以30nm～50nm的厚度形成例如由Ti构成的金属膜MTL1。
工序5(图7E)
在上述金属膜MTL1表面的整个区域形成光致抗蚀剂膜RST，利用光刻技术除去n型薄膜晶体管nTFT的形成区域中的光致抗蚀剂膜。
以所残留的光致抗蚀剂膜RST为掩膜，对上述金属膜MTL1进行蚀刻。
使上述残留的光致抗蚀剂膜RST保持原样，离子注入p型杂质。由此，该半导体层PS形成为掺杂有p型杂质的半导体层PS(p)。
工序6(图7F)
除去上述光致抗蚀剂膜RST，离子注入低浓度的n型杂质。在这种情况下的离子注入设定为其最大深度位于p型薄膜晶体管pTFT的半导体层PS的上表面。由此，该半导体层PS形成为掺杂有n型杂质的半导体层PS(n)。此外，在n型薄膜晶体管nTFT的形成区域，上述n型杂质留在上述基底膜GRL中(图中用虚线表示)。
在之后的工序中，与图2G以后所示的工序相同。
《实施例4》
图10至图12是表示本发明的显示装置的制造方法的其他实施例的工序图，与上述图7至图9对应来描绘。实施例4是上述实施例2所示的制造方法的变形例。
图10A至图10F与图7A至图7F相同。
并且，图11A以后的工序与上述图4G以后的工序相同。
在实施例4中也能获得与上述相同的效果。
《实施例5》
图13、图14是表示本发明的显示装置的制造方法的其他实施例的工序图。
图13、图14由与上述图2、图3对应的工序构成，n型薄膜晶体管nTFT和p型薄膜晶体管pTFT的形成顺序相反。
工序1(图13A)
准备基板SUB1，在该基板SUB1上形成例如由SiN构成的基底膜GRL。进而，在该基底膜GRL的表面形成由非晶体Si构成的非晶半导体层AS。
工序2(图13B)
通过向上述非晶半导体层AS照射例如准分子激光，使上述非晶半导体层AS改性为由多晶硅构成的多晶半导体层PS。
工序3(图13C)
在上述多晶半导体层PS的上表面的整个区域形成光致抗蚀剂膜RST，使用光刻技术将该光致抗蚀剂膜RST分别残留在n型薄膜晶体管nTFT的半导体层形成区域和p型薄膜晶体管pTFT的半导体层形成区域。
以所残留的光致抗蚀剂膜RST为掩膜，对上述多晶半导体层PS进行蚀刻，使该光致抗蚀剂膜RST之下的多晶半导体层PS残留。
工序4(图13D)
在基板SUB1的上表面覆盖上述多晶半导体层PS而形成例如由SiO2构成的绝缘膜GI。
从上述绝缘膜GI的上方离子注入p型杂质，使上述多晶半导体层PS成为p型半导体层PS(p)。
工序5(图13E)
在上述绝缘膜GI的上表面，利用例如溅射以膜厚30～50nm形成例如由钛(Ti)构成的金属层MTL1。
工序6(图13F)
在上述金属层MTL1的上表面的整个区域形成光致抗蚀剂膜RST，使用光刻技术在该光致抗蚀剂膜RST的p型薄膜晶体管pTFT的形成区域形成开口。
原样残留上述光致抗蚀剂膜RST，并离子注入n型杂质，使p型薄膜晶体管pTFT的形成区域中的上述半导体层PS(p)成为n型半导体层PS(n)。
工序7(图13G)
除去上述光致抗蚀剂膜RST，在基板SUB1的上表面利用例如溅射以膜厚约为150nm形成例如由MoW构成的金属层MTL2。
工序8(图14A)
在上述金属层MTL2的上表面的整个区域形成光致抗蚀剂膜RST，使用光刻技术将该光致抗蚀剂膜RST分别残留在n型薄膜晶体管nTFT的栅电极形成区域和p型薄膜晶体管pTFT的栅电极形成区域。
然后，以所残留的光致抗蚀剂膜RST为掩膜，对上述金属层MTL2进行湿式蚀刻，形成栅电极(GTn、GTp)。
在这种情况下，上述金属层MTL2的蚀刻是对上述掩膜进行约1μm的侧面蚀刻。
原样残留上述光致抗蚀剂膜RST，离子注入高浓度的n型杂质。由此，向n型薄膜晶体管nTFT的半导体层PS(p)掺杂n型杂质，形成漏极区域DD(n+)和源极区域SD(n+)。俯视观察时，这些漏极区域DD(n+)和源极区域SD(n+)与栅电极GTn的形成区域间隔约1μm的距离而形成。
此外，在p型薄膜晶体管pTFT的形成区域，上述n型杂质被离子注入到未形成上述金属层MTL1的区域，所以其通过该半导体层PS(n)留在基底层GRL中(图中用虚线表示)。
工序9(图14B)
除去上述光致抗蚀剂膜RST，离子注入低浓度的n型杂质。在这种情况下的离子注入设定为其最大深度位于n型薄膜晶体管nTFT的半导体层PS(p)的表面附近。
由此，向n型薄膜晶体管nTFT的半导体层PS(p)掺杂n型杂质，形成LDD区域LDD(n-)。俯视地观察时，该LDD区域LDD(n-)与栅电极GTn的形成区域相邻，并形成在漏极区域DD(n+)、源极区域SD(n+)的内侧。
此外，在p型薄膜晶体管pTFT的形成区域，上述n型杂质留在基底膜GRL中(图中用虚线表示)。
工序10(图14C)
离子注入高浓度的p型杂质。在这种情况下的离子注入设定为其最大深度位于p型薄膜晶体管pTFT的半导体层PS(n)的表面附近。
由此，向p型薄膜晶体管pTFT的半导体层PS(n)掺杂p型杂质，形成漏极区域DD(p+)和源极区域SD(p+)。
俯视观察时，该漏极区域DD(p+)和源极区域SD(p+)与栅电极GTp的形成区域相邻而形成。
此外，在n型薄膜晶体管nTFT的形成区域，由于上述p型杂质通过上述金属层MTL1被离子注入，所以留在绝缘膜GI中(图中用虚线表示)。
工序11(图14D)
以栅电极GTn为掩膜，对上述金属层MTL1进行蚀刻。
工序12(图14E)
在基板SUB1的上表面形成层间绝缘膜IN，在该层间绝缘膜IN上形成使上述n型薄膜晶体管nTFT的漏极区域DD(n+)和源极区域SD(n+)的各自的一部分露出的接触孔、以及使上述p型薄膜晶体管pTFT的漏极区域DD(p+)和源极区域SD(p+)的各自的一部分露出的接触孔。
然后，在上述层间绝缘膜IN的整个区域覆盖上述各接触孔而形成金属膜，通过对该金属膜进行基于光刻技术的选择蚀刻，从而在上述n型薄膜晶体管nTFT中形成与上述漏极区域DD(n+)连接的漏电极DTn以及与上述源极区域SD(n+)连接的源电极STn，而且在上述p型薄膜晶体管pTFT中形成与上述漏极区域DD(p+)连接的漏电极DTp以及与上述源极区域SD(p+)连接的源电极STp。
《实施例6》
图15至图17示出了表示本发明的液晶显示装置的其他实施例的工序图，与上述图13、图14对应来描绘。
图15A至图15G所示的工序与图13A至图13G所示的工序相同。因此，以下，从图16A开始依次说明。
工序1(图16A)
以光致抗蚀剂膜RST为掩膜，对金属层MTL2进行湿式蚀刻，形成栅电极(GTn、GTp)。在这种情况下，上述金属层MTL2的蚀刻是对上述掩膜进行约1μm的侧面蚀刻。
原样残留上述光致抗蚀剂膜RST，离子注入高浓度的n型纯物质。在这种情况下，将离子注入的最大深度设定为位于n型薄膜晶体管nTFT的半导体层PS(p)的上表面附近。由此，向n型薄膜晶体管nTFT的半导体层PS(p)掺杂n型纯物质，形成漏极区域DD(n+)和源极区域SD(n+)。俯视观察时，这些漏极区域DD(n+)和源极区域SD(n+)与栅电极GTn的形成区域间隔约1μm的距离而形成。
此外，在p型薄膜晶体管pTFT的形成区域，上述n型杂质通过其半导体层PS(n)留在基底层GRL中(图中用虚线表示)。
工序2(图16B)
使上述光致抗蚀剂膜RST残留，离子注入高浓度的p型杂质，在这种情况下的离子注入设定为其最大深度位于p型薄膜晶体管pTFT的半导体层PS(n)的上表面附近。
由此，向p型薄膜晶体管pTFT的半导体层PS(n)掺杂p型杂质，形成漏极区域DD(p+)和源极区域SD(p+)。俯视观察时，这些漏极区域DD(p+)和源极区域SD(p+)与栅电极GTp的形成区域间隔约1μm的距离而形成。
此外，在n型薄膜晶体管nTFT的形成区域，上述n型杂质留在绝缘膜GI中(图中用虚线表示)。
工序3(图16C)
除去上述光致抗蚀剂膜RST，离子注入低浓度的p型杂质。在这种情况下的离子注入设定为其最大深度位于p型薄膜晶体管pTFT的半导体层PS(n)的上表面附近。
由此，向p型薄膜晶体管pTFT的半导体层PS(n)掺杂p型杂质，在与上述漏极区域DD(p+)相邻且位于沟道区域侧、以及与上述源极区域SD(p+)相邻且位于沟道区域一侧，分别形成LDD层LDD(p-)。
此外，在n型薄膜晶体管nTFT的形成区域，上述p型杂质留在绝缘膜GI中(图中用虚线表示)。
工序4(图16D)
离子注入低浓度的n型杂质。在这种情况下的离子注入设定为其最大深度位于n型薄膜晶体管nTFT的半导体层PS(p)的上表面附近。
由此，向n型薄膜晶体管nTFT的半导体层PS(p)掺杂n型杂质，在与上述漏极区域DD(n+)相邻且位于沟道区域侧、以及与上述源极区域SD(n+)相邻且位于沟道区域一侧，分别形成LDD层LDD(n-)。
此外，在p型薄膜晶体管nTFT的形成区域，上述n型杂质留在基底膜GRL中(图中用虚线表示)。
然后，如图17A所示，以栅电极GTn为掩膜，对金属层MLT1进行蚀刻，如图17B所示，形成层间绝缘膜IN、漏电极DTn、DTp以及源电极STn、STp。
《实施例7》
图18至图20是表示本发明的显示装置的制造方法的其他实施例的工序图，为与图13、图14对应的图。
在图18至图20中，与图13、图14不同的结构是图18A至图18F。
即，直到形成如下的基板的工序中存在差异：在n型薄膜晶体管形成区域形成p型半导体层，在p型薄膜晶体管形成区域形成n型半导体层，覆盖这些p型半导体层、n型半导体层而形成绝缘膜，在上述绝缘膜的上表面形成有在上述n型薄膜晶体管形成区域具有开口的金属层。
因此，在本实施例的说明中，对图18A至图18F的工序进行说明。
工序1(图18A)
准备基板SUB1，在该基板SUB1上形成例如由SiN构成的基底膜GRL。进而，在该基底膜GRL的表面形成由非晶体Si构成的非晶半导体层AS。
工序2(图18B)
通过向上述非晶半导体层AS照射例如准分子激光，使上述非晶半导体层AS改性为由多晶硅构成的多晶半导体层PS。
工序3(图18C)
在上述多晶半导体层PS的上表面的整个区域形成光致抗蚀剂膜RST，使用光刻技术将该光致抗蚀剂膜RST分别残留在n型薄膜晶体管nTFT的半导体层形成区域和p型薄膜晶体管pTFT的半导体层形成区域。
以所残留的光致抗蚀剂膜RST为掩膜，对上述多晶半导体层PS进行蚀刻，使该光致抗蚀剂膜RST之下的多晶半导体层PS残留。
工序4(图18D)
除去上述光致抗蚀剂膜RST，在基板SUB1的上表面覆盖上述多晶半导体层PS形成例如由SiO2构成的绝缘膜GI。
在上述绝缘膜GI表面的整个区域以30nm～50nm的厚度形成例如由钛构成的金属膜MTL1。
工序5(图18E)
在上述金属膜MTL1表面的整个区域形成光致抗蚀剂膜RST，利用光刻技术除去p型薄膜晶体管pTFT的形成区域中的光致抗蚀剂膜。
以所残留的光致抗蚀剂膜RST为掩膜，对上述金属膜MTL1进行蚀刻。
使上述残留的光致抗蚀剂膜RST保持原样，离子注入n型杂质。由此，该半导体层PS形成为掺杂有n型杂质的半导体层PS(n)。
工序6(图18F)
除去上述光致抗蚀剂膜RST，离子注入低浓度的p型杂质。在这种情况下的离子注入设定为其最大深度位于n型薄膜晶体管nTFT的半导体层PS的上表面附近。由此，该半导体层PS形成为掺杂有p型杂质的半导体层PS(p)。此外，在p型薄膜晶体管pTFT的形成区域，上述p型杂质留在上述基底膜GRL中(图中用虚线表示)。
在之后的工序中，与图13G以后所示的工序相同。
《实施例8》
图21至图23是表示本发明的显示装置的制造方法的其他实施例的工序图，与上述图18至图20对应来描绘。
图21A至图21F与图18A至图18F相同。
并且，图22A以后的工序与上述图15G以后的工序相同。
在实施例8中也能够获得与上述相同的效果。
在上述实施例中，作为显示装置，列举出液晶显示装置。但是，不限于液晶显示装置，当然，例如也可以是有机EL显示装置等其他显示装置。
上述的各实施例可以分别单独或组合来使用。这是因为能够单独或叠加产生各实施例的效果。

Claims (9)

1.一种显示装置，具有n型薄膜晶体管和p型薄膜晶体管，其特征在于：
上述n型薄膜晶体管和上述p型薄膜晶体管具有半导体层、栅极绝缘膜以及栅电极，
上述半导体层具有沟道区域、源极区域以及漏极区域，
上述栅极绝缘膜形成在上述半导体层的上层，
上述栅电极跨上述半导体层而形成在上述栅极绝缘膜的上层，
在上述n型薄膜晶体管和上述p型薄膜晶体管中的一方薄膜晶体管的上述栅电极的上述栅极绝缘膜一侧形成有由与上述栅电极的材料不同的材料构成的金属层，
在上述n型薄膜晶体管和上述p型薄膜晶体管中的至少一方薄膜晶体管的上述沟道区域与上述源极区域之间、以及上述沟道区域与上述漏极区域之间形成有杂质浓度比上述源极区域和上述漏极区域低的区域。
2.根据权利要求1所述的显示装置，其特征在于：
上述半导体层是多晶硅。
3.根据权利要求1所述的显示装置，其特征在于：
上述金属层是钛。
4.一种显示装置的制造方法，该显示装置在基板上形成有n型薄膜晶体管和p型薄膜晶体管，该显示装置的制造方法的特征在于，包括：
在上述基板上形成上述n型薄膜晶体管的第一半导体层和上述p型薄膜晶体管的第二半导体层的步骤；
形成覆盖上述第一半导体层和上述第二半导体层的绝缘膜的步骤；
在上述绝缘膜上形成覆盖上述第一半导体层和上述第二半导体层中的一方半导体层的金属层的步骤；
在上述金属层上的与上述一方半导体层重叠的区域上形成第一栅电极，并在上述金属层上的与不同于上述一方半导体层的另一方半导体层重叠的区域上形成第二栅电极的步骤；
向上述第一半导体层注入n型杂质并形成第一杂质区域的步骤；
向上述第二半导体层注入p型杂质并形成第二杂质区域的步骤；
在上述第一半导体层和上述第二半导体层中的至少一个半导体层上形成杂质浓度比上述第一杂质区域或上述第二杂质区域低的第三杂质区域的步骤；以及
对与上述第一栅电极重叠的区域以外的上述金属层进行蚀刻的步骤。
5.根据权利要求4所述的显示装置的制造方法，其特征在于：
形成上述第一半导体层和上述第二半导体层的步骤包括注入n型杂质的第一注入步骤和注入p型杂质的第二注入步骤，
上述第一注入步骤和上述第二注入步骤中的一个步骤在形成上述金属层的步骤之前，上述第一注入步骤和上述第二注入步骤中的另一个步骤在形成上述金属层的步骤之后。
6.根据权利要求4所述的显示装置的制造方法，其特征在于：
形成上述第一半导体层和上述第二半导体层的步骤包括注入n型杂质的第一注入步骤和注入p型杂质的第二注入步骤，
形成上述金属层的步骤包括：在上述绝缘膜上形成第一金属膜的步骤；在上述第一金属膜的一部分上形成抗蚀剂膜的步骤；对上述第一金属膜的上述一部分以外的区域进行蚀刻的步骤；以及除去上述抗蚀剂膜的步骤，
上述第一注入步骤和上述第二注入步骤中的一个步骤在除去上述抗蚀剂膜的步骤之前，上述第一注入步骤和上述第二注入步骤中的另一个步骤在除去上述抗蚀剂膜的步骤之后。
7.根据权利要求4所述的显示装置的制造方法，其特征在于：
形成上述第一栅电极和上述第二栅电极的步骤包括：形成第二金属膜的步骤；在上述第二金属膜的一部分上形成抗蚀剂膜的步骤；以上述抗蚀剂膜为掩膜来对上述第二金属膜进行蚀刻的步骤；以及除去上述抗蚀剂膜的步骤，
在对上述第二金属膜进行蚀刻的步骤中，对俯视观察时与上述抗蚀剂膜不重叠的区域和俯视观察时与上述抗蚀剂膜重叠的区域的一部分进行蚀刻，
形成上述第一杂质区域的步骤和形成上述第二杂质区域的步骤在除去上述抗蚀剂膜的步骤之前，
形成上述第三杂质区域的步骤包括在除去上述抗蚀剂膜的步骤之后注入杂质的步骤。
8.根据权利要求4所述的显示装置的制造方法，其特征在于：
上述第一半导体层和上述第二半导体层是多晶硅。
9.根据权利要求4所述的显示装置的制造方法，其特征在于：
上述金属层是钛。
CN2009101261116A 2008-02-29 2009-02-27 显示装置及其制造方法 Active CN101521212B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008049882A JP5346477B2 (ja) 2008-02-29 2008-02-29 表示装置およびその製造方法
JP2008049882 2008-02-29
JP2008-049882 2008-02-29

Publications (2)

Publication Number Publication Date
CN101521212A true CN101521212A (zh) 2009-09-02
CN101521212B CN101521212B (zh) 2011-11-30

Family

ID=41052683

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101261116A Active CN101521212B (zh) 2008-02-29 2009-02-27 显示装置及其制造方法

Country Status (3)

Country Link
US (1) US7952102B2 (zh)
JP (1) JP5346477B2 (zh)
CN (1) CN101521212B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105118807A (zh) * 2015-07-29 2015-12-02 深圳市华星光电技术有限公司 一种低温多晶硅薄膜晶体管及其制造方法
CN105470136A (zh) * 2014-09-11 2016-04-06 中国科学院微电子研究所 半导体器件制造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6255602B2 (ja) * 2013-04-22 2018-01-10 株式会社ジャパンディスプレイ 薄膜トランジスタ及びその製造方法並びそれを用いた表示装置
CN103413783B (zh) * 2013-07-31 2016-02-24 北京京东方光电科技有限公司 阵列基板及其制作方法、显示装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3343160B2 (ja) * 1992-09-25 2002-11-11 ソニー株式会社 液晶表示装置
JPH09191111A (ja) * 1995-11-07 1997-07-22 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4030193B2 (ja) * 1998-07-16 2008-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6909114B1 (en) 1998-11-17 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having LDD regions
TW494580B (en) * 2001-04-30 2002-07-11 Hannstar Display Corp Manufacturing method of thin film transistor and its driving devices
JP4439766B2 (ja) * 2001-08-02 2010-03-24 シャープ株式会社 薄膜トランジスタ装置及びその製造方法
JP2003188183A (ja) * 2001-12-20 2003-07-04 Fujitsu Display Technologies Corp 薄膜トランジスタ装置、その製造方法及び液晶表示装置
JP4638115B2 (ja) * 2002-07-05 2011-02-23 シャープ株式会社 薄膜トランジスタ装置の製造方法
JP2004054168A (ja) 2002-07-24 2004-02-19 Hitachi Ltd 画像表示装置
JP4030885B2 (ja) * 2003-01-27 2008-01-09 シャープ株式会社 薄膜トランジスタ基板の製造方法
US6963083B2 (en) * 2003-06-30 2005-11-08 Lg.Philips Lcd Co., Ltd. Liquid crystal display device having polycrystalline TFT and fabricating method thereof
JP4537029B2 (ja) 2003-09-30 2010-09-01 シャープ株式会社 薄膜トランジスタ装置及びその製造方法、並びにそれを備えた薄膜トランジスタ基板及び表示装置
KR101026808B1 (ko) * 2004-04-30 2011-04-04 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
KR101187400B1 (ko) * 2004-11-26 2012-10-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
CN100565900C (zh) * 2004-12-03 2009-12-02 株式会社半导体能源研究所 半导体器件
US8749063B2 (en) * 2005-01-28 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI479660B (zh) * 2006-08-31 2015-04-01 Semiconductor Energy Lab 薄膜電晶體，其製造方法，及半導體裝置
TWI328259B (en) * 2007-05-15 2010-08-01 Au Optronics Corp Semiconductor device and manufacturing method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105470136A (zh) * 2014-09-11 2016-04-06 中国科学院微电子研究所 半导体器件制造方法
CN105118807A (zh) * 2015-07-29 2015-12-02 深圳市华星光电技术有限公司 一种低温多晶硅薄膜晶体管及其制造方法
CN105118807B (zh) * 2015-07-29 2018-11-06 深圳市华星光电技术有限公司 一种低温多晶硅薄膜晶体管及其制造方法

Also Published As

Publication number Publication date
CN101521212B (zh) 2011-11-30
JP2009206436A (ja) 2009-09-10
US7952102B2 (en) 2011-05-31
US20090224258A1 (en) 2009-09-10
JP5346477B2 (ja) 2013-11-20

Similar Documents

Publication Publication Date Title
CN101800229B (zh) 显示装置
JP4548408B2 (ja) 半導体装置の製造方法
KR100645718B1 (ko) 박막 트랜지스터 및 그 제조방법
CN101414638B (zh) 显示装置和显示装置的制造方法
US20060270124A1 (en) Thin film transistor and method of fabricating thin film transistor substrate
CN101521212B (zh) 显示装置及其制造方法
US8058654B2 (en) Display device and manufacturing method thereof
KR100894945B1 (ko) 화상 표시 장치 및 그 제조 방법
CN100462821C (zh) 显示装置及其制造方法
US20130077012A1 (en) Semiconductor device and method for manufacturing the same, and liquid crystal display device
KR100847846B1 (ko) 국부 도핑을 이용한 박막트랜지스터의 제조 방법
US20040222423A1 (en) TFT with body contacts
JP5337414B2 (ja) 表示装置およびその製造方法
CN102263101B (zh) 模拟缓冲电路
US8975637B2 (en) Semiconductor device, process for production of the semiconductor device, and display device equipped with the semiconductor device
KR100749601B1 (ko) 반도체 장치 및 그 제조 방법
US9331078B2 (en) Thin film transistor device
JP2005064123A (ja) 薄膜トランジスタおよび表示装置
KR101147266B1 (ko) 폴리형 박막 트랜지스터 기판 및 제조 방법
KR100904266B1 (ko) 박막 트랜지스터 어레이 기판의 제조 방법
KR101338994B1 (ko) 박막트랜지스터 및 그 제조방법
JP2009070862A (ja) 表示装置およびその製造方法
JP2012248596A (ja) 半導体装置の製造方法、及び電気光学装置の製造方法
JP2009170477A (ja) 薄膜トランジスタ及び表示装置
JP2009064861A (ja) 半導体装置、半導体装置の製造方法および電気光学装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: IPS ALPHA SUPPORT CO., LTD.

Owner name: PANASONIC LCD CO., LTD.

Free format text: FORMER OWNER: IPS ALPHA SUPPORT CO., LTD.

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20111011

Address after: Chiba County, Japan

Applicant after: Hitachi Displays, Ltd.

Co-applicant after: Panasonic Liquid Crystal Display Co.,Ltd.

Address before: Chiba County, Japan

Applicant before: Hitachi Displays, Ltd.

Co-applicant before: IPS pioneer support society

Effective date of registration: 20111011

Address after: Chiba County, Japan

Applicant after: Hitachi Displays, Ltd.

Co-applicant after: IPS Pioneer Support Society

Address before: Chiba County, Japan

Applicant before: Hitachi Displays, Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: APAN DISPLAY EAST, INC.

Free format text: FORMER NAME: HITACHI DISPLAY CO., LTD.

Owner name: JAPAN DISPLAY, INC.

Free format text: FORMER NAME: APAN DISPLAY EAST, INC.

CP01 Change in the name or title of a patent holder

Address after: Chiba County, Japan

Patentee after: Japan Display East Inc.

Patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Address before: Chiba County, Japan

Patentee before: Hitachi Displays, Ltd.

Patentee before: Panasonic Liquid Crystal Display Co.,Ltd.

CP03 Change of name, title or address

Address after: Tokyo port xixinqiao Japan three chome 7 No. 1

Patentee after: JAPAN DISPLAY Inc.

Patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Address before: Chiba County, Japan

Patentee before: Japan Display East Inc.

Patentee before: Panasonic Liquid Crystal Display Co.,Ltd.

EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20090902

Assignee: BOE TECHNOLOGY GROUP Co.,Ltd.

Assignor: JAPAN DISPLAY Inc.|Panasonic Liquid Crystal Display Co.,Ltd.

Contract record no.: 2013990000688

Denomination of invention: Ion illuminating display device and mfg. method

Granted publication date: 20111130

License type: Common License

Record date: 20131016

LICC Enforcement, change and cancellation of record of contracts on the licence for exploitation of a patent or utility model
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20231201

Address after: Tokyo, Japan

Patentee after: JAPAN DISPLAY Inc.

Patentee after: PANASONIC INTELLECTUAL PROPERTY CORPORATION OF AMERICA

Address before: Tokyo port xixinqiao Japan three chome 7 No. 1

Patentee before: JAPAN DISPLAY Inc.

Patentee before: Panasonic Liquid Crystal Display Co.,Ltd.