CN101517716A - 硅氧化膜的形成方法、等离子体处理装置和存储介质 - Google Patents

硅氧化膜的形成方法、等离子体处理装置和存储介质 Download PDF

Info

Publication number
CN101517716A
CN101517716A CNA2007800359879A CN200780035987A CN101517716A CN 101517716 A CN101517716 A CN 101517716A CN A2007800359879 A CNA2007800359879 A CN A2007800359879A CN 200780035987 A CN200780035987 A CN 200780035987A CN 101517716 A CN101517716 A CN 101517716A
Authority
CN
China
Prior art keywords
plasma
silicon oxide
oxide layer
oxidation
oxidation processes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800359879A
Other languages
English (en)
Other versions
CN101517716B (zh
Inventor
壁义郎
小林岳志
盐泽俊彦
北川淳一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN101517716A publication Critical patent/CN101517716A/zh
Application granted granted Critical
Publication of CN101517716B publication Critical patent/CN101517716B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明提供硅氧化膜的形成方法、等离子体处理装置和存储介质，能够不损失等离子体氧化处理的优点地形成绝缘耐性优异、能够提高半导体装置的成品率的膜质优异的硅氧化膜。该硅氧化膜的形成方法包括：第一氧化处理工序，其以处理气体中的氧的比例为1％以下、且压力为133Pa以下的第一处理条件形成等离子体，利用该等离子体，氧化被处理体表面的硅，形成硅氧化膜；和第二氧化处理工序，其接着上述第一氧化处理工序，以处理气体中的氧的比例为20％以上、且压力为400～1333Pa的第二处理条件形成等离子体，利用该等离子体，氧化上述被处理体表面，进一步形成硅氧化膜。

Description

硅氧化膜的形成方法、等离子体处理装置和存储介质
技术领域
本发明涉及硅氧化膜的形成方法、等离子体处理装置和存储介质，更详细地说，涉及例如在各种半导体装置的制造过程中形成作为绝缘膜的硅氧化膜等的情况下能够使用的硅氧化膜的形成方法、等离子体处理装置和存储介质。
背景技术
在各种半导体装置的制造过程中，例如作为晶体管的栅极绝缘膜等的绝缘膜进行SiO2等的硅氧化膜的形成。作为形成这样的硅氧化膜的方法，大致区分为使用氧化炉、RTP(Rapid Themal Process：快速热处理)装置的热氧化处理，和使用等离子体处理装置的等离子体氧化处理。例如，在作为热氧化处理之一的利用氧化炉的湿氧化处理中，使用将硅基板加热至超过800℃的温度，燃烧氧和氢生成水蒸汽(H2O)的WVG(Water Vapor Generator：水蒸汽产生)装置，将硅基板暴露在氧化气氛中，从而使硅表面氧化形成硅氧化膜。
另一方面，作为等离子体氧化处理，使用包含氩气和氧气，氧的流量比率为约1％的处理气体。将以133.3Pa的腔室内压力形成的微波激励等离子体作用于硅表面，进行等离子体氧化处理，从而能够形成膜厚的控制容易且优质的硅氧化膜(例如专利文献1)。
专利文献1：WO2004/008519号
热氧化处理被认为是能够形成优质的硅氧化膜的方法。但是，因为必须利用超过800℃的高温进行处理，所以热预算(thermal budget)增大，产生由热应力导致硅基板产生变形等的问题。
另一方面，在上述专利文献1的等离子体氧化处理中，由于处理温度为400℃左右，能够避免热氧化处理中的热预算的增大和基板的变形等的问题。此外，通过以处理气体中的O2流量为1％、处理压力为133.3Pa左右的条件(为了说明的方便，称作“低压力、低氧浓度条件”)进行等离子体处理，能够得到高氧化速率。
但是，通过等离子体氧化处理得到的硅氧化膜，根据等离子体氧化处理条件的不同在绝缘特性上产生变动，在将利用等离子体氧化处理的硅氧化膜用作绝缘膜的MOS电容器等的器件的制造中，可能产生初期耐压不良的状况，导致成品率下降等。
发明内容
本发明的目的是提供一种形成硅氧化膜的方法，能够不损失在低压力、低氧浓度条件下的等离子体氧化处理的优点地形成绝缘耐性优异、能够提高半导体装置的制造的成品率的膜质优异的硅氧化膜。
本发明是一种硅氧化膜的形成方法，其特征在于，包括：第一氧化处理工序，其在等离子体处理装置的处理室内，以处理气体中的氧的比例为1％以下、且压力为0.133～133Pa的第一处理条件形成该处理气体的等离子体，利用该等离子体，氧化被处理体表面的硅，形成硅氧化膜；和第二氧化处理工序，其接着上述第一氧化处理工序，以处理气体中的氧的比例为20％以上、且压力为400～1333Pa的第二处理条件形成该处理气体的等离子体，利用该等离子体，氧化上述被处理体表面，进一步形成硅氧化膜并且改善上述硅氧化膜的膜质。
本发明的硅氧化膜的形成方法是，上述第二氧化处理工序的处理时间为1～600秒。
本发明的硅氧化膜的形成方法是，相对于在上述第一氧化处理工序和上述第二氧化处理工序中形成的上述硅氧化膜的合计膜厚，在上述第二氧化处理工序中形成的上述硅氧化膜的膜厚的比例为0.1～5％。
本发明的硅氧化膜的形成方法是，上述第一氧化处理工序的上述处理气体中的氧的比例为0.2～1％。
本发明的硅氧化膜的形成方法是，上述第二氧化处理工序的上述处理气体中的氧的比例为20～50％。
本发明的硅氧化膜的形成方法是，在上述第一氧化处理工序中，上述处理气体以0.1～10％的比例包含有氢。
本发明的硅氧化膜的形成方法是，处理温度为200～800℃。
本发明的硅氧化膜的形成方法是，上述等离子体是利用上述处理气体、和通过具有多个隙缝的平面天线导入到上述处理室内的微波形成的微波激励等离子体。
本发明是一种等离子体处理装置，其特征在于，包括：用于处理硅制的被处理体的能够真空排气的处理室；向处理室内供给处理气体的处理气体供给部；等离子体供给源，其在上述处理室内产生处理气体的等离子体，氧化上述被处理体表面的硅，形成硅氧化膜；调整上述处理室内的压力的排气装置；和控制上述处理气体供给部、上述等离子体供给源和上述排气装置的控制部，其中，上述控制部控制处理气体供给部、上述等离子体供给源和上述排气装置，进行：第一氧化处理工序，其在上述处理室内，以上述处理气体中的氧的比例为1％以下、且压力为0.133～133Pa的第一处理条件形成该处理气体的等离子体，利用该等离子体，氧化上述被处理体表面的硅，形成硅氧化膜；和第二氧化处理工序，其接着上述第一氧化处理工序，以上述处理气体中的氧的比例为20％以上、且压力为400～1333Pa的第二处理条件形成该处理气体的等离子体，利用该等离子体，氧化上述被处理体表面，进一步形成硅氧化膜并且改善上述硅氧化膜的膜质。
本发明提供一种存储介质，其是存储有用于使计算机执行硅氧化膜的形成方法的计算机程序的计算机能够读取的存储介质，其特征在于：上述硅氧化膜的形成方法包括：第一氧化处理工序，其在上述等离子体处理装置的处理室内，以处理气体中的氧的比例为1％以下，并且压力为0.133～133Pa的第一处理条件形成该处理气体的等离子体，利用该等离子体，氧化被处理体表面的硅，形成硅氧化膜；和第二氧化处理工序，其接着上述第一氧化处理工序，以处理气体中的氧的比例为20％以上，并且压力为400～1333Pa的第二处理条件形成该处理气体的等离子体，利用该等离子体，氧化上述被处理体表面，进一步形成硅氧化膜并且改善上述硅氧化膜的膜质。
根据本发明，进行以处理气体中的氧的比例为1％以下、并且压力为133Pa以下的第一处理条件形成硅氧化膜的第一氧化处理工序。接着第一氧化处理工序，进行以处理气体中的氧的比例为20％以上、并且压力为400～1333Pa的第二处理条件(为了说明的方便，称作“高压力、高氧浓度条件”)形成硅氧化膜的第二氧化处理工序。通过该第一氧化处理工序和第二氧化处理工序，能够不损失等离子体氧化处理中的高氧化速率、图案肩部和底边部的圆角形成、面方位依赖性的抑制等的第一处理条件中的等离子体氧化处理的优点地，形成绝缘耐压优异的硅氧化膜。
即，在第二氧化处理工序中，通过以高压力、高氧浓度进行等离子体处理，能够改善作为基于第一处理条件的等离子体氧化处理的缺点的初期耐压试验中的低成品率、膜质不良的状况，得到致密且Si-O键缺陷少的硅氧化膜。
从而，能够使将利用该方法得到的硅氧化膜用作绝缘膜的半导体装置具有良好的电特性。
附图说明
图1是表示适于本发明方法的实施的等离子体处理装置的一个例子的概要截面图。
图2是表示平面天线板的构造的图。
图3是表示本发明的硅氧化膜的形成方法的工序顺序的一个例子的流程图。
图4(a)～(i)是表示向利用STI的元件分离的应用例的晶片截面的示意图。
图5是表示TZDB试验的结果的图表。
图6是表示工艺时间与等离子体中的氧发光强度的关系的图表。
图7是表示形成有图案的晶片表面附近的纵截面的示意图。
图8是表示处理压力与等离子体中的自由基的密度的关系的图表。
图9是表示处理气体流量比率与等离子体中的自由基的密度的关系的图表。
具体实施方式
以下，参照附图说明本发明的优选实施方式。
图1是示意性表示适于本发明的硅氧化膜的形成方法的实施的等离子体处理装置的一个例子的截面图。该等离子体处理装置包括具有多个隙缝的平面天线，特别是RLSA(Radial LineSlot Antenna：径向线隙缝天线)，通过该天线向处理室内导入微波，产生等离子体，从而成为产生高密度且低电子温度的微波等离子体的RLSA微波等离子体处理装置，例如，能够适用于以晶体管的栅极绝缘膜为代表的各种半导体装置中的绝缘膜的形成。
该等离子体处理装置100具有构成为气密并被接地的大致圆筒状的腔室(处理室)1。在腔室1的底壁1a的大致中央部形成有圆形的开口部10，在底壁1a上设置有与该开口部10连通，并向下方突出的排气室11。
在腔室1内设置有由AlN等陶瓷构成的基座2，该基座2用于水平地支承作为被处理基板的半导体晶片(以下记作“晶片”)W。另外，晶片W在表面上具有凹凸图案，是硅制的。基座2被从排气室11的底部中央向上方延伸的圆筒状的由AlN等陶瓷构成的支承部件3支承。在基座2的外缘部设置有用于引导晶片W的引导环4。此外，在基座2中埋入有电阻加热型的加热器5，该加热器5通过从加热器电源6被供电而加热基座2，由该热量加热作为被处理体的晶片W。此时，加热器5例如能够在从室温到800℃的范围内控制处理温度。另外，在腔室1的内周，设置有由石英构成的圆筒状的衬里7。此外，在基座2的外周侧，环状地设置有用于使腔室1内均匀排气的具有多个排气孔8a的石英制的挡板8，该挡板8被多个支柱9支承。
在基座2上，用于支承晶片W并使其升降的晶片支承销(未图示)相对于基座2的表面能够突出没入地被设置。
在腔室1的侧壁设置有呈环状的气体导入部件15，均等地形成有气体发射孔。在该气体导入部件15上连接有气体供给系统16。气体导入部件也可以配置为喷淋状。该气体供给系统16例如具有Ar气体供给源17、O2气体供给源18、H2气体供给源19，这些气体分别通过气体管线20到达气体导入部件15，从气体导入部件15的气体发射孔向腔室1内均匀地导入。在气体管线20的各个上设置有质量流量控制器21和其前后的开关阀22。另外，也可以使用其它的稀有气体例如Kr、He、Ne、Xe等气体代替Ar气体，此外，也可以如后所述不含有稀有气体。
在上述排气室11的侧面连接有排气管23，在该排气管23上连接有包括高速真空泵的排气装置24。并且，通过使该排气装置24工作，腔室1内的气体向排气室11的空间11a内被均匀地排出，通过排气管23被排气。由此，腔室1内能够被高速地减压至规定的真空度，例如0.133Pa。
在腔室1的侧壁，设置有用于在其与和等离子体处理装置100邻接的搬送室(未图示)之间进行晶片W的搬入搬出的搬入搬出口25、和开关该搬入搬出口25的闸阀26。
腔室1的上部为开口部，沿着该开口部的周边部设置有环状的支承部27。该支承部27由电介质例如石英、Al2O3等陶瓷构成，透过微波的微波透过板28通过密封部件29被气密地设置。因此，腔室1内保持气密。
在微波透过板28的上方，以与基座2相对的方式设置有圆板状的平面天线板31。该平面天线板31卡止在腔室1的侧壁上端。平面天线板31，例如在与8英寸大小的晶片W对应的情况下，为由直径300～400mm、厚度0.1～数mm(例如1mm)的导电性材料构成的圆板。平面天线板31，具体而言，例如由表面镀有银或者金的铜板或者铝板构成，多个微波发射孔32(隙缝)成对地以规定的图案贯通形成。该微波发射孔32，例如图2所示形成为长槽状，典型的是邻接的微波发射孔32彼此之间配置为“T”字状，这些多个微波发射孔32配置为同心圆状。微波发射孔32的长度、排列间隔根据微波的波长(λg)而决定，例如微波发射孔32的间隔被配置为λg/4、λg/2或者λg。另外，在图2中，形成为同心圆状的邻接的微波发射孔32彼此之间的间隔以Δr表示。
此外，微波发射孔32也可以为圆形、圆弧形等其它的形状。进一步，微波发射孔32的配置方式并没有特别限定，除同心圆状以外，例如也能够配置为螺旋状、辐射状。
在该平面天线板31的上表面，设置有具有比真空大的介电常数的例如石英、聚四氟乙烯、聚酰亚胺等树脂构成的滞波件33。因为在真空中微波的波长变长，所以该滞波件33具有缩短微波的波长、调整等离子体的功能。另外，平面天线板31与微波透过板28之间、以及滞波件33与平面天线板31之间，分别紧贴地配置，但是也可以分离配置。
在腔室1的上表面，以覆盖这些平面天线31和滞波件33的方式，设置有例如由铝、不锈钢、铜等金属材料构成的屏蔽盖体34。腔室1的上表面和屏蔽盖体34通过密封部件35被密封。屏蔽盖体34和平面天线板31构成波导路，均匀地辐射状地传播微波。在屏蔽盖体34上形成有冷却水流路34a，通过在其中流通冷却水，冷却屏蔽盖体34、滞波件33、平面天线板31、微波透过板28。另外，屏蔽盖体34被接地。
在屏蔽盖体34的上壁的中央形成有开口部36，在该开口部连接有波导管37。在该波导管37的端部，通过匹配电路38连接有微波产生装置39。由此，在微波产生装置39中产生的例如频率2.45GHz的微波通过波导管37向上述平面天线板31传播。另外，作为微波的频率，能够使用8.35GHz、1.98GHz等。
波导管37具有：从上述屏蔽盖体34的开口部36向上方延伸的截面为圆形的同轴波导管37a；和在该同轴波导管37a的上端部通过模式变换器40被连接的向水平方向延伸的矩形波导管37b。矩形波导管37b和同轴波导管37a之间的模式变换器40具有将在矩形波导管37b内以TE模式传播的微波变换为TEM模式的功能。在同轴波导管37a的中心延伸存在内导体41，该内导体41的下端部，连接固定在平面天线板31的中心。由此，微波通过同轴波导管37a的内导体41向平面天线板31均匀有效地传播。
等离子体处理装置100的各结构部构成为与具有CPU的工艺控制器50连接而被控制的结构。工艺控制器50上连接有用户接口51，其由工序管理者用于管理等离子体处理装置100而进行命令的输入操作等的键盘、使等离子体处理装置100的运行状况可视化地显示的显示器等构成。
此外，在工艺控制器50上连接有存储部52，在该存储部52中存储有记录有用于通过工艺控制器50的控制实现在等离子体处理装置100中实施的各种处理的控制程序(软件)、处理条件数据等的方案。
根据需要，根据来自用户接口51的指示等从存储部52调出任意的方案并由工艺控制器50执行，从而在工艺控制器50的控制下，在等离子体处理装置100中进行期望的处理。此外，上述控制程序、处理条件数据等的方案，能够为存储在计算机能够读取的存储介质50a，例如CD-ROM、硬盘、软盘、闪存器等中的状态，或者也可以从其它装置例如通过专用线路随时传送而在线使用。
这样构成的等离子体处理装置100，即使是800℃以下，更优选500℃以下的低温，也能够通过没有损伤的等离子体处理形成优质的膜，并且等离子体均匀性优异，能够实现工艺的均匀性。
该等离子体处理装置100，例如，在形成作为晶体管的栅极绝缘膜的硅氧化膜的情况下、或者在半导体装置的制造过程中作为元件分离技术被利用的浅沟槽隔离(Shallow Trench Isolation：STI)中在沟槽内形成氧化膜等的情况下能够适用。
接着，说明使用等离子体处理装置100的硅氧化膜形成方法。图3是说明本发明的一个实施方式的硅氧化膜形成方法的概要的流程图。在本实施方式的硅氧化膜的形成方法中，首先在步骤S2中，利用作为低压力、低氧浓度条件的第一处理条件进行第一氧化处理工序，接着，在步骤S3中，实施相比于第一处理条件为高压力、高氧浓度条件的第二氧化处理工序。以下，对于第一和第二氧化处理工序的详细内容进行说明。
首先，打开闸阀26从搬入搬出口25将例如形成有沟槽等的凹部的硅制的晶片W搬入腔室1内，并载置在基座2上(步骤S1)。然后，从气体供给系统16的Ar气体供给源17和O2气体供给源18以规定的流量将Ar气体和O2气体通过气体导入部件15导入腔室1内，将腔室内压力和基座温度调整为第一处理条件。作为该第一处理条件，优选处理气体中的氧的比例，例如为1％以下，更为优选的是0.2～1％。处理气体的流量能够是，从Ar气体：50～5000mL/min、O2气体：0.5～50mL/min的范围中，以相对于全部气体流量的氧的比例为上述值的方式进行选择。
此外，处理压力，优选为133Pa以下，更优选90～133Pa。
此外，处理温度能够从200℃～800℃的范围内选择，更优选400℃～500℃。
此外，在来自Ar气体供给源17和O2气体供给源18的Ar气体和O2气体之外，能够从H2气体供给源19以规定的比率导入H2气体。通过供给H2气体，能够使等离子体氧化处理的氧化速率提高。
这是因为，通过供给H2气体生成OH自由基，其对提高氧化速率起到作用。在该情况下，H2的比例优选为相对于处理气体整体的量为0.1～10％，更优选0.1～5％，特别优选0.1～2％。
接着，来自微波产生装置39的微波经由匹配电路38导入波导管37。微波依次通过矩形波导管37b、模式变换器40、和同轴波导管37a，被供给至平面天线板31，从平面天线板31经由微波透过板28被发射到腔室1内的晶片W的上方空间。微波在矩形波导管37b内以TE模式传播，该TE模式的微波通过模式变换器40变换为TEM模式，在同轴波导管37a内向平面天线板31传播。此时，微波产生装置39的功率优选为0.41～4.19W/cm2，此外优选是0.5～5kW。
利用从平面天线板31经由微波透过板28被发射到腔室1中的微波在腔室1内形成电磁场，Ar气体、O2气体等被等离子体化，利用这样形成的等离子体，氧化在形成在晶片W上的凹部内露出的硅表面。这样，进行第一氧化处理工序(步骤S2)。
微波从平面天线板31的多个微波发射孔32被发射，由此，该微波等离子体成为约1×1010～5×1012/cm3或者在此以上的高密度的等离子体，其电子温度为0.5～2eV左右，等离子体密度的均匀性为±5％以下。从而，能够在低温下且以高氧化速率进行短时间的氧化处理，形成薄且均匀的氧化膜，而且具有等离子体中的离子等对氧化膜造成的损伤小，能够形成优质的硅氧化膜的优点。
以上的第一氧化处理工序，与之后继续进行的第二氧化处理工序的第二处理条件相比较，将作为低压力、低氧浓度的第一处理条件所特有的高氧化速率这一长处最大限度地充分利用。因此，进行第一氧化处理工序，直至形成的硅氧化膜的膜厚成长为即将达到作为目标的氧化膜厚，例如达到目标膜厚的95％左右，优选99％左右，更优选99.9％左右。
接着，接续上述第一氧化处理工序，以第二处理条件形成等离子体，进行利用等离子体氧化晶片W表面的硅而形成硅氧化膜的第二氧化处理工序(步骤S3)。在第二氧化处理工序中，从气体供给系统16的Ar气体供给源17和O2气体供给源18，以规定的流量将Ar气体和O2气体通过气体导入部件15导入腔室1内，将腔室内压力和基座温度调整至第二处理条件。
作为该第二处理条件，处理气体中的氧的比例例如优选为20～100％，更优选20～50％，特别优选20～30％。处理气体的流量能够是，从Ar气体：0～5000mL/min、O2气体：10～5000mL/min的范围中，以相对于全部气体流量的氧的比例成为上述值的方式进行选择。
此外，处理压力优选为400Pa以上1333Pa以下，更优选400～667Pa。
此外，处理温度能够从200℃～800℃的范围中选择，更优选400℃～500℃。
此外，在第二处理条件中，也能够在来自Ar气体供给源17和O2气体供给源18的Ar气体和O2气体之外，从H2气体供给源19以规定的比率导入H2气体。在该情况下，H2的比例优选成为相对于处理气体整体的量的0.1～10％，更优选0.1～5％，特别优选0.1～2％。但是，在与第一氧化处理工序相比在短时间内进行的第二氧化处理工序中提高氧化速率的必要性较小，因此能够任意添加H2。
接着，将来自微波产生装置39的微波经由匹配电路38导入波导管37。微波依次通过矩形波导管37b、模式变换器40、和同轴波导管37a被供给至平面天线板31，从平面天线板31经由微波透过板28发射到腔室1内的晶片W的上方空间。微波在矩形波导管37b内以TE模式传播，该TE模式的微波通过模式变换器40变换为TEM模式，在同轴波导管37a内向平面天线板31传播。此时，微波产生装置39的功率优选为0.41～4.19W/cm2，此外优选为0.5～5kW。
以上的第二氧化处理工序(步骤S4)结束，搬出基板。
这样的第二氧化处理工序，与先前进行的第一氧化处理工序的第一处理条件相比较，以高压力、高氧浓度的条件进行。该第二氧化处理工序，与硅氧化膜的膜厚增加相比，更主要的目的是改善在第一氧化处理工序中形成的硅氧化膜的膜质。
由此，从缩短处理工序整体时间的观点出发，第二氧化处理工序的工序时间优选在腔室1内生成的等离子体稳定化之后较短，例如为600秒以下，优选为1～60秒，更优选1～10秒，从使等离子体稳定的观点出发，优选为5～10秒。
此外，相对于目标膜厚，即，在第一氧化处理工序和第二氧化处理工序中形成的硅氧化膜的膜厚，在第二氧化处理工序中形成的上述硅氧化膜的膜厚的比为5％以下，优选为1～0.1％。
通过组合以低压力且低氧浓度的第一处理条件进行的第一氧化处理工序、和以高压力且高氧浓度的第二处理条件进行的第二氧化处理工序的2个步骤的等离子体氧化处理，能够以高氧化速率形成绝缘耐性优异的硅氧化膜。从而，能够使将通过该方法得到的硅氧化膜用作绝缘膜的半导体装置具有良好的电特性。
接着，参照图4，对将本发明的硅氧化膜的形成方法应用于STI的沟槽内部的氧化膜形成的例子进行说明。图4(a)～图4(i)是表示STI的沟槽的形成和直到之后进行的氧化膜形成的工序的图。
首先，在图4(a)和图4(b)中，例如通过热氧化等的方法在硅基板101上形成SiO2等硅氧化膜102。接着，在图4(c)中，在硅氧化膜102上，例如通过CVD(Chemical Vapor Deposition：化学气相沉积)形成Si3N4等硅氮化膜103。进而，在图4(d)中，在硅氮化膜103上，涂覆光致抗蚀剂后，利用光刻技术进行图案化，形成抗蚀剂层104。
接着，以抗蚀剂层104作为蚀刻掩模，例如使用卤素类的蚀刻气体，有选择地蚀刻硅氮化膜103和硅氧化膜102，由此，与抗蚀剂层104的图案相对应地使硅基板101露出(图4(e))。即，通过硅氮化膜103形成用于沟槽的掩模图案。图4(f)表示的是利用使用例如含有氧等的处理气体的含氧等离子体实施所谓的灰化处理已除去抗蚀剂层104的状态。
在图4(g)中，以硅氮化膜103和硅氧化膜102作为掩模，对硅基板101有选择地实施蚀刻，由此形成沟槽105。该蚀刻，例如能够使用含Cl2、HBr、SF6、CF4等卤素或者卤化物、O2等的蚀刻气体进行。
图4(h)表示相对于在STI的蚀刻之后的晶片W的沟槽105，形成硅氧化膜的工序。此处，进行包括基于低压力、低氧浓度的第一处理条件的第一氧化处理工序、和基于高压力、高氧浓度的第二处理条件的第二氧化处理工序的等离子体氧化处理。通过像这样改变条件进行2个步骤的等离子体氧化处理，能够使沟槽105的肩部105a的硅101具有圆角。通过在沟槽105的肩部105a的硅101导入圆角形状，与该部位形成为锐角的情况相比较，能够抑制漏电流的产生。同样地在沟槽105的底边部105b也能够形成圆角形状。此外，能够不依赖于硅的面方位地在沟槽105的内面(侧壁部、底部)以均匀的膜厚形成硅氧化膜111a、111b。这样的效果被认为是，由于在以低压力、低氧浓度的第一处理条件进行的第一氧化处理工序中，在等离子体中主要是O(1D2)自由基起支配作用而得到的。
另外，在利用本发明的硅氧化膜的形成方法形成硅氧化膜111之后，按照STI的元件分离区域形成的顺序，例如通过CVD法在沟槽105内埋入SiO2等绝缘膜之后，将硅氮化膜103作为阻挡(stopper)层通过CMP进行研磨而使其平坦化。在平坦化之后，通过蚀刻除去硅氮化膜103和埋入绝缘膜的上部，由此能够形成元件分离构造。
接着，对确认本发明的效果的试验结果进行说明。
图5表示使用通过下述的条件A和条件B的等离子体氧化处理在EPI基板(单结晶基板)上形成的硅氧化膜，制作试验用MOS-电容器，实施绝缘膜可靠性评价试验(TZDB试验)的结果。其中，TZDB测定对象的硅氧化膜的膜厚(Tox)为11.5nm，单元面积(S)为5mm2，测定位置(N)为112点。
<条件A：本发明方法>……2步骤处理
第一氧化处理工序：低压力、低氧浓度等离子体氧化处理条件
Ar流量：500mL/min(sccm)
O2流量：5mL/min(sccm)
H2流量：5mL/min(sccm)
O2气体比率：约1％
处理压力：133.3Pa(1Torr)
微波功率：2.3W/cm2(2750W)
处理温度：400℃
处理时间：235秒
第二氧化处理工序：高压力、高氧浓度等离子体氧化处理条件
Ar流量：120mL/min(sccm)
O2流量：37mL/min(sccm)
H2流量：3mL/min(sccm)
O2气体比率：约23％
处理压力：666.5Pa(5Torr)
微波功率：2.3W/cm2(2750W)
处理温度：400℃
处理时间：10秒、30秒、60秒和700秒
<条件B：比较方法>……仅低压力、低氧浓度等离子体氧化处理
Ar流量：500mL/min(sccm)
O2流量：5mL/min(sccm)
H2流量：5mL/min(sccm)
O2气体比率：约1％
处理压力：133.3Pa(1Torr)
微波功率：2.3W/cm2(2750W)
处理温度：400℃
处理时间：235秒
根据图5可知，与以仅在低压力、低氧浓度下进行等离子体处理(即，条件A的高压力、高氧浓度条件下的处理时间为零)的条件B形成硅氧化膜的比较方法相比，以低压力、低氧浓度+高压力、高氧浓度的2个步骤的条件A进行等离子体处理的本发明方法的情况下，成品率[合格基准：＞15MV/cm]提高，初期耐压被改善。
此外，也能够确认，为了改善成品率，第二氧化处理工序的处理时间为10秒以下就能够得到充分的效果。为了缩短硅氧化膜形成的合计时间，可以使氧化速率高的低压力、低氧浓度下的第一氧化处理工序的时间尽量延长，第二氧化处理工序的工序时间在能够得到改善成品率效果的范围内越短越好。另一方面，从使微波电源打开(ON)并激起等离子体，开始第二氧化处理工序开始，经一定时间使等离子体稳定，这能够维持工艺的再现性，因此优选。图6表示波长777nm的等离子体中的氧自由基的发光光谱(OES)与工艺时间的关系。根据图6可知，在工艺时间34秒的时刻使微波电源打开(ON)，然后直到氧自由基的发光稳定大约需要5秒左右的时间。根据上述内容，第二氧化处理工序的工序时间，例如为600秒以下，优选为1～60秒，更优选1～10秒，特别优选5～10秒。
接着，以上述条件A、条件B和下述的条件C进行等离子体氧化处理，对等离子体氧化处理中的氧化速率、图案肩部的形状、硅氧化膜形成中的面方位依赖性、历时绝缘破坏试验(TDDB试验)、蚀刻耐性、基于ESR(电子自旋共振)分析的膜中的Si-O键的缺损量E’、SiO2/Si界面的粗糙度进行调查。这些结果表示在表1中。另外，表1中也一并表示出上述TZDB试验(Time Zero绝缘破坏试验)的结果。
<条件C：比较方法>……仅高压力、高氧浓度等离子体氧化处理
Ar流量：120mL/min(sccm)
O2流量：37mL/min(sccm)
H2流量：3mL/min(sccm)
O2气体比率：约23％
处理压力：666.5Pa(5Torr)
微波功率：2.3W/cm2(2750W)
处理温度：400℃
处理时间：1500秒
【表1】
试验项目   条件A(2个步骤处理)   条件B(低压力、低氧浓度)   条件C(高压力、高氧浓度)
  氧化速率   ○(高)   ○(高)   △(稍慢)
  图案肩部的形状   ○(圆角形状)   ○(圆角形状)   ×(锐角)
  面方位依赖性   ○(少)   ○(少)   ×(多)
  TZDB试验 ○(高成品率) ×(低成品率) ○(高成品率)
  TDDB试验 ○(高成品率)   ○(高成品率) ×(低成品率)
  蚀刻耐性(稀氟酸处理) ○(高) ×(低) ○(高)
  ESR分析(Si-O键的缺损量E’)   ○(检测界限以下)   ×(高)   ○(检测界限以下)
  SiO2/Si界面粗糙度(平坦性) ○(平坦) ○(平坦) ×(粗糙)
上述符号的意义(○：良好；△：能够允许；×：不良)
将形成有图7所示的凹凸图案110的单晶硅101的表面通过上述条件A～C进行等离子体氧化处理，形成硅氧化膜111，观察图案肩部112的硅101的形状是否带有圆角，由此测定图案肩部的形状。此外，根据图7所示的a部和b部的膜厚，测定硅的(100)面和(110)面的氧化速率的不同，由此求得硅氧化膜形成的面方位依赖性。另外，图案110的凹部的深度和开口幅度的比(纵宽比)为2.5。
TDDB试验与上述TZDB试验相同，使用通过上述条件A～C形成的硅氧化膜制作MOS电容器(省略图示)，并进行评价。
基于将通过上述条件A～C形成的硅氧化膜浸渍在稀氟酸(HF∶H2O＝1∶100)溶液中10秒钟并进行湿蚀刻处理的情况下的硅氧化膜的膜厚的减少量，评价蚀刻耐性。湿蚀刻的膜厚的减少量越少表示越为致密且优质的膜。
对通过上述条件A～C形成的硅氧化膜，利用ESR(电子自旋共振)分析装置测定硅氧化膜中的Si-O键的缺损量E’。另外，Si-O键的缺损量E’的检测极限为约5×1016[spins/cm3]以下。
SiO2/Si界面的粗糙度(自乘平均平方根粗糙度：Rms)通过AFM(原子间力显微镜)分析而进行测定。
根据表1可知，在进行低压力、低氧浓度+高压力、高氧浓度的条件A的2个步骤的等离子体处理的本发明的方法的情况下，能够维持作为低压力、低氧浓度的条件B的等离子体氧化处理的优点的高氧化速率、图案肩部112的圆角形成、面方位依赖性的抑制等的优点，而且通过在第二氧化处理工序中进行高压力、高氧浓度的等离子体处理，能够改善作为条件B的等离子体氧化处理的缺点的初期耐压试验中的低成品率、膜质不良的状况，能够得到致密(高蚀刻耐性)且Si-O键缺陷少的(低E’)硅氧化膜。
这样，能够确认，通过低压力、低氧浓度+高压力、高氧浓度的2个步骤的等离子体处理形成硅氧化膜，由此能够充分发挥低压力、低氧浓度条件下的等离子体氧化处理的优点，同时弥补其缺点。对获得这样的效果的理由进行研究。
图8表示作为在等离子体处理装置100内生成的等离子体中的自由基的O(1D2)和O(3P2)的原子密度与处理压力的关系。等离子体形成条件是：Ar流量500mL/min(sccm)，O2流量5mL/min(sccm)[O2气体混合比率约1％]，处理温度400℃，微波功率1500W(1.25W/cm2)，处理压力在90～667Pa间变化。
根据该图8，能够看出O(1D2)密度具有在约133.3Pa前后为峰，随着处理压力变高，相比于O(3P2)密度迅速减少的倾向。
图9表示等离子体中的O(1D2)密度和O(3P2)密度与处理气体的流量比率的关系。等离子体形成条件：处理压力133.3Pa(1Torr)，处理温度400℃，微波功率1500W(1.25W/cm2)，使Ar流量在300～500mL/min(sccm)、O2流量在1～200mL/min(sccm)[O2气体流量比率，在此处是(O2/Ar+O2)×100，为0.2～40％]之间变化。
根据该图9可知，O(3P2)密度几乎不受到处理气体中的O2气体流量比率[(O2/Ar+O2)×100]的影响，但是O(1D2)密度是，处理气体中的O2流量比率越低则越高，在1％前后存在陡峭的峰值。
根据图8和图9可知，在等离子体处理装置100中，在133.3Pa、O2浓度1％的低压力、低氧浓度条件下，能够形成O(1D2)、O(3P2)的密度最高的等离子体。在第一氧化处理工序中，利用这样的自由基主体的等离子体对硅进行氧化，从而能够达到高氧化速率、图案肩部112的圆角形成、面方位依赖性的抑制的效果。此外，在高压力、高氧浓度的第二氧化处理工序中，根据图8和图9能够理解，在第一氧化处理工序形成的硅氧化膜暴露在O(3P2)自由基主体的等离子体中。由此，硅氧化膜被改性，初期耐压试验中的低成品率、膜质不良的状况被改善，形成致密(高蚀刻耐性)且Si-O键缺陷少(低E’)的硅氧化膜。
以上，叙述了本发明的实施方式，本发明并不受上述实施方式的制约，能够有各种变形。例如在图1中，举例表示了RLSA方式的等离子体处理装置100，但是也可以是例如ICP等离子体方式、ECR等离子体方式、表面反射波等离子体方式、磁控管等离子体方式等的等离子体处理装置。
此外，本发明能够应用于沿着图7中例示的凹凸图案形成高品质的氧化膜的必要性很高的应用，例如STI中的沟槽内部的氧化膜形成、晶体管的多晶硅栅电极侧壁的氧化膜形成等。此外，即使在形成有凹凸且面方位根据部位而不同的硅表面例如翼构造、槽栅构造的3维晶体管的制造过程中形成作为栅极绝缘膜等的硅氧化膜的情况下，也能够应用本发明。而且，也能够应用于闪存器等隧道氧化膜的形成等。此外作为硅基板，可以使用单晶硅，也可以使用多晶硅、非晶硅。
此外，在上述实施方式中，对作为绝缘膜形成硅氧化膜的方法进行了叙述，但是也能够对通过本发明方法形成的硅氧化膜进一步进行氮化处理，形成硅氧氮化膜(SiON膜)。在该情况下，不限定氮化处理的方法，但优选使用例如包含Ar气体和N2气体的混合气体进行等离子体氮化处理。
产业上的可利用性
本发明能够适用于在各种半导体装置的制造中形成硅氧化膜等的情况。

Claims (10)

1.一种硅氧化膜的形成方法，其特征在于，包括：
第一氧化处理工序，其在等离子体处理装置的处理室内，以处理气体中的氧的比例为1％以下、且压力为0.133～133Pa的第一处理条件形成该处理气体的等离子体，利用该等离子体，氧化被处理体表面的硅，形成硅氧化膜；和
第二氧化处理工序，其接着所述第一氧化处理工序，以处理气体中的氧的比例为20％以上、且压力为400～1333Pa的第二处理条件形成该处理气体的等离子体，利用该等离子体，氧化所述被处理体表面，进一步形成硅氧化膜并且改善所述硅氧化膜的膜质。
2.根据权利要求1所述的硅氧化膜的形成方法，其特征在于：
所述第二氧化处理工序的处理时间为1～600秒。
3.根据权利要求1所述的硅氧化膜的形成方法，其特征在于：
相对于在所述第一氧化处理工序和所述第二氧化处理工序中形成的所述硅氧化膜的合计膜厚，在所述第二氧化处理工序中形成的所述硅氧化膜的膜厚的比例为0.1～5％。
4.根据权利要求1所述的硅氧化膜的形成方法，其特征在于：
所述第一氧化处理工序中的所述处理气体中的氧的比例为0.2～1％。
5.根据权利要求1所述的硅氧化膜的形成方法，其特征在于：
所述第二氧化处理工序中的所述处理气体中的氧的比例为20～50％。
6.根据权利要求1所述的硅氧化膜的形成方法，其特征在于：
在所述第一氧化处理工序中，所述处理气体以0.1～10％的比例包含氢。
7.根据权利要求1所述的硅氧化膜的形成方法，其特征在于：
处理温度为200～800℃.
8.根据权利要求1所述的硅氧化膜的形成方法，其特征在于：
所述等离子体是利用所述处理气体、和通过具有多个隙缝的平面天线导入到所述处理室内的微波形成的微波激励等离子体。
9.一种等离子体处理装置，其特征在于，包括：
用于处理硅制的被处理体的能够真空排气的处理室；
向所述处理室内供给处理气体的处理气体供给部；
等离子体供给源，其在所述处理室内产生所述处理气体的等离子体，并氧化所述被处理体表面的硅，形成硅氧化膜；
调整所述处理室内的压力的排气装置；和
控制所述处理气体供给部、所述等离子体供给源和所述排气装置的控制部，其中
所述控制部控制所述处理气体供给部、所述等离子体供给源和所述排气装置，进行：
第一氧化处理工序，其在所述处理室内，以所述处理气体中的氧的比例为1％以下、且压力为0.133～133Pa的第一处理条件形成该处理气体的等离子体，利用该等离子体，氧化被处理体表面的硅，形成硅氧化膜；和
第二氧化处理工序，其接着所述第一氧化处理工序，以所述处理气体中的氧的比例为20％以上、且压力为400～1333Pa的第二处理条件形成该处理气体的等离子体，利用该等离子体，氧化所述被处理体表面，进一步形成硅氧化膜并且改善所述硅氧化膜的膜质。
10.一种存储介质，其是存储有用于使计算机执行硅氧化膜的形成方法的计算机程序的计算机能够读取的存储介质，其特征在于：
硅氧化膜的形成方法包括：
第一氧化处理工序，其在等离子体处理装置的处理室内，以处理气体中的氧的比例为1％以下、且压力为0.133～133Pa的第一处理条件形成该处理气体的等离子体，利用该等离子体，氧化被处理体表面的硅，形成硅氧化膜；和
第二氧化处理工序，其接着所述第一氧化处理工序，以处理气体中的氧的比例为20％以上、且压力为400～1333Pa的第二处理条件形成该处理气体的等离子体，利用该等离子体，氧化所述被处理体表面，进一步形成硅氧化膜并且改善所述硅氧化膜的膜质。
CN2007800359879A 2006-09-29 2007-09-28 硅氧化膜的形成方法、等离子体处理装置 Expired - Fee Related CN101517716B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP267742/2006 2006-09-29
JP2006267742A JP5089121B2 (ja) 2006-09-29 2006-09-29 シリコン酸化膜の形成方法およびプラズマ処理装置
PCT/JP2007/069041 WO2008038787A1 (fr) 2006-09-29 2007-09-28 Procédé de formation d'un film d'oxyde de silicium, appareil de traitement au plasma et support de stockage

Publications (2)

Publication Number Publication Date
CN101517716A true CN101517716A (zh) 2009-08-26
CN101517716B CN101517716B (zh) 2011-08-17

Family

ID=39230219

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800359879A Expired - Fee Related CN101517716B (zh) 2006-09-29 2007-09-28 硅氧化膜的形成方法、等离子体处理装置

Country Status (6)

Country Link
US (1) US8003484B2 (zh)
JP (1) JP5089121B2 (zh)
KR (1) KR101102690B1 (zh)
CN (1) CN101517716B (zh)
TW (1) TW200834729A (zh)
WO (1) WO2008038787A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108666206A (zh) * 2018-05-25 2018-10-16 中国科学院微电子研究所 基于两步微波等离子体氧化的碳化硅氧化方法
CN108766887A (zh) * 2018-05-25 2018-11-06 中国科学院微电子研究所 基于两步微波等离子体氧化的凹槽mosfet器件的制造方法
CN113410126A (zh) * 2021-06-18 2021-09-17 上海华虹宏力半导体制造有限公司 热氧化工艺中自动调控硅氧化膜厚度的方法和系统

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006261217A (ja) * 2005-03-15 2006-09-28 Canon Anelva Corp 薄膜形成方法
JP5357487B2 (ja) 2008-09-30 2013-12-04 東京エレクトロン株式会社 シリコン酸化膜の形成方法、コンピュータ読み取り可能な記憶媒体およびプラズマ酸化処理装置
KR101120133B1 (ko) * 2009-05-13 2012-03-23 가천대학교 산학협력단 탄성기질의 표면 상에서의 나노구조의 조절성 제조
JP2011071353A (ja) * 2009-09-25 2011-04-07 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP7165743B2 (ja) * 2018-09-13 2022-11-04 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、及びプログラム
US11049731B2 (en) * 2018-09-27 2021-06-29 Applied Materials, Inc. Methods for film modification
JP7500450B2 (ja) * 2021-01-21 2024-06-17 東京エレクトロン株式会社 プラズマ処理装置
JP7530878B2 (ja) * 2021-09-30 2024-08-08 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2768685B2 (ja) * 1988-03-28 1998-06-25 株式会社東芝 半導体装置の製造方法及びその装置
US5225036A (en) * 1988-03-28 1993-07-06 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
US5756402A (en) * 1992-12-28 1998-05-26 Kabushiki Kaisha Toshiba Method of etching silicon nitride film
US6214736B1 (en) * 1998-10-15 2001-04-10 Texas Instruments Incorporated Silicon processing method
JP2000349285A (ja) 1999-06-04 2000-12-15 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置
TWI235433B (en) * 2002-07-17 2005-07-01 Tokyo Electron Ltd Oxide film forming method, oxide film forming apparatus and electronic device material
JP4280686B2 (ja) * 2004-06-30 2009-06-17 キヤノン株式会社 処理方法
US20090053903A1 (en) * 2004-08-31 2009-02-26 Tokyo Electron Limited Silicon oxide film forming method, semiconductor device manufacturing method and computer storage medium
JP5032056B2 (ja) * 2005-07-25 2012-09-26 株式会社東芝 不揮発性半導体メモリ装置の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108666206A (zh) * 2018-05-25 2018-10-16 中国科学院微电子研究所 基于两步微波等离子体氧化的碳化硅氧化方法
CN108766887A (zh) * 2018-05-25 2018-11-06 中国科学院微电子研究所 基于两步微波等离子体氧化的凹槽mosfet器件的制造方法
CN108766887B (zh) * 2018-05-25 2019-07-30 中国科学院微电子研究所 基于两步微波等离子体氧化的凹槽mosfet器件的制造方法
CN108666206B (zh) * 2018-05-25 2019-08-16 中国科学院微电子研究所 基于两步微波等离子体氧化的碳化硅氧化方法
US10763105B2 (en) 2018-05-25 2020-09-01 Institute of Microelectronics, Chinese Academy of Sciences Method for manufacturing grooved MOSFET device based on two-step microwave plasma oxidation
CN113410126A (zh) * 2021-06-18 2021-09-17 上海华虹宏力半导体制造有限公司 热氧化工艺中自动调控硅氧化膜厚度的方法和系统
CN113410126B (zh) * 2021-06-18 2024-03-08 上海华虹宏力半导体制造有限公司 热氧化工艺中自动调控硅氧化膜厚度的方法和系统

Also Published As

Publication number Publication date
JP2008091409A (ja) 2008-04-17
US20100093185A1 (en) 2010-04-15
US8003484B2 (en) 2011-08-23
KR101102690B1 (ko) 2012-01-05
TW200834729A (en) 2008-08-16
JP5089121B2 (ja) 2012-12-05
CN101517716B (zh) 2011-08-17
KR20090043598A (ko) 2009-05-06
WO2008038787A1 (fr) 2008-04-03

Similar Documents

Publication Publication Date Title
CN101517716B (zh) 硅氧化膜的形成方法、等离子体处理装置
CN101523576B (zh) 等离子体氧化处理方法
TWI492297B (zh) 電漿蝕刻方法、半導體裝置之製造方法、及電漿蝕刻裝置
CN101156233B (zh) 氧化硅膜的制造方法和等离子体处理装置
CN100587923C (zh) 选择性等离子体处理方法和等离子体处理装置
CN101652842B (zh) 等离子体氧化处理方法和等离子体处理装置
CN102210015B (zh) 等离子体蚀刻方法以及等离子体蚀刻装置
CN101156234B (zh) 基板的氮化处理方法和绝缘膜的形成方法
CN101151721B (zh) 绝缘膜的制造方法和等离子体处理装置
KR101380094B1 (ko) 반도체 장치의 제조 방법
WO2006025363A1 (ja) シリコン酸化膜の形成方法、半導体装置の製造方法およびコンピュータ記憶媒体
US7910495B2 (en) Plasma oxidizing method, plasma processing apparatus, and storage medium
JPWO2007136049A1 (ja) シリコン酸化膜の形成方法および形成装置
CN102165568A (zh) 硅氧化膜的形成方法和装置
CN101908484B (zh) 等离子体氮化处理方法
CN101523574B (zh) 等离子体氧化处理方法和等离子体处理装置
US6492279B1 (en) Plasma etching methods
JPH06132253A (ja) 窒化珪素膜の反応性イオンエッチング方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110817

Termination date: 20140928

EXPY Termination of patent right or utility model