CN101512908A - 异步∑-△数模转换器 - Google Patents

异步∑-△数模转换器 Download PDF

Info

Publication number
CN101512908A
CN101512908A CNA2006800559993A CN200680055999A CN101512908A CN 101512908 A CN101512908 A CN 101512908A CN A2006800559993 A CNA2006800559993 A CN A2006800559993A CN 200680055999 A CN200680055999 A CN 200680055999A CN 101512908 A CN101512908 A CN 101512908A
Authority
CN
China
Prior art keywords
signal
digital
analog converter
unit
analog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800559993A
Other languages
English (en)
Other versions
CN101512908B (zh
Inventor
约亨·里瓦尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Inovys Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inovys Corp filed Critical Inovys Corp
Publication of CN101512908A publication Critical patent/CN101512908A/zh
Application granted granted Critical
Publication of CN101512908B publication Critical patent/CN101512908B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/302—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M7/3024—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/02—Delta modulation, i.e. one-bit differential modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/82—Digital/analogue converters with intermediate conversion to time interval
    • H03M1/84—Non-linear conversion

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

提供了一种用于将数字输入信号u[k]转换为模拟输出信号f(t)的异步∑－Δ数模转换器(100)，该数模转换器(100)包括异步∑－Δ调制器(120)和时钟采样单元(108)，异步∑－Δ调制器(120)包括低通滤波器(104)和比较器(106)并且被提供以数字输入信号u[k]，时钟采样单元(108)适合于基于时钟信号fb对经比较器(106)处理的信号x(t)采样，从而生成模拟输出信号f(t)。

Description

异步∑－△数模转换器
技术领域
本发明涉及数据处理。
背景技术
在电子领域中，数模转换器(DAC)可以被表示为用于将数字(通常是二进制的)代码转换为模拟信号的设备。数模转换器是抽象数字世界和模拟的真实生活之间的接口。简单的开关、电阻器网络、电流源或电容器可以实现该转换。模数转换器(ADC)执行相反的操作。
Engel Roza的“Analog-to-Digital Conversion via Duty-CycleModulation”(IEEE Transactions on Circuits and Systems-II：Analog andDigital Signal Processing，Vol.44，No.11，1997，pp.907-914)公开了一种异步∑-Δ调制器ADC。
US 6,087,968公开了一种模数转换器，该模数转换器包括生成异步占空比调制方波的异步∑-Δ(sigma-delta)调制器、对异步方波同步采样的采样装置、以及将来自采样装置的采样转换为期望的PCM格式(脉冲代码调制)的抽取数字滤波器。
US 5,396,244公开了一种数模转换器，该数模转换器包括响应于数字输入信号而生成与时钟信号同步调制的1比特数字信号的∑-Δ调制器。该调制器跟随有异步模拟∑-Δ调制器，用于响应于经同步调制的数字信号而生成二价异步调制信号。来自∑-Δ调制器的数字信号中的信息驻留在信号转变中，信号转变可能专有地出现在由时钟信号限定的离散时刻处。来自异步∑-Δ调制器的异步调制信号中的信息被包含在占空比的模拟变化中。这意味着异步调制信号的信号转变并不与离散时刻的固定模式紧密结合，而是所有的中间时刻都是可用的。
发明内容
本发明的目的是提供一种高效的数模转换。该目的通过独立权利要求加以实现。另外的实施例由从属权利要求示出。
根据本发明的一个示例性实施例，提供了一种用于将数字输入信号转换为模拟输出信号的异步∑-Δ数模转换器，该数模转换器包括异步Z-Δ调制器和时钟采样单元，异步∑-Δ调制器包括环路滤波器(例如低通滤波器)和比较器(例如具有滞后功能)并且被提供以数字输入信号，时钟采样单元适合于利用时钟信号对经比较器处理的信号采样，从而生成模拟输出信号。
根据另一个示例性实施例，提供了一种测量装置，包括适合于生成与由测量装置执行的测量有关的数字输入信号的数据生成单元和具有上述特征、用于将数字输入信号转换为模拟输出信号的异步∑-Δ数模转换器。
根据另一个示例性实施例，提供了一种将数字输入信号转换为模拟输出信号的方法，该方法包括以下步骤：将数字输入信号提供给包括环路滤波器(例如低通滤波器)和比较器(例如具有滞后功能)的异步∑-Δ调制器，并利用时钟信号对经比较器处理的信号采样，从而生成模拟输出信号。
根据另一个示例性实施例，提供了一种计算机可读介质，其中存储有将数字输入信号转换为模拟输出信号的计算机程序，该计算机程序在被处理器执行时适合于控制或执行上述方法。
根据又一个示例性实施例，提供了一种将数字输入信号转换为模拟输出信号的程序元素，该程序元素在被处理器执行时适合于控制或执行上述方法。
本发明的实施例可以部分或完全由一个或多个合适的软件程序实现或支持，这些软件程序可以存储在任何种类的数据载体上或者以其他方式由数据载体提供，并且可以在任何合适的数据处理单元中运行或者由这种数据处理单元执行。软件程序或例程可以优选地应用于数模转换。根据本发明实施例的数模转换机制可以由计算机程序(即，由软件)执行，或者利用一个或多个特殊电子优化电路(即，用硬件)执行，或者以混合形式(即，利用软件组件和硬件组件)执行。
在该申请的上下文中，术语“环路滤波器”可以特指频率选择数字滤波器。环路滤波器的示例有低通滤波器、积分器或带通滤波器，并且可以是任意阶和/或频率响应的。环路滤波器可以在相对较小的频带中具有高增益，此时信号输出被预期是高质量的。因此，闭合环路动态可以减小在该感兴趣的频带中由比较器引入的量化噪声。在该频带之外，环路滤波器增益一般较小以使得闭合环路稳定。外部的量化噪声一般由模拟滤波器(见标号112)衰减。更多细节可以在Richard Schreier和Gabor C.Temes的“Understanding Delta-Sigma Data Converters”(IEEE Press，2005)中找到。
在该申请的上下文中，术语“具有滞后功能的比较器”可以特指非线性功能，当输入电平小于第一低阈值电平时，输出等于第一输出电平，而当输入电平大于第二高阈值电平时，输出第二输出电平，并且当输入电平在第一低阈值电平和第二高阈值电平之间时，输出保持基本不变。第二高阈值电平大于第一低阈值电平。当这两个阈值电平相等时，比较器没有滞后性。第二高阈值电平和第一低阈值电平之间的差异也被表示为滞后松弛(hysteresis slack)。
根据一个示例性实施例，提供了一种异步∑-ΔDAC，其中在通过异步∑-Δ调制器处理了将被转换为模拟输出信号的数字输入信号之后，可以执行基于时钟信号的信号采样。这可以提供一种替换的DAC体系结构，并且可以允许显著简化DAC的构造和操作。在具有数字环路和滞后比较器的异步∑-Δ调制器的信号处理期间使用已经有的时钟信号并不是必要的。
这种数模转换器可以基本上基于数字组件来构造，因此可以减少或最小化模拟组件的数目。这可以实现高精度，并且可以减少用于构造设备的努力和成本。
根据一个示例性实施例，提供了一种数模转换器，其中异步∑-Δ调制器被用作信号处理路径中的输入级，并且来自于∑-Δ调制器中的处理机制的信号随后可以基于时钟信号被采样。Δ-∑调制器可以特指当其输出(反馈信号)不与时钟同步时的异步，并且因此可以在不由固定时钟光栅指示的任意时间点处转变。
这一段对比了异步∑-Δ调制器的操作与同步∑-Δ调制器的操作。同步∑-Δ调制器的比较器输出是与时钟同步的并且被用作反馈。因此，可以占据一个采样时钟周期，直到反馈信号传播了关于比较器输入的改变标记的信息为止。该时间量化可能导致反馈等待时间变化，并最终导致在输出处发生不希望发生的噪声。增大采样时钟速率减小了该时间量化噪声，但是也使得比较器输出较早地可用于环路滤波器，从而增大了控制环路来回跳变的速率。增大的调制器输出的转变速率增加了对时钟抖动采样的灵敏度，并且因此增大了另一种噪声源。完全去除采样单元则在理论上会导致无限的快速振荡。为了限制控制环路的振荡频率，可以实现滞后元件(例如具有类似滞后性能的比较器)。滞后元件可以不在环路滤波器已在反馈环路中积累了一定量的差异之前改变其输出电平。总地来说，滞后可以减小或去除任何时间量化误差，并且可以控制振荡频率，从而使调制器稳定。
在异步∑-Δ调制器之后的采样可以尽可能快地执行，以减小或最小化时间误差。
可以提供时间戳单元以检测、限定和/或输出期望的采样时间，从而限定或影响信号被采样的时间点。
根据一个示例性实施例，提供了一种使用在同步采样比特流中编码的异步∑-Δ调制器的D/A转换器。这种DAC的操作可以通过以高比特率同步采样来执行。或者，经噪声整形的时间量化误差可以被考虑在内。根据另一个示例性实施例，可以提供使用在同步采样比特流中编码的半异步∑-Δ调制器的D/A转换器。
这些DAC可以在测试设备中实现，具体而言在自动测试设备(ATE)内的任意波形发生器中实现。
具体而言，量化的K(kappa)调制器可以用于DAC。K调制器可以特指与具有反馈环路的滞后比较器串行连接的环路滤波器，其中反馈环路将比较器的输出与环路滤波器的输入相连。这种K调制器或异步Z-Δ调制器可以生成异步转变定时。时间戳单元、噪声整形器单元和脉宽单元的随后布置可以用于利用噪声整形将转变定时量化到快速固定时钟，以将量化区域移出信号频带。在经过了脉宽单元之后，信号可以被提供给数字驱动单元。
与传统的K调制器相比，这种配置可以具有可用于对数字比特流进行时钟同步的优点。例如，异步∑-Δ调制器的经采样输出比特流可以被存储在自动测试设备的模式存储器中，并且随后被以恒定的同步时钟速率输出，尽管调制器最初是异步的。
与传统的Z-Δ调制器相比，这种配置可以具有可使用快速时钟的精细时间分辨率(类似于高OSR/过采样比率∑-Δ调制器)而无需增大转变密度的优点。K调制器的振荡器频率可以保持低频率。
相对于传统∑-Δ调制器的另一优点在于可以将量化误差减小一个因子，该因子是最快的可能比特频率和K调制器的调制器(振荡)频率之间的比率。因此，需要更少的噪声整形，可以减小OSR，并且可以降低抖动灵敏度。此外，可以获得更好的信噪比。尤其当最快的可能比特频率大于调制器(振荡)频率时，这些实施例可以有利地实现。
根据本发明的示例性实施例，可以提供一种半同步∑-Δ调制器。
可以保持采样频率适中，例如调制频率的10倍或20倍。还可以利用最快的可能比特频率对剩余的量化误差进行噪声整形。
接下来，将说明数模转换器的另外示例性实施例。然而，这些实施例也应用于测量设备、方法、程序元素和计算机可读介质。
数模转换器可包括反馈环路，反馈环路可适合于将经比较器处理的信号反馈到数字输入信号，其中时钟采样单元可以布置在反馈环路的外部。换句话说，只有在经过了信号路径的分歧(在该分歧处信号可以被反馈到输入)之后，才可以布置时钟采样单元，从而时钟采样单元是在异步∑-Δ调制器单元之后或后面提供的。这可以允许将异步∑-Δ调制器的操作与时钟采样单元的操作解耦合。
具体而言，时钟采样单元可以布置在反馈环路之后或者反馈环路“下游”的信号路径中。
数模转换器可包括组合单元，组合单元适合于将经比较器处理的(经由反馈环路传递的)信号与数字输入信号相组合。这种组合单元可以将输入信号加上或者减去从异步∑-Δ调制器的输出反馈的信号。
比较器可以布置在低通滤波器后面的信号路径中。因此，要处理的信号首先可以被提供给低通或积分器单元，然后经过比较器，并且在经过了比较器之后，信号可以被反馈到环路滤波器的输入，并且可以被进一步提供给随后布置的采样单元的输入。
比较器可包括滞后特征，该特征可以使反馈环路稳定，而不会引入时间量化噪声。
数模转换器还可包括耦合到时钟采样单元的输出的驱动器单元。换句话说，在被时钟修改之后，信号可以被提供给驱动器以进行进一步处理。
数模转换器还可包括耦合到驱动器单元的输出的模拟滤波器。在经过了该模拟滤波器之后，信号被适当地转换为可输出的模拟格式。
除此之外，数模转换器可包括时间戳单元，时间戳单元适合于检测用于对经比较器处理的信号采样的时间点。因此，这种时间戳单元可以检测什么样的定时将适合于改变输出电平。
数模转换器还可包括噪声整形器单元，该单元适合于基于时钟采样单元的时钟信号处理由时间戳单元输出的信号。因此，噪声整形器可以是用于将噪声从“带内”范围移动到“带外”范围的构建块，在“带外”范围中，噪声可以很容易被去除或者不会产生显著的干扰。
下面将说明测量装置的示例性实施例。然而，该实施例也应用于数模转换器、方法、程序元素和计算机可读介质。
测量装置可包括传感器设备、用于测试待测设备或物质的测试设备、用于化学、生物和/或制药分析的设备、适合于分离流体成分的流体分离系统、毛细管电泳设备、液相色谱设备、气相色谱设备、电子测量设备以及质谱设备中的至少一种。具体而言，根据本发明示例性实施例的DAC可以实现在自动测试设备中，其中对类似于存储器、用于移动电话的芯片、其他电子产品的设备进行测试。
因此，根据一个示例性实施例，可以提供一种异步∑-ΔDAC，以执行D/A转换来生成用于测量的模拟波形。示例性实施例可以实现在自动测试设备配置中，也就是说用于测试待测设备(DUT)。
这种数模转换器可以集成在测试设备中，在测试设备中，任意波形发生器生成要提供给待测设备(DUT，例如蜂窝电话芯片的麦克风输入)的模拟波形信号。这种模拟正弦波形随后可以被施加到DUT的管脚作为激励信号，并且通过测试仪的分析单元可以评估DUT的数字响应信号。这种测试仪的输出可以是指示待测设备是否可接受或者是否未通过测试的结果信号。在这种情景中，将根据本发明实施例的信号处理设备集成在这种测试设备中(具体而言集成在这种测试设备的数模转换器(DAC)内)可能是有利的。
附图说明
通过结合附图参考下面对本发明实施例的更详细描述，将很容易意识到并且更好地理解本发明实施例的其他目的和许多附带优点。实质上相同或类似或者在功能上相同或类似的特征将由相同的标号指示。
图1至图3示出了根据本发明示例性实施例的数模转换器。
图中的图示是示意性的。
具体实施方式
下面将参考图1说明根据本发明一个示例性实施例的异步∑-Δ数模转换器100。
在详细描述异步∑-Δ数模转换器100之前，将定义要处理的各个信号：
在遵循共同符号的情况下，连续时间信号用带圆括号的时间自变量“t”来表示，例如x(t)，而离散时间信号的采样用带方括号的采样自变量“k”来表示，例如y[k]。连续时间滤波器用复自变量“s”来表示，例如F(s)或H(s)。
信号“u”表示数字输入信号。信号“f”表示经滤波的模拟输出信号。fb表示采样频率。信号“x”表示连续时间比较器输出的输出。y表示最后一个采样级的输出，即，最后一个模拟滤波器的输入。
环路滤波器104可以被标记为H(s)，因为它是接收连续时间信号x(t)作为输入的连续时间滤波器。x(t)可以被表示为连续时间输入信号(或者被表示为输入信号)，而x[k]可以被表示为离散时间输入信号(或者被表示为输入采样)。
在数模转换器100的输入101处，提供了信号u[k]。数字信号u[k]可以被上采样器块或者说采样保持块102转换为时域中的信号u(t)。输入到数模转换器100的信号可以是数字时间离散值连续信号。
因此，上采样单元102输出信号u(t)并且将该信号提供给减法器单元103。减法器单元103形成信号u(t)和经由反馈环路121从比较器106的输出反馈的信号之间的差异信号。可选地，信号u(t)在分歧点111处被分割，并且被提供给减法器单元103和求和单元105。
在减法器单元103的输出处，提供了一个信号，该信号被提供给环路滤波器104。在单元104中对信号滤波之后，经处理的信号被提供给求和单元105，求和单元105形成信号u(t)和环路滤波器104的输出信号的加和。环路滤波器104可以是低通滤波器、或积分器、或任意阶和频率响应的带通滤波器。
由求和单元105输出的信号被输入到具有滞后特征的比较器106。在比较器单元106的输出处的分歧点107处，信号x(t)被反馈到减法器单元103。
此外，在所述分歧点107处，信号x(t)被输入到时钟采样单元108，在时钟采样单元108中，连续时间信号x(t)被采样以转换为经采样信号y[k]。信号y[k]被提供给驱动单元109，以由其生成连续时间信号y(t)。该信号y(t)可以被提供给模拟滤波器单元112，以基于滤波器功能F(s)对信号滤波。因此，在数模转换器100的输出处，生成了经滤波的模拟输出信号f(t)113。
图1图示了具有异步∑-Δ调制器120的异步∑-ΔDAC100。异步Z-Δ环路系统120、121可以用软件实现。异步∑-Δ环路系统的振荡频率fosc取决于滞后松弛。DAC 100的同步采样可以用软件执行，其比特频率fb可以远大于振荡频率fosc(fb>>fosc)。图1的体系结构可以具有时间量化误差非常小的优点，这是因为fb可以远大于fosc。此外，可以将抖动灵敏度与fb解耦合(由fosc控制)。输出仍然可以同步于fb。
当环路滤波器104被实现为积分器时，环路操作可以得到最容易的理解。在具有滞后特征的比较器106中，比较器106的转变点指示环路差何时积累到滞后松弛。因此，比较器输出的转变定时携带了关于输入信号“u”的信息。
因此，图1示出了用于将数字输入信号101转换为模拟输出信号113的异步Z-Δ数模转换器100。数模转换器100包括异步∑-Δ调制器120，调制器120包括环路滤波器104和比较器106并且被提供以数字输入信号101。
此外，时钟采样单元108可以基于采样时钟速率fb对经比较器106处理的信号采样，从而在进一步处理后生成模拟输出信号f(t)。
在图1的配置中，异步Z-Δ调制器120以时钟自由方式(也就是说，与fb独立地)进行操作。反馈环路121适合于将经比较器106处理的信号x(t)反馈到数字输入信号u(t)，其中时钟采样单元108被布置在反馈环路121的外部。
更具体而言，时钟采样单元108被布置在反馈环路121后面的信号路径中。组合单元103将经比较器106处理的信号x(t)与数字输入信号u(t)相组合。比较器106连接在环路滤波器104后面的信号路径中。比较器106具有滞后特征。
驱动器单元109耦合到时钟采样单元108的输出。模拟滤波器单元112耦合到驱动器单元109的输出。
下面将参考图2说明根据本发明另一个示例性实施例的数模转换器200。
在该示例性实施例中，异步∑-Δ调制器120和采样单元108可以用DSP(数字信号处理器)或计算机上的软件实现。尽管异步Z-Δ调制器120是时间连续系统，但是它也可以利用诸如Runge-Kutta之类的混合信号仿真算法在计算机上建模。调制器输出可以用软件采样，并被存储在文件中以进一步下载到数字ATE(自动测试设备)通道的模式存储器中，在该ATE通道处该输出随后被利用同步混合采样时钟进行重放。
图2的实施例示出了具有噪声整形时间量化误差的经采样异步∑-Δ调制器。
在该实施例中，提供了时间戳单元201，该单元201适合于检测比较器输出106转变的时间点。此外，提供了噪声整形器单元202，该单元202适合于基于时钟采样单元108的时钟信号fb来处理由时间戳单元201输出的信号T[k]。脉宽调制器(PWM)单元203适合于基于时钟采样单元108的时钟信号fb来处理由噪声整形器单元202输出的信号W[k]。包括组件201至203的块被包括在异步∑-Δ调制器120的输出和驱动器单元109的输入之间。
术语T[k]表示异步∑-Δ调制器输出x(t)的后续转变之间的时间间隔。W[k]表示作为噪声整形量化的结果、被fb量化的宽度。脉宽调制器单元203将宽度W[k]扩展到比特流y[k]。
在示例性实施例中，u[k]和y[k]之间的所有块都是用DSP或计算机上的软件实现的。
在图2的实施例中，可以检测量化误差，对其进行积累并考虑这些误差以进行进一步处理，从而增大精度。脉宽调制器203可以输出取决于早先的采样是太早还是太晚的脉宽。因此，可以实现补偿。
利用图2的实施例，可以在感兴趣的频带中减小剩余时间量化误差(噪声整形)。
下面将参考图3说明根据本发明另一个示例性实施例的半异步数模转换器300。
图3的实施例与图1的实施例的区别在于用于将信号反馈到第一减法器单元103的分歧点107位于时钟采样单元108后面的信号路径中。
这种半异步配置包括具有同步软件配置中的滞后的∑-Δ环路120、121。由于条件fb>>fosc，因此时间量化误差可能很小。
此外，可以在感兴趣的频带中减小剩余时间量化误差(噪声整形)。
应当注意，术语“包括”并不排除其他元素或特征，无特定指代并不排除多个。另外，与不同实施例相关联描述的元素可以被组合。还应当注意，权利要求中的标记不应当解释为对权利要求范围的限制。

Claims (20)

1.一种用于将数字输入信号u[k]转换为模拟输出信号f(t)的异步∑-Δ数模转换器(100)，该数模转换器(100)包括：
异步∑-Δ调制器(120)，包括环路滤波器(104)和具有滞后功能的比较器(106)并且被提供以所述数字输入信号u[k]；
时钟采样单元(108)，适合于基于时钟信号fb对经所述比较器(106)处理的信号x(t)采样，从而生成所述模拟输出信号f(t)。
2.如权利要求1所述的数模转换器(100)，
其中所述异步∑-Δ调制器(120)以时钟自由方式进行操作。
3.如权利要求1或以上权利要求中的任何一个所述的数模转换器(100)，
包括反馈环路(121)，适合于将经所述比较器(106)处理的信号x(t)反馈到输入信号u[k]，其中所述时钟采样单元(108)被布置在所述反馈环路(121)外部。
4.如权利要求3所述的数模转换器(100)，
其中所述时钟采样单元(108)被布置在所述反馈环路(121)内部的信号路径中。
5.如权利要求1或以上权利要求中的任何一个所述的数模转换器(100)，
其中所述环路滤波器(104)包括由低通滤波器、积分器和带通滤波器组成的组中的至少一种。
6.如权利要求1或以上权利要求中的任何一个所述的数模转换器(100)，
其中由所述异步Z-Δ调制器(120)和所述时钟采样单元(108)组成的组中的至少一个组件是用软件实现的。
7.如权利要求1或以上权利要求中的任何一个所述的数模转换器(100)，
其中所述异步∑-Δ调制器(120)和所述时钟采样单元(108)是用软件实现的。
8.如权利要求1或以上权利要求中的任何一个所述的数模转换器(100)，
包括耦合到所述时钟采样单元(108)的输出的驱动器单元(109)。
9.如权利要求8所述的数模转换器(100)，
其中所述驱动器单元(109)是用硬件实现的。
10.如权利要求8或以上权利要求中的任何一个所述的数模转换器(100)，
包括耦合到所述驱动器单元(109)的输出的模拟滤波器(112)。
11.如权利要求1或以上权利要求中的任何一个所述的数模转换器(200)，
包括时间戳单元(201)，适合于限定用于对经所述比较器(106)处理的信号x(t)采样的时间点。
12.如权利要求11所述的数模转换器(200)，
包括噪声整形器单元(202)，适合于基于所述时钟采样单元(108)的时钟信号fb处理由所述时间戳单元(201)输出的信号T[k]。
13.如权利要求12所述的数模转换器(200)，
包括脉宽调制器(203)，适合于基于所述时钟采样单元(108)的时钟信号fb处理由所述噪声整形器单元(202)输出的信号W[k]。
14.如权利要求1或以上权利要求中的任何一个所述的数模转换器(200)，
包括采样保持单元(102)，适合于对初始数字输入信号u[k]进行预处理以生成将被提供给所述异步∑-Δ调制器(120)的经预处理的输入信号u(t)。
15.如权利要求12所述的数模转换器(200)，
其中所述采样保持单元(102)是用软件实现的。
16.一种测量装置，包括：
数据生成单元，适合于生成与由所述测量装置执行的测量有关的数字输入信号；
如权利要求1或以上权利要求中的任何一个所述的异步∑-Δ数模转换器(100)，用于将所述数字输入信号u[k]转换为模拟输出信号f(t)。
17.如权利要求16所述的测量装置，
包括传感器设备、用于测试待测设备或物质的测试设备、用于化学、生物和/或制药分析的设备、适合于分离流体化合物的流体分离系统、毛细管电泳设备、液相色谱设备、气相色谱设备、电子测量设备以及质谱设备中的至少一种。
18.一种将数字输入信号u[k]转换为模拟输出信号f(t)的方法，该方法包括以下步骤：
将所述数字输入信号u[k]提供给包括环路滤波器(104)和具有滞后功能的比较器(106)的异步∑-Δ调制器(120)；
基于时钟信号fb对经所述比较器(106)处理的信号x(t)采样，从而生成所述模拟输出信号f(t)。
19.一种存储有将数字输入信号u[k]转换为模拟输出信号f(t)的计算机程序的计算机可读介质，该计算机程序在被处理器(100)执行时适合于控制或执行如权利要求18所述的方法。
20.一种将数字输入信号u[k]转换为模拟输出信号f(t)的程序元素，该程序元素在被处理器(100)执行时适合于控制或执行如权利要求18所述的方法。
CN2006800559993A 2006-08-01 2006-08-01 异步∑-△数模转换器 Active CN101512908B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2006/064886 WO2008014816A1 (en) 2006-08-01 2006-08-01 Asynchronous sigma-delta digital-analog converter

Publications (2)

Publication Number Publication Date
CN101512908A true CN101512908A (zh) 2009-08-19
CN101512908B CN101512908B (zh) 2012-10-31

Family

ID=37188926

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800559993A Active CN101512908B (zh) 2006-08-01 2006-08-01 异步∑-△数模转换器

Country Status (7)

Country Link
US (1) US7847716B2 (zh)
EP (1) EP2047602A1 (zh)
JP (1) JP2009545899A (zh)
KR (1) KR101113468B1 (zh)
CN (1) CN101512908B (zh)
TW (1) TWI376106B (zh)
WO (1) WO2008014816A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106416081A (zh) * 2014-06-20 2017-02-15 Hrl实验室有限责任公司 交织调制器
CN109655644A (zh) * 2018-12-26 2019-04-19 中电科仪器仪表有限公司 一种降低任意波信号输出抖动的方法和装置
CN115798491A (zh) * 2023-01-29 2023-03-14 深圳时识科技有限公司 音频特征提取装置、方法、芯片和电子设备

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011037813A1 (en) 2009-09-24 2011-03-31 Boston Scientific Scimed, Inc. Echogenic needle mechanism
JP5249254B2 (ja) * 2010-01-21 2013-07-31 アズビル株式会社 変調器およびδς型ｄ／ａ変換器
US8223052B1 (en) * 2010-06-18 2012-07-17 Hrl Laboratories, Llc Randomized time encoding machine for sub-nyquist signal sampling
JP5598561B2 (ja) * 2013-02-27 2014-10-01 住友電気工業株式会社 Δς変調器及び通信装置
US9582452B2 (en) * 2013-06-05 2017-02-28 The Boeing Company Sensor network using pulse width modulated signals
WO2016004122A1 (en) * 2014-06-30 2016-01-07 Indice Semiconductor Inc. Asynchronous electrical circuitry techniques for producing stationary carrier signal
US9374103B1 (en) * 2015-03-12 2016-06-21 Apple Inc. Digital-to-analog converter system
US10305520B2 (en) 2016-05-27 2019-05-28 Apple Inc. Removing RF interference through scan rate locking
GB2566338A (en) * 2017-08-31 2019-03-13 Cirrus Logic Int Semiconductor Ltd Modulators
EP3776865B1 (en) * 2018-03-27 2022-06-29 Koninklijke Philips N.V. Systems and methods for performing analog-to-digital conversion across multiple, spatially separated stages
US10348282B1 (en) 2018-07-31 2019-07-09 Cirrus Logic, Inc. Modulators
CN111490783B (zh) * 2019-01-25 2023-03-31 瑞昱半导体股份有限公司 三角积分模拟数字转换器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02214224A (ja) * 1989-02-14 1990-08-27 Sony Corp ディジタル・アナログ変換器
DE69312425T2 (de) * 1992-11-09 1998-02-12 Philips Electronics Nv Digital-/Analogwandler
US6087968A (en) * 1997-04-16 2000-07-11 U.S. Philips Corporation Analog to digital converter comprising an asynchronous sigma delta modulator and decimating digital filter
EP0923808A2 (en) * 1997-04-16 1999-06-23 Koninklijke Philips Electronics N.V. Analog to digital converter comprising a sigma-delta modulator
JP2000338148A (ja) * 2000-01-01 2000-12-08 Mitsubishi Electric Corp 電子式電力量計
JP4368477B2 (ja) * 2000-01-21 2009-11-18 旭化成エレクトロニクス株式会社 ミュート回路及び電子装置並びにそのミュート方法
EP1374406B1 (en) * 2000-09-11 2006-03-08 Broadcom Corporation Method and apparatus for mismatch shaping of an oversampled converter
JP2002124880A (ja) * 2000-10-16 2002-04-26 Matsushita Electric Ind Co Ltd Δς変調型ｄ／ａ変換器
JP3813445B2 (ja) * 2001-01-11 2006-08-23 シャープ株式会社 スイッチング増幅器およびその駆動方法
WO2004039021A1 (en) * 2002-10-25 2004-05-06 The Trustees Of Columbia University In The City Of New York Time encoding and decoding of a signal
WO2004112298A2 (en) * 2003-05-27 2004-12-23 The Trustees Of Columbia University In The City Of New York Multichannel time encoding and decoding of a signal
DE60308844T2 (de) * 2003-06-17 2007-03-01 Agilent Technologies, Inc., Palo Alto Sigma-Delta-Modulator mit Pulsbreitenmodulations-Ausgang
JP2005184337A (ja) * 2003-12-18 2005-07-07 Sharp Corp スイッチング増幅器
US7746256B2 (en) * 2007-10-05 2010-06-29 Infineon Technologies Ag Analog to digital conversion using irregular sampling
US7733171B2 (en) * 2007-12-31 2010-06-08 Synopsys, Inc. Class D amplifier having PWM circuit with look-up table
US7592939B1 (en) * 2008-05-09 2009-09-22 Hrl Laboratories, Llc Digital domain to pulse domain time encoder

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106416081A (zh) * 2014-06-20 2017-02-15 Hrl实验室有限责任公司 交织调制器
CN109655644A (zh) * 2018-12-26 2019-04-19 中电科仪器仪表有限公司 一种降低任意波信号输出抖动的方法和装置
CN109655644B (zh) * 2018-12-26 2021-04-13 中电科思仪科技股份有限公司 一种降低任意波信号输出抖动的方法和装置
CN115798491A (zh) * 2023-01-29 2023-03-14 深圳时识科技有限公司 音频特征提取装置、方法、芯片和电子设备

Also Published As

Publication number Publication date
TW200810371A (en) 2008-02-16
US7847716B2 (en) 2010-12-07
CN101512908B (zh) 2012-10-31
WO2008014816A1 (en) 2008-02-07
EP2047602A1 (en) 2009-04-15
KR101113468B1 (ko) 2012-04-17
JP2009545899A (ja) 2009-12-24
TWI376106B (en) 2012-11-01
KR20090046894A (ko) 2009-05-11
US20100045499A1 (en) 2010-02-25

Similar Documents

Publication Publication Date Title
CN101512908B (zh) 异步∑-△数模转换器
US10303124B2 (en) Time-to-digital converter
EP1157494B1 (en) Frequency-shaped pseudo-random chopper stabilization circuit and method for delta-sigma modulator
EP3182600A1 (en) Dither injection for continuous-time mash adcs
CN102468854A (zh) 量化电路、量化方法与连续时间三角积分模数转换器
US20070083277A1 (en) Low noise digital to pulse width modulated converter with audio applications
KR20090111012A (ko) 시그마-델타 아날로그-디지털 변환 방법과 그 장치
JP2000232362A (ja) シグマ−デルタ・アナログ−デジタル変換器、および信号処理方法
US6198417B1 (en) Pipelined oversampling A/D converter
Vogelmann et al. Improved SQNR and MSA in Incremental $\Delta\Sigma $ Modulators by Using a Recuperation Phase
CN108134608B (zh) 三角积分调变器与信号转换方法
US9362943B2 (en) Converter
CN111181566B (zh) 三角积分调制器及相关的信号处理方法
JP2003018007A (ja) アナログ／ディジタル信号変換方法
Jaykar et al. Modeling of sigma-delta modulator non-idealities in MATLAB/Simulink
JP7028920B2 (ja) アナログデジタル変換システム、クロックスキューの校正方法及び関連のコンピュータプログラム製品
Sahu et al. Improved SNR and ENOB of Sigma-Delta Modulator for Post Simulation and High Level Modeling of Built-in-Self-Test Scheme
Wagner et al. On the optimization of DT incremental sigma-delta modulators in combination with CoI reconstruction filters
JP2001024512A (ja) 信号処理装置およびその装置を用いた半導体デバイス試験装置
JP5176545B2 (ja) 信号測定装置
JP2010093365A (ja) 変調方法、変調器およびａ／ｄ変換器
Fan et al. High-resolution adcs for biomedical imaging systems
US20240022258A1 (en) Glitch-free zero-latency agc for sigma delta modulator
Gui et al. The effects of flying-adder clocks on digital-to-analog converters
Sifi et al. Design and Implementation of a Band-Pass SD Modulator Model with Non-Idealities using Simplorer VHDL

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: ADVANTEST (SINGAPORE) PTE. LTD.

Free format text: FORMER OWNER: VERIGY (SINGAPORE) PTE. LTD.

Effective date: 20120425

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20120425

Address after: Singapore Singapore

Applicant after: Verigy Pte Ltd Singapore

Address before: Singapore Singapore

Applicant before: Inovys Corp.

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: ADVANTEST CORP.

Free format text: FORMER OWNER: ADVANTEST (CHINA) CO., LTD.

Effective date: 20150505

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150505

Address after: Tokyo, Japan, Japan

Patentee after: ADVANTEST CORP

Address before: Singapore Singapore

Patentee before: Verigy Pte Ltd Singapore