JP2002124880A - Δς変調型ｄ／ａ変換器 - Google Patents
Δς変調型ｄ／ａ変換器Info
- Publication number
- JP2002124880A JP2002124880A JP2000314855A JP2000314855A JP2002124880A JP 2002124880 A JP2002124880 A JP 2002124880A JP 2000314855 A JP2000314855 A JP 2000314855A JP 2000314855 A JP2000314855 A JP 2000314855A JP 2002124880 A JP2002124880 A JP 2002124880A
- Authority
- JP
- Japan
- Prior art keywords
- output
- sample
- input signal
- sampling frequency
- digital filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】
【課題】 ΔΣ変調を用いたＤ／Ａ変換器においてハー
フサンプリングによる入力信号をＤ／Ａ変換する場合で
あってもシェーピングノイズを確実に除去できるように
する。 【解決手段】 デジタルフィルタ１出力を、入力信号の
サンプリング周波数fsに応じて変化する制御信号Ｃによ
りホールド回数を変えるサンプルホールド回路（Ｓ／
Ｈ）２によってホールドすることにより、サンプルホー
ルド回路２出力のサンプリング周波数が入力信号のfsに
依らず一定となるようにする。サンプルホールド回路２
出力をΔΣ変調器３によってΔΣ変調することでＤ／Ａ
変換を行うことにより、入力信号のfsの変化によるシェ
ーピングノイズのスペクトルがほぼ一定となるようにす
る。
フサンプリングによる入力信号をＤ／Ａ変換する場合で
あってもシェーピングノイズを確実に除去できるように
する。 【解決手段】 デジタルフィルタ１出力を、入力信号の
サンプリング周波数fsに応じて変化する制御信号Ｃによ
りホールド回数を変えるサンプルホールド回路（Ｓ／
Ｈ）２によってホールドすることにより、サンプルホー
ルド回路２出力のサンプリング周波数が入力信号のfsに
依らず一定となるようにする。サンプルホールド回路２
出力をΔΣ変調器３によってΔΣ変調することでＤ／Ａ
変換を行うことにより、入力信号のfsの変化によるシェ
ーピングノイズのスペクトルがほぼ一定となるようにす
る。
Description
【０００１】
【発明の属する技術分野】本発明は、ΔΣ変調により入
力信号のＤ／Ａ変換を行うΔΣ変調型Ｄ／Ａ変換器に関
し、特に、入力される信号のサンプリング周波数が変化
するものに関する。
力信号のＤ／Ａ変換を行うΔΣ変調型Ｄ／Ａ変換器に関
し、特に、入力される信号のサンプリング周波数が変化
するものに関する。
【０００２】
【従来の技術】従来のΔΣ（デルタ・シグマ）変調型Ｄ
／Ａ（デジタル／アナログ）変換器は、図３に示すとお
り、サンプリング周波数fs（＝４４．１kHz）の入力信
号をデジタルフィルタ３０によりオーバーサンプリング
を行い（ここでは４倍オーバーサンプリングを行ってい
る）、オーバーサンプリングされた入力信号（４fs）を
３２倍のオーバーサンプリングによってΔΣ変調を行う
ΔΣ変調器３１に入力する。ΔΣ変調器３１によって信
号の階調が減らされ、この出力をパルス幅変調器（ＰＷ
Ｍ）４によりパルス幅変調し、これをアナログ信号とし
て出力することによりＤ／Ａ変換を行う。これらデジタ
ルフィルタ３０、ΔΣ変調器３１、パルス幅変調器４は
外部より与えられるマスタクロック（図示せず）によっ
て上記の動作をしている。パルス幅変調器４によってア
ナログ信号に変換された信号は、ΔΣ変調器３１によっ
て生じたシェーピングノイズと呼ばれる不要なノイズ成
分をアンチエリアジングフィルタ５によって除去された
後出力される。
／Ａ（デジタル／アナログ）変換器は、図３に示すとお
り、サンプリング周波数fs（＝４４．１kHz）の入力信
号をデジタルフィルタ３０によりオーバーサンプリング
を行い（ここでは４倍オーバーサンプリングを行ってい
る）、オーバーサンプリングされた入力信号（４fs）を
３２倍のオーバーサンプリングによってΔΣ変調を行う
ΔΣ変調器３１に入力する。ΔΣ変調器３１によって信
号の階調が減らされ、この出力をパルス幅変調器（ＰＷ
Ｍ）４によりパルス幅変調し、これをアナログ信号とし
て出力することによりＤ／Ａ変換を行う。これらデジタ
ルフィルタ３０、ΔΣ変調器３１、パルス幅変調器４は
外部より与えられるマスタクロック（図示せず）によっ
て上記の動作をしている。パルス幅変調器４によってア
ナログ信号に変換された信号は、ΔΣ変調器３１によっ
て生じたシェーピングノイズと呼ばれる不要なノイズ成
分をアンチエリアジングフィルタ５によって除去された
後出力される。
【０００３】ここで、入力信号のサンプリング周波数が
半分、即ち２２.０５kHzになると、デジタルフィルタ３
０、ΔΣ変調器３１、パルス幅変調器４は共にマスタク
ロックの周波数を半分に下げることによってＤ／Ａ変換
を行うようになっている。
半分、即ち２２.０５kHzになると、デジタルフィルタ３
０、ΔΣ変調器３１、パルス幅変調器４は共にマスタク
ロックの周波数を半分に下げることによってＤ／Ａ変換
を行うようになっている。
【０００４】
【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、入力信号のサンプリング周波数fsを例え
ば２分の１とした場合、不要なノイズ成分を除去しきれ
なくなる。即ち、図４（Ａ）はΔΣ変調によって生じる
シェーピングノイズのスペクトル分布（以下、ホルマン
トと称す）を示すものである。このシェーピングノイズ
は、例えば入力信号のサンプリング周波数が１／２とな
ると図４（Ｂ）のようにその極大値が半分の周波数にま
で下がってくる。アンチエリアジングフィルタ５の特性
は変わらないので、図中、点線で示したサンプリング周
波数＝４４.１kHz時のシェーピングノイズとの差分（図
４（Ｂ）のハッチングを施した箇所）がアンチエリアジ
ングフィルタ５で除去されずに残ってしまうという課題
があった。
うな構成では、入力信号のサンプリング周波数fsを例え
ば２分の１とした場合、不要なノイズ成分を除去しきれ
なくなる。即ち、図４（Ａ）はΔΣ変調によって生じる
シェーピングノイズのスペクトル分布（以下、ホルマン
トと称す）を示すものである。このシェーピングノイズ
は、例えば入力信号のサンプリング周波数が１／２とな
ると図４（Ｂ）のようにその極大値が半分の周波数にま
で下がってくる。アンチエリアジングフィルタ５の特性
は変わらないので、図中、点線で示したサンプリング周
波数＝４４.１kHz時のシェーピングノイズとの差分（図
４（Ｂ）のハッチングを施した箇所）がアンチエリアジ
ングフィルタ５で除去されずに残ってしまうという課題
があった。
【０００５】本発明は上記の問題点に鑑み、入力信号の
サンプリング周波数が変化した場合であってもシェーピ
ングノイズを確実に除去できるΔΣ変調型Ｄ／Ａ変換器
を提供するものである。
サンプリング周波数が変化した場合であってもシェーピ
ングノイズを確実に除去できるΔΣ変調型Ｄ／Ａ変換器
を提供するものである。
【０００６】
【課題を解決するための手段】この課題を解決するため
に本発明は、サンプリング周波数がfsである入力信号の
オーバーサンプリングを行うデジタルフィルタと、サン
プリング周波数fsの変化を検出する検出手段と、デジタ
ルフィルタ出力をＨサンプル（Ｈは自然数）の間サンプ
ルホールドを行うサンプルホールド回路と、サンプルホ
ールド回路出力にΔΣ変調を行うΔΣ変調器とを備え、
サンプリング周波数fsが基準となるべき値の整数倍、或
いは、整数分の１倍となるように変化するものであり、
検出手段出力に基づきサンプルホールド回路がＨ・fsの
値が常に同じ値となるようＨの値を変化させるようにす
る、或いは、サンプリング周波数がfsである入力信号を
オーバーサンプリング比Ｎ（Ｎは自然数）としてオーバ
ーサンプリングを行うデジタルフィルタと、fsの変化を
検出する検出手段と、デジタルフィルタ出力を所定の間
サンプルホールドを行うサンプルホールド回路と、サン
プルホールド回路出力にΔΣ変調を行うΔΣ変調器とを
備え、fsが基準となるべき値の整数倍、或いは、整数分
の１倍となるように変化するものであり、デジタルフィ
ルタが検出手段出力に基づきＮ・fsの値が常に同じ値と
なるようオーバーサンプリング比Ｎの値を変化させるよ
うにしたものである。
に本発明は、サンプリング周波数がfsである入力信号の
オーバーサンプリングを行うデジタルフィルタと、サン
プリング周波数fsの変化を検出する検出手段と、デジタ
ルフィルタ出力をＨサンプル（Ｈは自然数）の間サンプ
ルホールドを行うサンプルホールド回路と、サンプルホ
ールド回路出力にΔΣ変調を行うΔΣ変調器とを備え、
サンプリング周波数fsが基準となるべき値の整数倍、或
いは、整数分の１倍となるように変化するものであり、
検出手段出力に基づきサンプルホールド回路がＨ・fsの
値が常に同じ値となるようＨの値を変化させるようにす
る、或いは、サンプリング周波数がfsである入力信号を
オーバーサンプリング比Ｎ（Ｎは自然数）としてオーバ
ーサンプリングを行うデジタルフィルタと、fsの変化を
検出する検出手段と、デジタルフィルタ出力を所定の間
サンプルホールドを行うサンプルホールド回路と、サン
プルホールド回路出力にΔΣ変調を行うΔΣ変調器とを
備え、fsが基準となるべき値の整数倍、或いは、整数分
の１倍となるように変化するものであり、デジタルフィ
ルタが検出手段出力に基づきＮ・fsの値が常に同じ値と
なるようオーバーサンプリング比Ｎの値を変化させるよ
うにしたものである。
【０００７】これにより、サンプリング周波数fsが変化
しても、確実にシェーピングノイズを除去することがで
きる。
しても、確実にシェーピングノイズを除去することがで
きる。
【０００８】
【発明の実施の形態】本発明の第１の発明は、サンプリ
ング周波数がfsである入力信号のオーバーサンプリング
を行うデジタルフィルタと、前記fsの変化を検出する検
出手段と、デジタルフィルタ出力をＨサンプル（Ｈは自
然数）の間サンプルホールドを行うサンプルホールド回
路と、前記サンプルホールド回路出力にΔΣ変調を行う
ΔΣ変調器とを備え、前記fsが基準となるべき値の整数
倍、或いは、整数分の１倍となるように変化するもので
あり、前記検出手段出力に基づき前記サンプルホールド
回路がＨ・fsの値が常に同じ値となるよう前記Ｈの値を
変化させるようにしたものであり、これにより入力信号
のサンプリング周波数が変わってもΔΣ変調器の動作周
波数を同じに保ち、シェーピングノイズのホルマントが
入力信号の周波数によっても変化しないという作用を有
する。
ング周波数がfsである入力信号のオーバーサンプリング
を行うデジタルフィルタと、前記fsの変化を検出する検
出手段と、デジタルフィルタ出力をＨサンプル（Ｈは自
然数）の間サンプルホールドを行うサンプルホールド回
路と、前記サンプルホールド回路出力にΔΣ変調を行う
ΔΣ変調器とを備え、前記fsが基準となるべき値の整数
倍、或いは、整数分の１倍となるように変化するもので
あり、前記検出手段出力に基づき前記サンプルホールド
回路がＨ・fsの値が常に同じ値となるよう前記Ｈの値を
変化させるようにしたものであり、これにより入力信号
のサンプリング周波数が変わってもΔΣ変調器の動作周
波数を同じに保ち、シェーピングノイズのホルマントが
入力信号の周波数によっても変化しないという作用を有
する。
【０００９】また、本発明の第２の発明は、サンプリン
グ周波数がfsである入力信号をオーバーサンプリング比
Ｎ（Ｎは自然数）としてオーバーサンプリングを行うデ
ジタルフィルタと、前記fsの変化を検出する検出手段
と、デジタルフィルタ出力を所定の間サンプルホールド
を行うサンプルホールド回路と、該サンプルホールド回
路出力にΔΣ変調を行うΔΣ変調器とを備え、前記fsが
基準となるべき値の整数倍、或いは、整数分の１倍とな
るように変化するものであり、前記デジタルフィルタが
前記検出手段出力に基づきＮ・fsの値が常に同じ値とな
るようオーバーサンプリング比Ｎの値を変化させること
によりＮ・fsの値が常に同じ値となるようにしたもので
あり、これにより入力信号のサンプリング周波数が変わ
ってもΔΣ変調器の動作周波数を同じに保ち、シェーピ
ングノイズのホルマントが入力信号の周波数によっても
変化しないという作用を有する。
グ周波数がfsである入力信号をオーバーサンプリング比
Ｎ（Ｎは自然数）としてオーバーサンプリングを行うデ
ジタルフィルタと、前記fsの変化を検出する検出手段
と、デジタルフィルタ出力を所定の間サンプルホールド
を行うサンプルホールド回路と、該サンプルホールド回
路出力にΔΣ変調を行うΔΣ変調器とを備え、前記fsが
基準となるべき値の整数倍、或いは、整数分の１倍とな
るように変化するものであり、前記デジタルフィルタが
前記検出手段出力に基づきＮ・fsの値が常に同じ値とな
るようオーバーサンプリング比Ｎの値を変化させること
によりＮ・fsの値が常に同じ値となるようにしたもので
あり、これにより入力信号のサンプリング周波数が変わ
ってもΔΣ変調器の動作周波数を同じに保ち、シェーピ
ングノイズのホルマントが入力信号の周波数によっても
変化しないという作用を有する。
【００１０】以下、本発明の実施の形態について図面を
用いて説明する。
用いて説明する。
【００１１】（実施の形態１）図１は本発明の実施の形
態１によるΔΣ変調型Ｄ／Ａ変換器の構成を示すブロッ
ク図である。この図を説明すると、デジタルフィルタ１
は、サンプリング周波数fsである入力信号のオーバーサ
ンプリングを行う。ここでは基準となるべきサンプリン
グ周波数fsを４４.１kHzとしており、現在与えられてい
る入力信号のサンプリング周波数fsは４４.１kHz、デジ
タルフィルタ１によるオーバーサンプリング比を４倍と
している。つまり、デジタルフィルタ１では４倍オーバ
ーサンプリングを行っている。デジタルフィルタ１出力
のサンプリング周波数はこの時点で４fs（＝１７６.４k
Hz）となる。
態１によるΔΣ変調型Ｄ／Ａ変換器の構成を示すブロッ
ク図である。この図を説明すると、デジタルフィルタ１
は、サンプリング周波数fsである入力信号のオーバーサ
ンプリングを行う。ここでは基準となるべきサンプリン
グ周波数fsを４４.１kHzとしており、現在与えられてい
る入力信号のサンプリング周波数fsは４４.１kHz、デジ
タルフィルタ１によるオーバーサンプリング比を４倍と
している。つまり、デジタルフィルタ１では４倍オーバ
ーサンプリングを行っている。デジタルフィルタ１出力
のサンプリング周波数はこの時点で４fs（＝１７６.４k
Hz）となる。
【００１２】サンプルホールド回路（Ｓ／Ｈ）２は、デ
ジタルフィルタ１出力のサンプルホールドを行う。fs検
出手段６は、現在は基準となるべき４４．１kHzがfsと
して与えられているので、これに基づき、サンプルホー
ルド回路２が入力１サンプルに対して、出力８サンプル
分ホールドする（図１におけるＨ＝８となる）べく制御
信号Ｃを出力する。当然のことながら、サンプルホール
ド回路２の出力における各サンプル間の周期は入力のそ
れの８倍となる。これにより４fsのデジタルフィルタ１
出力が３２fsの信号となる。
ジタルフィルタ１出力のサンプルホールドを行う。fs検
出手段６は、現在は基準となるべき４４．１kHzがfsと
して与えられているので、これに基づき、サンプルホー
ルド回路２が入力１サンプルに対して、出力８サンプル
分ホールドする（図１におけるＨ＝８となる）べく制御
信号Ｃを出力する。当然のことながら、サンプルホール
ド回路２の出力における各サンプル間の周期は入力のそ
れの８倍となる。これにより４fsのデジタルフィルタ１
出力が３２fsの信号となる。
【００１３】サンプルホールド回路２の出力は、ΔΣ変
調器３によってΔΣ変調される。ΔΣ変調器３は例え
ば、特開平１−７２６２１号公報に示されるようなもの
でよい。これにより、階調が圧縮される。以下は従来例
同様、パルス幅変調器（ＰＷＭ）４、アンチエリアジン
グフィルタ５を介して出力される。
調器３によってΔΣ変調される。ΔΣ変調器３は例え
ば、特開平１−７２６２１号公報に示されるようなもの
でよい。これにより、階調が圧縮される。以下は従来例
同様、パルス幅変調器（ＰＷＭ）４、アンチエリアジン
グフィルタ５を介して出力される。
【００１４】ここで、入力信号のサンプリング周波数fs
が４４.１kHzの２分の１である２２.０５kHzになったと
すると、デジタルフィルタ１は入力信号の４倍オーバー
サンプリングを行う。今回はサンプリング周波数fs＝２
２.０５kHzであるので、その出力は８８.２kHzとなる。
fs検出手段６は、基準となるべき４４．１kHzの２分の
１の周波数を有するfsが与えられているので、これに基
づき、サンプルホールド回路２に対し、入力１サンプル
に対して、出力１６サンプル分ホールドする（図１にお
けるＨ＝１６となる）べく制御信号Ｃを発生する。サン
プルホールド回路２では、制御信号Ｃにより、そのホー
ルド回数が１６に変更される（Ｈ＝１６となる）。
が４４.１kHzの２分の１である２２.０５kHzになったと
すると、デジタルフィルタ１は入力信号の４倍オーバー
サンプリングを行う。今回はサンプリング周波数fs＝２
２.０５kHzであるので、その出力は８８.２kHzとなる。
fs検出手段６は、基準となるべき４４．１kHzの２分の
１の周波数を有するfsが与えられているので、これに基
づき、サンプルホールド回路２に対し、入力１サンプル
に対して、出力１６サンプル分ホールドする（図１にお
けるＨ＝１６となる）べく制御信号Ｃを発生する。サン
プルホールド回路２では、制御信号Ｃにより、そのホー
ルド回数が１６に変更される（Ｈ＝１６となる）。
【００１５】これによりサンプルホールド回路２出力に
おける各サンプル間の周期は入力のそれの１６倍とな
る。つまり、４fsのデジタルフィルタ１出力が６４fsの
信号となる。このようにホールド回数を変えることによ
り、サンプルホールド回路２出力のサンプリング周波数
が入力信号のサンプリング周波数fsによらず常に一定と
なるようにしている。この信号がΔΣ変調器３によって
ΔΣ変調され、パルス幅変調器４、アンチエリアジング
フィルタ５を介して出力される。
おける各サンプル間の周期は入力のそれの１６倍とな
る。つまり、４fsのデジタルフィルタ１出力が６４fsの
信号となる。このようにホールド回数を変えることによ
り、サンプルホールド回路２出力のサンプリング周波数
が入力信号のサンプリング周波数fsによらず常に一定と
なるようにしている。この信号がΔΣ変調器３によって
ΔΣ変調され、パルス幅変調器４、アンチエリアジング
フィルタ５を介して出力される。
【００１６】なお、fs検出手段６は入力信号のサンプリ
ング周期を計測して求めても良いし、予め入力信号のサ
ンプリング周波数fsがいかほどの値であるかを示すフラ
グが入力信号と共に与えられている場合であれば、この
フラグを取り込んでそのまま制御信号Ｃとして出力して
もよい。
ング周期を計測して求めても良いし、予め入力信号のサ
ンプリング周波数fsがいかほどの値であるかを示すフラ
グが入力信号と共に与えられている場合であれば、この
フラグを取り込んでそのまま制御信号Ｃとして出力して
もよい。
【００１７】ここで、ΔΣ変調器３が発生するシェーピ
ングノイズについて考えると、ΔΣ変調器３の動作周波
数は６４fsとなっているが、fsの値が４４.１kHzから２
２.０５kHzと半分となっているので、動作周波数は入力
信号が４４.１kHzの場合と変わっていない。故にそのシ
ェーピングノイズのホルマントも図４（Ａ）に示される
ものと変化しないことがわかる。
ングノイズについて考えると、ΔΣ変調器３の動作周波
数は６４fsとなっているが、fsの値が４４.１kHzから２
２.０５kHzと半分となっているので、動作周波数は入力
信号が４４.１kHzの場合と変わっていない。故にそのシ
ェーピングノイズのホルマントも図４（Ａ）に示される
ものと変化しないことがわかる。
【００１８】これにより、アンチエリアジングフィルタ
５の特性を入力信号のサンプリング周波数fsによって変
えなくともΔΣ変調器３によって発生するシェーピング
ノイズを確実に除去することが可能となる。
５の特性を入力信号のサンプリング周波数fsによって変
えなくともΔΣ変調器３によって発生するシェーピング
ノイズを確実に除去することが可能となる。
【００１９】なお、以上実施の実施の形態においては、
入力信号のサンプリング周波数fsが半分となった場合に
ついて示したが、無論これに限定したものではない。１
／４、或いは、１／３であっても良く、この場合にはサ
ンプルホールド回路２におけるホールド回数（Ｈ）を３
２、或いは２４とすればよい。また、入力信号のサンプ
リング周波数fsが下がる場合だけでなく、上昇する場合
でも有効である。つまり、サンプリング周波数fsが２倍
となった場合は、ホールド回数を半分にすれば良いもの
である。
入力信号のサンプリング周波数fsが半分となった場合に
ついて示したが、無論これに限定したものではない。１
／４、或いは、１／３であっても良く、この場合にはサ
ンプルホールド回路２におけるホールド回数（Ｈ）を３
２、或いは２４とすればよい。また、入力信号のサンプ
リング周波数fsが下がる場合だけでなく、上昇する場合
でも有効である。つまり、サンプリング周波数fsが２倍
となった場合は、ホールド回数を半分にすれば良いもの
である。
【００２０】（実施の形態２）図２は本発明の実施の形
態２によるΔΣ変調型Ｄ／Ａ変換器の構成を示すブロッ
ク図である。この図において、図１、図３と同一の機能
を有するものには同一の符号を付し、細かな説明は省略
する。この実施の形態は、デジタルフィルタ２０が入力
信号のサンプリング周波数fsに応じてオーバーサンプリ
ング比を変えることによってシェーピングノイズのホル
マントを一定に保とうとするものである。
態２によるΔΣ変調型Ｄ／Ａ変換器の構成を示すブロッ
ク図である。この図において、図１、図３と同一の機能
を有するものには同一の符号を付し、細かな説明は省略
する。この実施の形態は、デジタルフィルタ２０が入力
信号のサンプリング周波数fsに応じてオーバーサンプリ
ング比を変えることによってシェーピングノイズのホル
マントを一定に保とうとするものである。
【００２１】オーバーサンプリングフィルタ（ＯＳフィ
ルタ）２１が入力信号の４倍オーバーサンプリングを行
う。図１におけるデジタルフィルタ１と同等のものでよ
い。この出力が線形補間回路２２とセレクタ２３に与え
られている。線形補間回路２２では、デジタルフィルタ
１によって与えられる連続する２個のサンプルに対し
て、その間に１個のサンプルを挿入するものである。挿
入されるサンプルの値は、そのサンプルの前後のサンプ
ルの平均を取ったものである。セレクタ２３は制御信号
Ｃに基づいて端子Ａ、Ｂの何れかを選択し端子Ｙより出
力する。入力信号のサンプリング周波数fsが４４.１kHz
の時は端子Ｂを、２２.０５kHzの時は端子Ａを選択する
ようにしている。この出力をデジタルフィルタ２０の出
力としている。これにより、入力信号のサンプリング周
波数fsが４４.１kHzの時はデジタルフィルタ２０出力は
４fsの信号となり、同２２.０５kHzの時は８fsの信号と
なる。このようにして、入力信号のサンプリング周波数
fsに応じてデジタルフィルタ２０のオーバーサンプリン
グ比を変化させるようになっている。
ルタ）２１が入力信号の４倍オーバーサンプリングを行
う。図１におけるデジタルフィルタ１と同等のものでよ
い。この出力が線形補間回路２２とセレクタ２３に与え
られている。線形補間回路２２では、デジタルフィルタ
１によって与えられる連続する２個のサンプルに対し
て、その間に１個のサンプルを挿入するものである。挿
入されるサンプルの値は、そのサンプルの前後のサンプ
ルの平均を取ったものである。セレクタ２３は制御信号
Ｃに基づいて端子Ａ、Ｂの何れかを選択し端子Ｙより出
力する。入力信号のサンプリング周波数fsが４４.１kHz
の時は端子Ｂを、２２.０５kHzの時は端子Ａを選択する
ようにしている。この出力をデジタルフィルタ２０の出
力としている。これにより、入力信号のサンプリング周
波数fsが４４.１kHzの時はデジタルフィルタ２０出力は
４fsの信号となり、同２２.０５kHzの時は８fsの信号と
なる。このようにして、入力信号のサンプリング周波数
fsに応じてデジタルフィルタ２０のオーバーサンプリン
グ比を変化させるようになっている。
【００２２】デジタルフィルタ２０の出力はサンプルホ
ールド回路２４によってホールドされる。ここでは、入
力１サンプルに対して、出力８サンプル分ホールドする
（Ｈ＝８）。これにより、出力における各サンプル間の
周期は入力のそれの８倍となり、入力信号のサンプリン
グ周波数fsが４４.１kHzの時はデジタルフィルタ２０出
力は３２fs、同２２.０５kHzの時は６４fsの信号とな
る。
ールド回路２４によってホールドされる。ここでは、入
力１サンプルに対して、出力８サンプル分ホールドする
（Ｈ＝８）。これにより、出力における各サンプル間の
周期は入力のそれの８倍となり、入力信号のサンプリン
グ周波数fsが４４.１kHzの時はデジタルフィルタ２０出
力は３２fs、同２２.０５kHzの時は６４fsの信号とな
る。
【００２３】サンプルホールド回路２４出力はΔΣ変調
器３に与えられる。以下は図１と同様にしてΔΣ変調、
パルス幅変調され、アンチエリアジングフィルタ５を介
して出力される。
器３に与えられる。以下は図１と同様にしてΔΣ変調、
パルス幅変調され、アンチエリアジングフィルタ５を介
して出力される。
【００２４】この図においても、ΔΣ変調器３の動作
は、入力信号のサンプリング周波数fsが４４.１kHzの時
は３２fs、同２２.０５kHzの時は６４fsでの動作となる
ので、シェーピングノイズのホルマントは入力信号のサ
ンプリング周波数fsによって変化せず、アンチエリアジ
ングフィルタ５の特性を入力信号のサンプリング周波数
fsによって変えなくともΔΣ変調器３によって発生する
シェーピングノイズを確実に除去することが可能とな
る。
は、入力信号のサンプリング周波数fsが４４.１kHzの時
は３２fs、同２２.０５kHzの時は６４fsでの動作となる
ので、シェーピングノイズのホルマントは入力信号のサ
ンプリング周波数fsによって変化せず、アンチエリアジ
ングフィルタ５の特性を入力信号のサンプリング周波数
fsによって変えなくともΔΣ変調器３によって発生する
シェーピングノイズを確実に除去することが可能とな
る。
【００２５】
【発明の効果】以上のように本発明によれば、サンプル
ホールド回路におけるホールド回数やデジタルフィルタ
におけるオーバーサンプリング比を調節して、入力信号
のサンプリング周波数fsに関係なくΔΣ変調器の動作周
波数を一定に保つことにより、入力信号のサンプリング
周波数が変化した場合であってもアンチエリアジングフ
ィルタの特性を変えることなく、シェーピングノイズを
確実に除去できるという効果が得られる。
ホールド回路におけるホールド回数やデジタルフィルタ
におけるオーバーサンプリング比を調節して、入力信号
のサンプリング周波数fsに関係なくΔΣ変調器の動作周
波数を一定に保つことにより、入力信号のサンプリング
周波数が変化した場合であってもアンチエリアジングフ
ィルタの特性を変えることなく、シェーピングノイズを
確実に除去できるという効果が得られる。
【図１】本発明の実施の形態１によるΔΣ変調型Ｄ／Ａ
変換器の構成を示したブロック図
変換器の構成を示したブロック図
【図２】同実施の形態２によるΔΣ変調型Ｄ／Ａ変換器
の構成を示したブロック図
の構成を示したブロック図
【図３】従来のΔΣ変調型Ｄ／Ａ変換器を構成を示した
ブロック図
ブロック図
【図４】ΔΣ変調型Ｄ／Ａ変換器出力のホルマントを示
したスペクトル図
したスペクトル図
１，２０ デジタルフィルタ ２，２４ サンプルホールド回路 ３ ΔΣ変調器 ４ パルス幅変調器 ５ アンチエリアジングフィルタ ６ fs検出手段
Claims (2)
- 【請求項１】 サンプリング周波数がfsである入力信号
のオーバーサンプリングを行うデジタルフィルタと、前
記fsの変化を検出する検出手段と、前記デジタルフィル
タ出力をＨサンプル（Ｈは自然数）の間サンプルホール
ドを行うサンプルホールド回路と、前記サンプルホール
ド回路出力にΔΣ変調を行うΔΣ変調器とを備え、前記
fsが基準となるべき値の整数倍、或いは、整数分の１倍
となるように変化するものであり、前記検出手段出力に
基づき前記サンプルホールド回路がＨ・fsの値が常に同
じ値となるよう前記Ｈの値を変化させるようにしたこと
を特徴とするΔΣ変調型Ｄ／Ａ変換器。 - 【請求項２】 サンプリング周波数がfsである入力信号
をオーバーサンプリング比Ｎ（Ｎは自然数）としてオー
バーサンプリングを行うデジタルフィルタと、前記fsの
変化を検出する検出手段と、前記デジタルフィルタ出力
を所定の間サンプルホールドを行うサンプルホールド回
路と、前記サンプルホールド回路出力にΔΣ変調を行う
ΔΣ変調器とを備え、前記fsが基準となるべき値の整数
倍、或いは、整数分の１倍となるように変化するもので
あり、前記デジタルフィルタが前記検出手段出力に基づ
きＮ・fsの値が常に同じ値となるようオーバーサンプリ
ング比Ｎの値を変化させるようにしたことを特徴とする
ΔΣ変調型Ｄ／Ａ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000314855A JP2002124880A (ja) | 2000-10-16 | 2000-10-16 | Δς変調型ｄ／ａ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000314855A JP2002124880A (ja) | 2000-10-16 | 2000-10-16 | Δς変調型ｄ／ａ変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002124880A true JP2002124880A (ja) | 2002-04-26 |
Family
ID=18794045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000314855A Pending JP2002124880A (ja) | 2000-10-16 | 2000-10-16 | Δς変調型ｄ／ａ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002124880A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006129366A (ja) * | 2004-11-01 | 2006-05-18 | Texas Instr Japan Ltd | Ｐｗｍドライバおよびこれを用いたｄ級増幅器 |
| JP2006303663A (ja) * | 2005-04-18 | 2006-11-02 | Nec Electronics Corp | 光結合型絶縁回路 |
| JP2009545899A (ja) * | 2006-08-01 | 2009-12-24 | ヴェリジー（シンガポール） プライベート リミテッド | 非同期型シグマデルタデジタルアナログコンバータ |
| JP2011193233A (ja) * | 2010-03-15 | 2011-09-29 | Asahi Kasei Electronics Co Ltd | Ｄ／ａコンバータ |
| JP2012044545A (ja) * | 2010-08-20 | 2012-03-01 | Fujitsu Ltd | Ｐｌｌシンセサイザ |
-
2000
- 2000-10-16 JP JP2000314855A patent/JP2002124880A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006129366A (ja) * | 2004-11-01 | 2006-05-18 | Texas Instr Japan Ltd | Ｐｗｍドライバおよびこれを用いたｄ級増幅器 |
| JP2006303663A (ja) * | 2005-04-18 | 2006-11-02 | Nec Electronics Corp | 光結合型絶縁回路 |
| JP2009545899A (ja) * | 2006-08-01 | 2009-12-24 | ヴェリジー（シンガポール） プライベート リミテッド | 非同期型シグマデルタデジタルアナログコンバータ |
| JP2011193233A (ja) * | 2010-03-15 | 2011-09-29 | Asahi Kasei Electronics Co Ltd | Ｄ／ａコンバータ |
| JP2012044545A (ja) * | 2010-08-20 | 2012-03-01 | Fujitsu Ltd | Ｐｌｌシンセサイザ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI376106B (en) | Asynchronous sigma-delta digital-analog converter | |
| KR100218812B1 (ko) | 샘플링 주파수 변환기 | |
| US6438434B1 (en) | Mixing, coding and decoding devices and methods | |
| KR20050086704A (ko) | 펄스 폭 변조된 잡음 형성기 | |
| US6584162B1 (en) | Method and apparatus sample rate conversions in an analog to digital converter | |
| US7865337B2 (en) | Method and apparatus for reading out an analog sensor output signal | |
| JP3769339B2 (ja) | 可変サンプリングレートを有するデータ変換器および方法 | |
| JP2002124880A (ja) | Δς変調型ｄ／ａ変換器 | |
| CN113179474A (zh) | 使用内部时钟改变的可配置麦克风 | |
| TW421925B (en) | Video rate D/A converter with sigma/delta modulator | |
| JP2001251190A (ja) | デルタシグマｄ／ａ変換器 | |
| JPS62287717A (ja) | デイジタル・アナログ変換回路 | |
| US7177812B1 (en) | Universal sampling rate converter for digital audio frequencies | |
| JP3807036B2 (ja) | ディジタルデータ処理装置及び方法 | |
| JP2002152043A (ja) | シグマデルタ形ａｄ変換装置 | |
| JPH0555924A (ja) | ミユーテイング装置 | |
| JP3239756B2 (ja) | ミキシング回路、符号化装置および符復号化装置 | |
| JP2013009083A (ja) | Ａ／ｄ変換器 | |
| WO2007037338A1 (ja) | 信号測定装置 | |
| JP3003198B2 (ja) | パルス幅変調装置 | |
| WO2000059111A1 (en) | Converter | |
| JP2000174627A (ja) | シグマデルタ型ａ／ｄ変換装置 | |
| WO2001039174A1 (en) | Low memory digital audio effects using down-sampling up-sampling technique | |
| JP2001505738A (ja) | 信号にジッタを追加するトランシット変調器 | |
| JPH07212235A (ja) | バレルシフタ付きデータ変換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040309 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040507 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040601 |