CN101511021B - 在sdram中存取图像数据的方法 - Google Patents
在sdram中存取图像数据的方法 Download PDFInfo
- Publication number
- CN101511021B CN101511021B CN200910080155.XA CN200910080155A CN101511021B CN 101511021 B CN101511021 B CN 101511021B CN 200910080155 A CN200910080155 A CN 200910080155A CN 101511021 B CN101511021 B CN 101511021B
- Authority
- CN
- China
- Prior art keywords
- frame
- storage
- field picture
- stored
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 25
- 238000003491 array Methods 0.000 claims abstract description 15
- 230000002441 reversible effect Effects 0.000 claims description 6
- 230000003111 delayed effect Effects 0.000 claims description 3
- 238000012163 sequencing technique Methods 0.000 claims description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000013500 data storage Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Image Input (AREA)
- Dram (AREA)
Abstract
本发明公开了一种在SDRAM中存取图像数据的方法，其包括有以下步骤。将帧/场图像序列按照顺序依次轮流存储于数个存储阵列内。在存储了预定数量的帧/场图像后，在将图像帧/场序列中的一帧/场图像开始存储于其中一个存储阵列时，开始按照帧/场图像的存储顺序从所述存储阵列内依次轮流读出存储于其内的帧/场图像。在将图像帧/场序列中的该帧/场图像存储于其中一个存储阵列后，继续将图像帧/场序列按照帧/场图像的读出顺序依次轮流存储于存储阵列内。本发明图像数据存取方法，可整体提高图像数据的读写速度，节省了时间。
Description
技术领域
本发明涉及一种在SDRAM中存取图像数据的方法。
背景技术
随着视频系统的发展，其应用的范围越来越广泛。通常而言，其在播放视频流时，会把视频流延迟一段时间在进行播放，以保证视频流播放的连续性。鉴于视频图像可能是帧图(逐行扫描的方式)或者场图(隔行扫描的方式)的格式，每幅图像可能需要被延迟N帧或者N场。要实现这种延迟，需要把所有图像按照顺序存入存储器中，在存完N帧/场之后再按从第一帧/场开始按顺序从存储器中读出来，这一过程被称作图像缓存或者图像延迟(framedelay)。
而在对视频图像数据进行读取的过程中，后续图像数据的写入也在同时进行，当某一空间存储的图像数据被读完之后，新的图像数据会被写入进来，图像的读和写通常都是在同一块存储空间内循环进行的。如果使用SDRAM(Synchronous Dynamic Random Access Memory)进行图像存储，SDRAM自身的一些特点会影响图像读写的速度。
一般而言，SDRAM是由多个存储阵列(BANK)组成，而每个BANK又由多个存储行(row)构成。当数据被不断写入SDRAM并且被不断读出的时候，存储空间经常是在一个BANK之内。而对于SDRAM，要访问某一个地址，要给出3部分信息：BANK地址，row地址和column(列)地址。BANK地址用于选择SDRAM中的某个BANK，ROW地址和column地址用于在该BANK寻址。BANK地址通过驱动SDRAM某几个管脚输入，row地址和column地址通过SDRAM的地址管脚输入。当读和写的数据是在同一BANK内的不同row内，那么读和写操作切换时，BANK地址不变，row地址和column地址都要变。访问一方，要通过地址管脚发送2次命令给SDRAM，分别输入row地址和column地址。这样在读写操作切换时，也就需要额外的命令来输入新的存储行的地址，这样使得切换时间变长，降低了数据传输效率。
基于上述特点，在用SDRAM进行图像延迟的时候，如果把图像按照顺序在某一段地址空间内连续存储，很可能正在读取的图像和正在写入的图像不在同一个BANK的同一行之内，这样每次读写切换时所花费的时间就长。由于读写切换是频繁进行的，因此图像存取整体效率不高，同时由于对SDRAM接口的占用时间长，使得其他硬件对SDRAM的访问受限。
因此，亟待提出一种新的可用于SDRAM存取图像数据的方法，以解决现有技术中的缺点。
发明内容
有鉴于此，本发明的一个目的在于提供一种可用于SDRAM存取图像数据的方法，其可以加快图像数据在SDRAM中存储和读取的速度，进而缩短占用SDRAM的时间，提高系统使用效率。
为了达到上述目的，本发明的一个实施方式提供了一种用于SDRAM存取图像数据的方法，其中该SDRAM包括数个存储阵列，每个存储阵列包括数个存储行。该图像数据存取方法包括有以下步骤。将帧/场图像序列按照顺序依次轮流存储于数个存储阵列内，其中每帧/场图像都存储于同一个存储阵列的一个或数个存储行内，相邻的存储阵列的相同存储行内分别存储帧/场图像序列中的相邻帧/场图像的图像数据。在存储了预定数量的帧/场图像后，在将图像帧/场序列中的一帧/场图像开始存储于其中一个存储阵列时，开始按照帧/场图像的存储顺序从存储阵列内依次轮流读出存储于其内的帧/场图像。在将图像帧/场序列中的该帧/场图像存储于其中一个存储阵列后，继续将图像帧/场序列按照帧/场图像的读出顺序依次轮流存储于存储阵列内。
进一步的，在不同实施方式中，存储的预定数量的帧/场图像中的预定数量等于该图像数据被延迟播放的帧(场)图像数据的数量。
进一步的，在不同实施方式中，其中使用的SDRAM的数个存储阵列为2个存储阵列。
进一步的，在不同实施方式中，其中每一个帧/场图像占据数个存储行。
进一步的，在不同实施方式中，其中每一个帧/场图像占据的数个存储行在逻辑顺序上是顺序相连的。
进一步的，在不同实施方式中，其中每一个帧/场图像占据的数个存储行在逻辑顺序上是相互间隔的。
进一步的，在不同实施方式中，其中存储的预定数量的帧/场图像中的奇数帧/场图像数据被存储在第一存储阵列中，而偶数帧/场图像数据被存储于第二存储阵列中。
进一步的，在不同实施方式中，其中第一存储阵列和第二个存储阵列为使用的SDRAM的存储阵列的逻辑结构排列顺序，其并不一定也是其物理结构排列顺序。
进一步的，在不同实施方式中，其中当读出一幅帧/场图像数据后，开始读取其相邻下一帧/场图像数据时，在存储该刚读出帧/场图像数据的位置，按照帧/场图像数据的先后顺序继续存储帧/场图像数据后续的需要存储的帧/场图像数据。
进一步的，在不同实施方式中，其中若干帧/场图像数据的在动态随机存取存储器不同存储阵列中的存储方式为正向顺序存储和反向顺序存储相结合。进一步的，其为两者轮流进行。也就是说，在全部存储阵列中完成一次帧/场图像数据的顺序存储后，下次则进行反向的顺序存储，在下次又是顺序存储，依此类推直到最后。
相对于现有技术，采用本发明涉及的SDRAM图像存取方法进行图像数据的存取，在一定情况下，图像数据的读、写操作是在不同的BANK的同一存储行之间进行切换。读操作和写操作之间不需要加入额外的命令来改变存储行地址，所以切换时间缩短，整体图像读写速度获得提高。
附图说明
图1是本发明的一个实施方式涉及的SDRAM存取图像数据方法的流程图；
图2为一个实施方式中SDRAM存取图像数据的结构示意图；
图3为又一个实施方式中SDRAM存取图像数据的结构示意图；
图4为又一个实施方式中SDRAM存取图像数据的结构示意图；
图5为又一个实施方式中SDRAM存取图像数据的结构示意图；
图6为又一个实施方式中SDRAM存取图像数据的结构示意图。
具体实施方式
本发明涉及的使用SDRAM的数个存储阵列(BANK)进行若干数量的帧/场图像数据存取的方法，其为按照一定顺序将祯/场图像数据依次存储于这些BANK里，使得不同BANK的同一存储行内都存储有祯/场图像数据。如此，在进行祯/场图像数据的读写操作时，读和写发生在不同BANK里的相同row里，减少读写切换时间，进而明显提高整体图像存取速度。
请参阅图1所示，本发明的一个实施方式涉及的SDRAM图像数据存取方法100，其包括有以下步骤，将帧/场图像序列按照顺序依次轮流存储于数个存储区阵列中110；在存储了预定数量的帧/场图像后，在将图像帧/场序列中的一帧/场图像开始存储于其中一个存储阵列时，开始按照帧/场图像的存储顺序从所述存储阵列内依次轮流读出存储于其内的帧/场图像120；在将图像帧/场序列中的该帧/场图像存储于其中一个存储阵列后，继续将图像帧/场序列按照帧/场图像的读出顺序依次轮流存储于存储阵列内130。
请参阅图2所示，在一个实施方式中，选用的SDRAM200的存储阵列为两个：存储阵列1和存储阵列2，每个存储阵列包括有若干存储行(row)。假设存入SDRAM的图像编号是从1开始，延迟帧/场数是N，每个存储行存储1帧/场图像数据，实现图像延迟需要存储N+1帧/场图像。这样在步骤120中，存储的预定数量的帧/场图像的数量就是N帧/场图像数据，而在存储第N+1帧/场图像时，则就是开始读取第1帧/场图像时。如果N是偶数，则假设N＝2m，如果N是奇数，则假设N＝2m-1，m＝1，2，…。
图2所示为N为奇数时的情况，这时存储阵列1需要m帧/场图像数据的存储空间，存储阵列2同样也需要m帧/场图像数据的存储空间。把奇数帧/场图像数据1，3，5，…N依次存入存储阵列1，把偶数帧/场图像数据2，4，6…N+1依次存入存储阵列2。
图3所示为N是偶数时的情况，存储阵列1需要m+1帧/场图像数据存储空间，存储阵列2需要m帧/场图像数据存储空间。把奇数帧/场图像数据1，3，5，…N+1存入存储阵列1中，偶数帧/场图像数据2，4，6，…N依次存入存储阵列2。
进一步的，当开始读取存储的第一帧/场图像数据后，步骤130中，未存储的后续的帧/场图像数据则开始按照读取的顺序开始存储在原存储有帧/场图像数据的存储行内。例如，如图2所示，当N为奇数时，在读取第一帧/场图像数据后，在原存储第一帧/场图像数据的第一存储行，按照顺序存储还未存储的第N+2帧/场图像数据。而在读取第二帧/场图像数据后，在原存储第二帧/场图像数据的存储行，存储第N+3帧/场图像数据，以此类推，循环进行帧/场图像数据的读取和存储。而当N为偶数时，情况请参阅图3所示，由于情况类似，此处不再赘述。
由图2、3所示，可以看出，在读取偶数帧/场图像数据时，读操作和写操作是处于同一个存储行内。而对于SDRAM，要访问某一个地址，要给出3部分信息：BANK地址，row地址和column(列)地址。BANK地址用于选择SDRAM中的某个BANK，ROW地址和column地址用于在该BANK寻址。BANK地址通过驱动SDRAM某几个管脚输入，row地址和column地址通过SDRAM的地址管脚输入。
当读和写的数据在同一bank内的不同row内，那么读和写切换时，BANK地址不变，row地址和column地址都要变。访问一方，要通过地址管脚发送2次命令给SDRAM，分别输入row地址和column地址。而如果读和写的数据在不同bank的同一row内，读写切换时，bank地址变化。Row地址不需要变，column地址需要变。访问方，一边改边bank地址管脚，一边要通过地址管脚发送一次命令给SDRAM，输入column地址。这样一来，节省了一个发送row地址的时间，这样本发明涉及的存储方法就可以在一半的情况下(因为当读写进行到另外一个row的时候，读或者写(看哪个先执行)第一笔数据时，还是需要发送row地址和column地址，接下来访问该row内余下各地址时则不在需要row地址，只需要column地址即可)，读和写操作是在同一存储行之间进行切换，读取操作和存储操作之间不需要加入额外的命令来改变存储行地址，进而提高了整体图像的读写速度。
进一步的，以上揭示的实施例，若干帧/场图像数据在存储顺序上是顺序存储的。在不同实施方式中，其也可以是正向顺序存储和反向顺序存储相结合。例如，其存储顺序可参阅图4所示，在第一存储行时，是正向顺序存储，而在第二存储行时，则是反向顺序存储，依此类推，两个存储顺序交替进行数据存储。
进一步的，以上图2、3所示的实施方式中，一帧/场图像数据占据一个存储行。而在不同实施方式中，也可能是1帧/场图像数据占据若干存储行的存储空间。例如，请参阅图5所示，每帧/场图像数据占据一个存储阵列的3个存储行，而这使用的三个存储行是按照逻辑结构顺序排列的。相邻的下一帧/场图像数据占据另一个存储阵列同样的三个存储行。这样，还是可以保证在读取偶数帧/场图像数据时，写操作是在同一存储行内进行。从而节省了时间，提高了图像数据的整体读写速度。
进一步的，在不同实施方式中，每帧/场图像数据占据一个存储阵列的数个存储行，这些涉及的存储行也可以是在逻辑顺序中并不相邻，可以是彼此间隔的。但相应的，其相邻帧/场图像数据占据的另一个存储阵列的数个存储行则是与其相对应。如此才能保证在特定情况下，读和写操作是在同一个存储行内进行。
进一步的，涉及使用的SDRAM中的存储阵列的数量也可以是2个以上。例如，请参阅图6所示，涉及使用的存储阵列的数量为3个，其还是按照顺序依次进行各帧/场图像数据的存储，而在读取和存储的过程中，由于三个帧/场图像数据是在同一存储行内进行存储，其相应的会比两个帧/场图像数据在同一个存储行内存储节省出更多的时间，则更是进一步的节省了时间，提高了图像数据的整体读写速度。
由以上可知，本发明涉及的SDRAM中图像数据存储方法中，在一定情况下，图像数据的读取和图像数据的存储操作是在同一存储行之间进行切换，读取操作和存储操作之间不需要加入额外的命令来改变存储行地址。所以读写切换时间缩短，整体图像读写速度获得提高。
Claims (7)
1.一种动态随机存取存储器的图像数据存取方法，所述动态随机存取存储器包括数个存储阵列，每个存储阵列包括数个存储行，其特征在于，所述图像数据存取方法包括：
将帧/场图像序列依次轮流存储于数个存储阵列内，其中每帧/场图像都存储于同一个存储阵列的一个或数个存储行内，相邻的存储阵列的相同存储行内分别存储所述帧/场图像序列中的相邻帧/场图像的图像数据；
在存储了预定数量的帧/场图像后，在将所述图像帧/场序列中的一帧/场图像开始存储于其中一个存储阵列时，开始按照帧/场图像的存储顺序从所述存储阵列内依次轮流读出存储于其内的帧/场图像；
在将所述图像帧/场序列中的该帧/场图像存储于所述其中一个存储阵列后，继续将所述图像帧/场序列按照帧/场图像的读出顺序依次轮流存储于所述存储阵列内，
其中所述存储预定数量的帧/场图像中的预定数量N等于该图像数据被延迟播放的帧/场图像数据的数量，其中N大于2，
其中每一帧/场图像占据数个存储行，这些存储行的顺序在逻辑上是互相间隔的。
2.根据权利要求1所述的动态随机存取存储器的图像数据存取方法，其特征在于，其中使用的所述动态随机存取存储器的数个存储阵列为2个存储阵列。
3.根据权利要求2所述的动态随机存取存储器的图像数据存取方法，其特征在于，其中所述存储的预定数量的帧/场图像中的奇数帧/场图像数据被存储在第一个存储阵列中，而偶数帧/场图像数据被存储于第二个存储阵列中。
4.根据权利要求3所述的动态随机存取存储器的图像数据存取方法，其特征在于，其中所述第一个存储阵列和第二个存储阵列为使用的动态随机存取存储器内的逻辑顺序的排列。
5.根据权利要求1所述的动态随机存取存储器的图像数据存取方法，其特征在于，其中当读出一幅帧/场图像数据后，开始读取其相邻帧/场图像数据时，在存储该刚读出帧/场图像数据的位置，按照帧/场图像数据的先后顺序继续存储帧/场图像数据后续的需要存储的帧/场图像数据。
6.根据权利要求1所述的动态随机存取存储器的图像数据存取方法，其特征在于，其中若干帧/场图像数据的在动态随机存取存储器不同存储阵列中的存储方式为正向顺序存储和反向顺序存储相结合。
7.根据权利要求6所述的动态随机存取存储器的图像数据存取方法，其特征在于，其中所述正向顺序存储和反向顺序存储相结合为两者轮流进行。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910080155.XA CN101511021B (zh) | 2009-03-24 | 2009-03-24 | 在sdram中存取图像数据的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910080155.XA CN101511021B (zh) | 2009-03-24 | 2009-03-24 | 在sdram中存取图像数据的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101511021A CN101511021A (zh) | 2009-08-19 |
| CN101511021B true CN101511021B (zh) | 2014-10-29 |
Family
ID=41003250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200910080155.XA Active CN101511021B (zh) | 2009-03-24 | 2009-03-24 | 在sdram中存取图像数据的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101511021B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015050553A1 (en) * | 2013-10-03 | 2015-04-09 | Capso Vision, Inc. | Robust storage and transmission of capsule images |
| CN109992234B (zh) * | 2017-12-29 | 2020-11-17 | 浙江宇视科技有限公司 | 图像数据读取方法、装置、电子设备及可读存储介质 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101212680A (zh) * | 2006-12-30 | 2008-07-02 | 扬智科技股份有限公司 | 图像数据的存储器存取方法及系统 |
| CN101257626A (zh) * | 2008-01-31 | 2008-09-03 | 炬力集成电路设计有限公司 | 动态随机存储器的存取方法、装置和媒体播放器 |
| CN101425040A (zh) * | 2007-10-30 | 2009-05-06 | 川崎微电子股份有限公司 | 存储器的存取方法、存储控制电路和存储系统 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08204921A (ja) * | 1995-01-31 | 1996-08-09 | Sony Corp | スキャナ装置 |
| US8345167B2 (en) * | 2006-03-20 | 2013-01-01 | Mediatek Inc. | Methods of storing and accessing pictures |
-
2009
- 2009-03-24 CN CN200910080155.XA patent/CN101511021B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101212680A (zh) * | 2006-12-30 | 2008-07-02 | 扬智科技股份有限公司 | 图像数据的存储器存取方法及系统 |
| CN101425040A (zh) * | 2007-10-30 | 2009-05-06 | 川崎微电子股份有限公司 | 存储器的存取方法、存储控制电路和存储系统 |
| CN101257626A (zh) * | 2008-01-31 | 2008-09-03 | 炬力集成电路设计有限公司 | 动态随机存储器的存取方法、装置和媒体播放器 |
Non-Patent Citations (3)
| Title |
|---|
| JP特开平8-204921A 1996.08.09 |
| 视频图像灰度信号直方图均衡的FPGA 实现;鲁恒;《电子技术应用》;20061231(第11期);摘要、2-4、第105-107页 * |
| 鲁恒.视频图像灰度信号直方图均衡的FPGA 实现.《电子技术应用》.2006,(第11期),摘要、2-4、第105-107页. |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101511021A (zh) | 2009-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100558240B1 (ko) | 메모리 디바이스, 메모리 디바이스를 갖는 디스플레이제어 구동기, 및 디스플레이 제어 구동기를 사용하는디스플레이 장치 | |
| KR100660553B1 (ko) | 데이터 버스트 주파수를 증가시킬 수 있는 원낸드 플래시메모리 장치 | |
| US8358557B2 (en) | Memory device and method | |
| JPH0792952A (ja) | 像編集用窓メモリ構造 | |
| CN102055973B (zh) | 存储器地址映射方法及存储器地址映射电路 | |
| US7436728B2 (en) | Fast random access DRAM management method including a method of comparing the address and suspending and storing requests | |
| US8639891B2 (en) | Method of operating data storage device and device thereof | |
| CN101662608B (zh) | 一种储存数据的方法 | |
| US7995419B2 (en) | Semiconductor memory and memory system | |
| US20230267571A1 (en) | Data loading method and apparatus for convolution operation | |
| CN101511021B (zh) | 在sdram中存取图像数据的方法 | |
| CN100463511C (zh) | 图像数据处理系统及图像数据读取和写入方法 | |
| JPH08153387A (ja) | Ｆｉｆｏメモリ | |
| US7523283B2 (en) | Memory control circuit in a memory chip | |
| US8902240B2 (en) | Image processing device | |
| JP2007213055A (ja) | シンクロナスダイナミックランダムアクセスメモリを用いたフレームデータの転送方法及びフレームデータのソースドライバへの転送方法並びにタイミング制御モジュール | |
| JP7280686B2 (ja) | 表示装置および撮像装置 | |
| US6467020B1 (en) | Combined associate processor and memory architecture | |
| CN101296313A (zh) | 用于实时隔行-逐行转换的sdram地址映射和读写轮换的方法 | |
| CN102651120B (zh) | 用于影像处理的存储器存取方法及影像处理装置 | |
| CN101087426A (zh) | 用于解码视频数据的方法和装置 | |
| JP3288327B2 (ja) | 映像メモリ回路 | |
| JP2833509B2 (ja) | データ再編成方法及び回路 | |
| US20100318753A1 (en) | Memory architecture of display device and reading method thereof | |
| US6445634B2 (en) | Serial access memory and data write/read method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210127 Address after: No. 607, 6th floor, shining building, 35 Xueyuan Road, Haidian District, Beijing 100083 Patentee after: BEIJING VIMICRO ARTIFICIAL INTELLIGENCE CHIP TECHNOLOGY Co.,Ltd. Address before: 100083, Haidian District, Xueyuan Road, Beijing No. 35, Nanjing Ning building, 15 Floor Patentee before: Vimicro Corp. |
|
| TR01 | Transfer of patent right |