JPH0792952A - 像編集用窓メモリ構造 - Google Patents
像編集用窓メモリ構造Info
- Publication number
- JPH0792952A JPH0792952A JP6058788A JP5878894A JPH0792952A JP H0792952 A JPH0792952 A JP H0792952A JP 6058788 A JP6058788 A JP 6058788A JP 5878894 A JP5878894 A JP 5878894A JP H0792952 A JPH0792952 A JP H0792952A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- image
- processing system
- input
- image processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/14—Display of multiple viewports
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/12—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
- G09G2340/125—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels wherein one of the images is motion video
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/12—Frame memory handling
- G09G2360/123—Frame memory handling using interleaving
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Editing Of Facsimile Originals (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Image Input (AREA)
- Image Processing (AREA)
- Memory System (AREA)
Abstract
(57)【要約】
【構成】 多数の像信号を結合させて複合像を作成する
像処理システムが、多数のメモリ区画を備えて、連続し
た画素群の各部分として複合像用画素群としての像信号
を蓄積するように動作し、複合像の連続した画素群から
なる各行をかかる各部分の連続配置によりそれぞれ形成
する。 【効果】 これにより、簡単な検索手法および簡単なペ
ージ検索式メモリ・ドラムの使用が可能となる。
像処理システムが、多数のメモリ区画を備えて、連続し
た画素群の各部分として複合像用画素群としての像信号
を蓄積するように動作し、複合像の連続した画素群から
なる各行をかかる各部分の連続配置によりそれぞれ形成
する。 【効果】 これにより、簡単な検索手法および簡単なペ
ージ検索式メモリ・ドラムの使用が可能となる。
Description
【０００１】
【産業上の利用分野】本発明は、複合像用画素群として
像データを蓄積するように互いに結合して動作する複数
のメモリ区画を備えて、複合像作成用に多数の像データ
の流れを結合させる像処理システムに関するものであ
る。
像データを蓄積するように互いに結合して動作する複数
のメモリ区画を備えて、複合像作成用に多数の像データ
の流れを結合させる像処理システムに関するものであ
る。
【０００２】
【従来の技術】米国特許第5,068,650 号明細書には、窓
編集技術を用いて複数の発生源からの像データ、例え
ば、教本およびコンピュータ作成グラフィックを含む映
像データおよび静止像データを互いに結合させる上述し
た種類の像処理システムが開示されている。多種伝送媒
体統合は、本来、全動画映像、例えば、多元局間同期、
可変規模可変位置および走査方式変換のための多窓処理
機能、および、高解像度作画、例えば、アルファ・チャ
ネル、ブロック移動、多窓合成を実時間で実施するの
に、多量の広帯域メモリを必要とする。上述した従来の
文献には、多入力高機能メモリ・システムが開示されて
おり、それぞれ独立のメモリ入力には所定メモリ部位に
対する無作意検索を用意してある。
編集技術を用いて複数の発生源からの像データ、例え
ば、教本およびコンピュータ作成グラフィックを含む映
像データおよび静止像データを互いに結合させる上述し
た種類の像処理システムが開示されている。多種伝送媒
体統合は、本来、全動画映像、例えば、多元局間同期、
可変規模可変位置および走査方式変換のための多窓処理
機能、および、高解像度作画、例えば、アルファ・チャ
ネル、ブロック移動、多窓合成を実時間で実施するの
に、多量の広帯域メモリを必要とする。上述した従来の
文献には、多入力高機能メモリ・システムが開示されて
おり、それぞれ独立のメモリ入力には所定メモリ部位に
対する無作意検索を用意してある。
【０００３】上述した従来技術のメモリ・システムでは
画素間インターリーブ方式によるデータ蓄積を行なって
おり、重複窓のパターンを完成させるには、そのパター
ンで決まる重複窓間で遅延させるはずのデータをメモリ
に書込む必要があり、そのためには、メモリ・システム
における各画素位置にキーを割当てている。書込むべき
各画素には、遅延させるはずの窓に対応したキーデータ
を含めてあり、そのキーデータは、そのキーデータに対
応する特定の窓内のメモリ位置の検索に役立つものであ
る。したがって、所定の窓パターンが適切に見えるよう
にするには、メモリ・システムの特定のメモリ位置に、
入来した像データ中の何れの画素を書込むかを決める唯
一の解決手段をキーによるメモリ検索が与えることにな
る。
画素間インターリーブ方式によるデータ蓄積を行なって
おり、重複窓のパターンを完成させるには、そのパター
ンで決まる重複窓間で遅延させるはずのデータをメモリ
に書込む必要があり、そのためには、メモリ・システム
における各画素位置にキーを割当てている。書込むべき
各画素には、遅延させるはずの窓に対応したキーデータ
を含めてあり、そのキーデータは、そのキーデータに対
応する特定の窓内のメモリ位置の検索に役立つものであ
る。したがって、所定の窓パターンが適切に見えるよう
にするには、メモリ・システムの特定のメモリ位置に、
入来した像データ中の何れの画素を書込むかを決める唯
一の解決手段をキーによるメモリ検索が与えることにな
る。
【０００４】
【発明が解決しようとする課題】前述した従来のメモリ
・システムは、16区画のメモリを多数備えており、刻々
の複合像におけるある１行の順次の列からの各画素は、
順次のメモリ区画に順不同に蓄積される。したがって、
各メモリ区画の動作を制御するクロック信号は、メモリ
・システ全体の動作に用いる基本のクロック信号に対し
て係数16だけ低くしてある。
・システムは、16区画のメモリを多数備えており、刻々
の複合像におけるある１行の順次の列からの各画素は、
順次のメモリ区画に順不同に蓄積される。したがって、
各メモリ区画の動作を制御するクロック信号は、メモリ
・システ全体の動作に用いる基本のクロック信号に対し
て係数16だけ低くしてある。
【０００５】上述した従来技術では、画素間インターリ
ーブ方式に対するメモリ群の使用により、メモリ区画当
りのクロック周波数を低減するが、個々の画素について
かかるクロック周波数の低減を行なうには、メモリ区画
選択周期および全メモリ検索周期の両方、すなわち、行
検索および列検索の両方が必要である。したがって、メ
モリ・システム全体の検索帯域幅の大部分がメモリ位置
の検索に費され、さらに、上述した状態でメモリ区画群
中に周期的に配置して、画素群を複合像のスクリーン軸
上に配列するには、ビデオデータの流れの中の個々の画
素をメモリ区画群中のそれぞれ異なるメモリ区画に割当
てるのに複雑な制御器および回転混合回路網を必要とす
る。
ーブ方式に対するメモリ群の使用により、メモリ区画当
りのクロック周波数を低減するが、個々の画素について
かかるクロック周波数の低減を行なうには、メモリ区画
選択周期および全メモリ検索周期の両方、すなわち、行
検索および列検索の両方が必要である。したがって、メ
モリ・システム全体の検索帯域幅の大部分がメモリ位置
の検索に費され、さらに、上述した状態でメモリ区画群
中に周期的に配置して、画素群を複合像のスクリーン軸
上に配列するには、ビデオデータの流れの中の個々の画
素をメモリ区画群中のそれぞれ異なるメモリ区画に割当
てるのに複雑な制御器および回転混合回路網を必要とす
る。
【０００６】
【課題を解決するための手段】したがって、本発明の目
的は、しっかりとして、区画構造を有し、従来周知のシ
ステムより、組立ておよび拡張がかなり簡単で、簡単な
ハードウエアおよび配線を用いた冒頭記載の像処理シス
テムを提供することにある。
的は、しっかりとして、区画構造を有し、従来周知のシ
ステムより、組立ておよび拡張がかなり簡単で、簡単な
ハードウエアおよび配線を用いた冒頭記載の像処理シス
テムを提供することにある。
【０００７】この目的達成のために、本発明において
は、メモリ区画のそれぞれが連続画素群の各部分を蓄積
するように作動するとともに、当該連続画素群の各部分
の連続配置によって複合像の連続画素群からなる各行を
それぞれ作成するように当該システムが動作することを
特徴とする冒頭に述べた種類の像処理システムを提供す
る。
は、メモリ区画のそれぞれが連続画素群の各部分を蓄積
するように作動するとともに、当該連続画素群の各部分
の連続配置によって複合像の連続画素群からなる各行を
それぞれ作成するように当該システムが動作することを
特徴とする冒頭に述べた種類の像処理システムを提供す
る。
【０００８】本発明は、複合像の連続画素群からなる
行、すなわち、ビデオラインをそれぞれ連続画素群から
なる複数の部分に分割することに基づいたものであり、
それぞれの部分をそれぞれメモリ区画によって処理する
ものである。メモリ区画群中の特定の区画は、それぞ
れ、連続画素群からなる特定固有の部分に対応してい
る。したがって、メモリ区画群に蓄積した画素群のメモ
リ番地と複合像中の画素群の位置との間には簡単な関係
が存在している。
行、すなわち、ビデオラインをそれぞれ連続画素群から
なる複数の部分に分割することに基づいたものであり、
それぞれの部分をそれぞれメモリ区画によって処理する
ものである。メモリ区画群中の特定の区画は、それぞ
れ、連続画素群からなる特定固有の部分に対応してい
る。したがって、メモリ区画群に蓄積した画素群のメモ
リ番地と複合像中の画素群の位置との間には簡単な関係
が存在している。
【０００９】特に、ラインの部分化により、メモリ区画
として比較的安価なドラム・メモリを、好ましくはペー
ジ検索方式で用いることで同じ行、すなわち、ビデオ・
ラインの画素群の送給な検索が可能になる。ドラム・メ
モリにおいては、対応する行番地および列番地を設ける
ことによって各メモリ・セルの検索が達成される。検索
過程においては、引続いて復号するために各メモリ番地
をドラム内部の記憶素子に記憶しておくが、行番地と列
番地とが同じ入力線を用いるので、ドラム・メモリでは
どちらの番地であるかを識別し得るように別個の２過程
を必要とする。その過程を、行番地過程（ＲＡＳ）およ
び列番地過程（ＣＡＳ）と呼び、その相対的タイミング
がドラム・メモリの動作を支配する。ページ方式検索を
行なうドラム・メモリでは、行番地を１回適用するだけ
で同じ行における任意の個数のメモリセルを検索するこ
とができ、行番地過程（ＲＡＳ）が有効な間に、適切な
列番地を導入すれば、引続く検索が可能である。したが
って、単一行のメモリ・セル群に関する限り、行番地過
程（ＲＡＳ）を繰返す必要がなくなる。
として比較的安価なドラム・メモリを、好ましくはペー
ジ検索方式で用いることで同じ行、すなわち、ビデオ・
ラインの画素群の送給な検索が可能になる。ドラム・メ
モリにおいては、対応する行番地および列番地を設ける
ことによって各メモリ・セルの検索が達成される。検索
過程においては、引続いて復号するために各メモリ番地
をドラム内部の記憶素子に記憶しておくが、行番地と列
番地とが同じ入力線を用いるので、ドラム・メモリでは
どちらの番地であるかを識別し得るように別個の２過程
を必要とする。その過程を、行番地過程（ＲＡＳ）およ
び列番地過程（ＣＡＳ）と呼び、その相対的タイミング
がドラム・メモリの動作を支配する。ページ方式検索を
行なうドラム・メモリでは、行番地を１回適用するだけ
で同じ行における任意の個数のメモリセルを検索するこ
とができ、行番地過程（ＲＡＳ）が有効な間に、適切な
列番地を導入すれば、引続く検索が可能である。したが
って、単一行のメモリ・セル群に関する限り、行番地過
程（ＲＡＳ）を繰返す必要がなくなる。
【００１０】このようにして、複合像の完全なビデオラ
インば多数のメモリ区画群に分割される。像データの複
数の流れを同一メモリ区画に書込んで使用する場合に、
それらの像データの流れの一つは直接に書込み得るが、
その他の像データの流れは、少なくとも、最初の流れを
対応したメモリ区画に書込んでいる期間中、バッファに
留めておく必要がある。
インば多数のメモリ区画群に分割される。像データの複
数の流れを同一メモリ区画に書込んで使用する場合に、
それらの像データの流れの一つは直接に書込み得るが、
その他の像データの流れは、少なくとも、最初の流れを
対応したメモリ区画に書込んでいる期間中、バッファに
留めておく必要がある。
【００１１】本発明像処理システムは、さらに、像デー
タの流れを受入れる入力手段、像データを検索するため
に入力手段とメモリ区画とを結合させるバス手段、メモ
リ区画の読出しに際して連続画素の各部分を供給するた
めにバス手段に連結した出力手段、および、少なくと
も、入力手段とバス手段との間、もしくは、バス手段と
メモリ区画との間に結合して、像データを入力メモリ区
画に供給するに先立ち、当該像データを蓄積するバッフ
ァ手段を備えることができ、入力手段に多数の入力端を
備えるとともに、バッファ手段に備えた多数のバッファ
を、入力端のそれぞれとバス手段との間、もしくは、メ
モリ区画のそれぞれとバス手段との間に結合させるのが
好適である。かかる手段によりメモリ区画構造は支持さ
れるが、メモリ区画群はそれぞれの動作周期が、時間的
に重複しており、すなわち、特定のメモリ区画が読出さ
れている間、他のメモリ区画は、同時に書込まれ、もし
くは読出されている。本発明像処理システムは、各メモ
リ区画における画素群の各行が複合像における画素群の
行を形成するようにして機能する。その結果として、バ
ッファ・メモリの規模をライン部分に特有の規模まで縮
小することが可能となる。
タの流れを受入れる入力手段、像データを検索するため
に入力手段とメモリ区画とを結合させるバス手段、メモ
リ区画の読出しに際して連続画素の各部分を供給するた
めにバス手段に連結した出力手段、および、少なくと
も、入力手段とバス手段との間、もしくは、バス手段と
メモリ区画との間に結合して、像データを入力メモリ区
画に供給するに先立ち、当該像データを蓄積するバッフ
ァ手段を備えることができ、入力手段に多数の入力端を
備えるとともに、バッファ手段に備えた多数のバッファ
を、入力端のそれぞれとバス手段との間、もしくは、メ
モリ区画のそれぞれとバス手段との間に結合させるのが
好適である。かかる手段によりメモリ区画構造は支持さ
れるが、メモリ区画群はそれぞれの動作周期が、時間的
に重複しており、すなわち、特定のメモリ区画が読出さ
れている間、他のメモリ区画は、同時に書込まれ、もし
くは読出されている。本発明像処理システムは、各メモ
リ区画における画素群の各行が複合像における画素群の
行を形成するようにして機能する。その結果として、バ
ッファ・メモリの規模をライン部分に特有の規模まで縮
小することが可能となる。
【００１２】
【作用】したがって、本発明によれば、従来技術のもの
より簡単であり、広い検索帯域幅を維持したままで、多
重窓のビデオ／グラフィック像編集技術を使用し得るメ
モリ構造が提供される。
より簡単であり、広い検索帯域幅を維持したままで、多
重窓のビデオ／グラフィック像編集技術を使用し得るメ
モリ構造が提供される。
【００１３】
【実施例】以下に図面を参照して実施例につき本発明を
詳細に説明する。システム構造 図１には、合成により窓構造を用いて複合像を形成する
像信号の流れＶ１，Ｖ２およびＶ３を処理するようにし
た本発明の像処理システム100 の構成例を示す。例え
ば、像信号Ｖ１〜Ｖ３は、別個の３放送局（図示せず）
から送信したテレビジョン信号、あるいは、ビデオ信号
記憶装置（図示せず）から供給した２ビデオ信号および
テレビジョン信号である。また、像信号Ｖ１〜Ｖ３は、
ラスタ走査技術に基づいて発生したものであり、すなわ
ち、連続ビデオラインにおける連続画素として供給され
たものとする。さらに、像信号Ｖ１〜Ｖ３は、同時に使
用することができ、実時間で互いに結合して各窓領域に
表示されるものとする。
詳細に説明する。システム構造 図１には、合成により窓構造を用いて複合像を形成する
像信号の流れＶ１，Ｖ２およびＶ３を処理するようにし
た本発明の像処理システム100 の構成例を示す。例え
ば、像信号Ｖ１〜Ｖ３は、別個の３放送局（図示せず）
から送信したテレビジョン信号、あるいは、ビデオ信号
記憶装置（図示せず）から供給した２ビデオ信号および
テレビジョン信号である。また、像信号Ｖ１〜Ｖ３は、
ラスタ走査技術に基づいて発生したものであり、すなわ
ち、連続ビデオラインにおける連続画素として供給され
たものとする。さらに、像信号Ｖ１〜Ｖ３は、同時に使
用することができ、実時間で互いに結合して各窓領域に
表示されるものとする。
【００１４】像処理システム100 は、多重化器もしく
は、多重分解器110, 112および114 をそれぞれ介してデ
ータバス108 に結合したメモリ区画102, 104および106
を備えている。メモリ区画102 〜106 は、それぞれドラ
ム素子を備えている。第１ビデオ源116 はビデオ信号Ｖ
１を供給し、第２ビデオ源118 はビデオ信号Ｖ２を供給
し、第３ビデオ源120 はビデオ信号Ｖ3 供給する。ビデ
オ源116 はＡ／Ｄ変換器122 および入力バッファ124 を
介してバス108 に結合し、ビデオ源118 はＡ／Ｄ変換器
126 および入力バッファ128 を介してバス108 に結合
し、ビデオ源120 はＡ／Ｄ変換器130 および入力バッフ
ァ132 を介してバス108 に結合している。像処理システ
ム100 は、さらに、複合像表示用のモニタ134 を備えて
おり、モニタ134 は多重化器もしくは多重分解器110 〜
114 およびバス108 を介し、さらに、出力バッファ136
およびＤ／Ａ変換器138 を介してメモリ区画102 〜106
からの複合像信号を受入れる。メモリ区画102 〜106 の
読出し時間間隔が隣接しておれば、出力バッファ136 は
無しで済ますことができる。
は、多重分解器110, 112および114 をそれぞれ介してデ
ータバス108 に結合したメモリ区画102, 104および106
を備えている。メモリ区画102 〜106 は、それぞれドラ
ム素子を備えている。第１ビデオ源116 はビデオ信号Ｖ
１を供給し、第２ビデオ源118 はビデオ信号Ｖ２を供給
し、第３ビデオ源120 はビデオ信号Ｖ3 供給する。ビデ
オ源116 はＡ／Ｄ変換器122 および入力バッファ124 を
介してバス108 に結合し、ビデオ源118 はＡ／Ｄ変換器
126 および入力バッファ128 を介してバス108 に結合
し、ビデオ源120 はＡ／Ｄ変換器130 および入力バッフ
ァ132 を介してバス108 に結合している。像処理システ
ム100 は、さらに、複合像表示用のモニタ134 を備えて
おり、モニタ134 は多重化器もしくは多重分解器110 〜
114 およびバス108 を介し、さらに、出力バッファ136
およびＤ／Ａ変換器138 を介してメモリ区画102 〜106
からの複合像信号を受入れる。メモリ区画102 〜106 の
読出し時間間隔が隣接しておれば、出力バッファ136 は
無しで済ますことができる。
【００１５】ビデオ源116 〜120 は、それぞれ、入力バ
ッファ124, 128, 132 を介してバス108 に結合してお
り、確実に、メモリ区画102 〜106 中の同じものに対す
る後続の信号を緩衝し得るようにしている。メモリ区画
102 〜106 は、モニタ134 に表示すべき複合像を作り上
げる水平方向に隣接した３部分の信号をそれぞれ処理す
る。複合像の画素群の各行は、メモリ区画102 〜106 に
よってそれぞれ処理するライン部分の連鎖である。かか
る解決策は、関連したドラム・メモリにおける行（負）
スイッチの個数を最小にすることにより平均検索周期率
を最大にし得るようにするに十分な時間長のタイムスロ
ット群により処理すべきメモリ検索をすべて必要とする
が、かかる処理手順を図２乃至図７を参照して説明す
る。
ッファ124, 128, 132 を介してバス108 に結合してお
り、確実に、メモリ区画102 〜106 中の同じものに対す
る後続の信号を緩衝し得るようにしている。メモリ区画
102 〜106 は、モニタ134 に表示すべき複合像を作り上
げる水平方向に隣接した３部分の信号をそれぞれ処理す
る。複合像の画素群の各行は、メモリ区画102 〜106 に
よってそれぞれ処理するライン部分の連鎖である。かか
る解決策は、関連したドラム・メモリにおける行（負）
スイッチの個数を最小にすることにより平均検索周期率
を最大にし得るようにするに十分な時間長のタイムスロ
ット群により処理すべきメモリ検索をすべて必要とする
が、かかる処理手順を図２乃至図７を参照して説明す
る。
【００１６】メモリ区画102 〜106 、多重化器もしくは
多重分解器110 〜114 および入力バッファ124, 128, 13
2 は、それぞれ、例えば個々の制御器（図示せず）によ
って制御する。かかる制御器は、したがって、項目表、
次期項目論理回路および番地計算ユニットを備えてい
る。特定の項目表は、複合像中に表示すべき特定の窓の
概要に関する情報、および、他の窓群との水平方向およ
び垂直方向の重なりに関する情報を以下に述べるように
して蓄積している。かかる項目表の規模は、複合像中に
表示する窓群の個数、窓群の形状および使用するメモリ
区画の個数に依存している。次期項目回路および番地計
算ユニットは、比較器、加算器および減算器のような簡
単な論理回路によって実現することができる。
多重分解器110 〜114 および入力バッファ124, 128, 13
2 は、それぞれ、例えば個々の制御器（図示せず）によ
って制御する。かかる制御器は、したがって、項目表、
次期項目論理回路および番地計算ユニットを備えてい
る。特定の項目表は、複合像中に表示すべき特定の窓の
概要に関する情報、および、他の窓群との水平方向およ
び垂直方向の重なりに関する情報を以下に述べるように
して蓄積している。かかる項目表の規模は、複合像中に
表示する窓群の個数、窓群の形状および使用するメモリ
区画の個数に依存している。次期項目回路および番地計
算ユニットは、比較器、加算器および減算器のような簡
単な論理回路によって実現することができる。
【００１７】おな、多重化器もしくは多重分解器110 〜
114 は、メモリ区画102 〜106 とバス108 との間の替わ
りに、一方の入力バッファ124, 128, 132 と他方のバス
108との間に配置しておくことも可能である。
114 は、メモリ区画102 〜106 とバス108 との間の替わ
りに、一方の入力バッファ124, 128, 132 と他方のバス
108との間に配置しておくことも可能である。
【００１８】処理手順 図２乃至図７を参照して像編集およびメモリ区画102 〜
106 に対する検索要求の処理手順を説明する。複合像20
0 は、３個の窓202, 204, 206 を含み、各窓はビデオ源
116 〜120 からそれぞれ派生した像をそれぞれ収容する
ものとする。さらに、複合像200 に対応する画素配列
は、この例では、３部分の画面208, 210,212を構成し、
それぞれ、メモリ区画102, 104, 106 によって処理され
るものとする。説明の便宜上、さらに、ビデオ源116 〜
120 は、均一なビデオ構成のビデオ情報を供給するもの
とする。
106 に対する検索要求の処理手順を説明する。複合像20
0 は、３個の窓202, 204, 206 を含み、各窓はビデオ源
116 〜120 からそれぞれ派生した像をそれぞれ収容する
ものとする。さらに、複合像200 に対応する画素配列
は、この例では、３部分の画面208, 210,212を構成し、
それぞれ、メモリ区画102, 104, 106 によって処理され
るものとする。説明の便宜上、さらに、ビデオ源116 〜
120 は、均一なビデオ構成のビデオ情報を供給するもの
とする。
【００１９】図２には、複合像200 中の窓の幾何学的構
成配置を示す。窓の境界は、すべて、互いに交叉してお
り、部分画面208 〜212 の一つだけの領域内で窓202 〜
206の一つだけの一部分を含む矩形領域が算定されてい
る。かかる矩形領域の相対的位置は、以下に説明するよ
うに、メモリ区画群中のスイッチングに関連した瞬時を
示すことになる。図３には、幾つかのかかる領域、例え
ば領域302, 304, 306および308 を示してある。
成配置を示す。窓の境界は、すべて、互いに交叉してお
り、部分画面208 〜212 の一つだけの領域内で窓202 〜
206の一つだけの一部分を含む矩形領域が算定されてい
る。かかる矩形領域の相対的位置は、以下に説明するよ
うに、メモリ区画群中のスイッチングに関連した瞬時を
示すことになる。図３には、幾つかのかかる領域、例え
ば領域302, 304, 306および308 を示してある。
【００２０】図４には、複合像における窓202 〜206 の
可視部に対する情報が入力バッファ124 〜132 に入って
いる時間枠を示す。水平方向の時間Ｘは、左から右に進
み、ビデオ源116 〜120 から供給する均一様式の像群中
の単一のビデオ・ラインに関連しており、そのビデオ・
ラインの開始以後に経過したクロック周期の数を示して
いる。一方、垂直方向の時間Ｙは、上から下に進み、単
一像面の開始以後に経過したビデオ・ラインの数を示し
ており、また、ビデオ源116 〜120 から供給する均一様
式のビデオ情報に関連している。このように、図４にお
ける時間関係は、ライン軸および画像軸によって表わさ
れる。図４における窓402, 404および406 は、それぞ
れ、図２における窓202, 204および206 中の複合像200
によって表わされるべき情報に対応しているが、入力バ
ッファ124 〜132 の入口において表わされる他の窓との
時間関係によって表わしてある。なお、入力バッファの
入口における窓402 〜406 の時間的重複に注目された
い。図５には、図３による矩形群への分割を示すが、今
度は図４による時間的相互関係によって表わしてある。
可視部に対する情報が入力バッファ124 〜132 に入って
いる時間枠を示す。水平方向の時間Ｘは、左から右に進
み、ビデオ源116 〜120 から供給する均一様式の像群中
の単一のビデオ・ラインに関連しており、そのビデオ・
ラインの開始以後に経過したクロック周期の数を示して
いる。一方、垂直方向の時間Ｙは、上から下に進み、単
一像面の開始以後に経過したビデオ・ラインの数を示し
ており、また、ビデオ源116 〜120 から供給する均一様
式のビデオ情報に関連している。このように、図４にお
ける時間関係は、ライン軸および画像軸によって表わさ
れる。図４における窓402, 404および406 は、それぞ
れ、図２における窓202, 204および206 中の複合像200
によって表わされるべき情報に対応しているが、入力バ
ッファ124 〜132 の入口において表わされる他の窓との
時間関係によって表わしてある。なお、入力バッファの
入口における窓402 〜406 の時間的重複に注目された
い。図５には、図３による矩形群への分割を示すが、今
度は図４による時間的相互関係によって表わしてある。
【００２１】図５に示す矩形群は、画像部分208 〜212
における同一部分に書込まれるべき矩形群相互間に重複
が残らないようにして、換言すれば、メモリ区画102 〜
106中の単一区画に対する時間的に重複した検索要求の
結果として検索の衝突が生じないようにして、水平方
向、すなわち、時間X に対応する方向にずらしてある。
図6 には、このようにずらした矩形群を示す。かかるず
らしは、図示の方向にだけ許されるので、かかるずらし
を行なう入力バッファ124, 128および132 は、数個の画
素群から完全なビデオ・ラインまでの間の蓄積容量を有
している。垂直方向のずらしは、入力バッファ124, 128
および132 が数本のビデオ・ラインから完全な画面まで
の蓄積容量を有することを必要とする。
における同一部分に書込まれるべき矩形群相互間に重複
が残らないようにして、換言すれば、メモリ区画102 〜
106中の単一区画に対する時間的に重複した検索要求の
結果として検索の衝突が生じないようにして、水平方
向、すなわち、時間X に対応する方向にずらしてある。
図6 には、このようにずらした矩形群を示す。かかるず
らしは、図示の方向にだけ許されるので、かかるずらし
を行なう入力バッファ124, 128および132 は、数個の画
素群から完全なビデオ・ラインまでの間の蓄積容量を有
している。垂直方向のずらしは、入力バッファ124, 128
および132 が数本のビデオ・ラインから完全な画面まで
の蓄積容量を有することを必要とする。
【００２２】矩形領域308 に対するように、ライン消去
期間を超えて伸びるずらしは、次のライン期間に折返さ
れる。これを図７に示す。入出力共通のビデオ信号の数
は、重複を避け得なくなるまでは増大し得る。消去期間
が十分に長く、あるいは、部分画面もしくはメモリ区画
の数が十分に大きければ、メモリ区画１０２〜１０６に
対する読出しもしくは書込み可能である。少しでも自由
な時間があれば、グラフィック処理器（図示せず）がモ
ニタ134 の表示メモリ（図示せず）を更新することがで
きる。なお、本発明像処理システムにおける処理手段に
より、バス108の使用が減少するとともに、グラフィッ
ク処理器が例えばメモリ区画102 〜106、あるいは、モ
ニタ134 の表示メモリを検索する自由な時間が増大する
ことになる。
期間を超えて伸びるずらしは、次のライン期間に折返さ
れる。これを図７に示す。入出力共通のビデオ信号の数
は、重複を避け得なくなるまでは増大し得る。消去期間
が十分に長く、あるいは、部分画面もしくはメモリ区画
の数が十分に大きければ、メモリ区画１０２〜１０６に
対する読出しもしくは書込み可能である。少しでも自由
な時間があれば、グラフィック処理器（図示せず）がモ
ニタ134 の表示メモリ（図示せず）を更新することがで
きる。なお、本発明像処理システムにおける処理手段に
より、バス108の使用が減少するとともに、グラフィッ
ク処理器が例えばメモリ区画102 〜106、あるいは、モ
ニタ134 の表示メモリを検索する自由な時間が増大する
ことになる。
【００２３】図８は、単に、図６および図７の理解を容
易にするための標識を示したものである。読出し要求は
ビデオ信号のラスタ走査方式でメモリ区画102 〜106 を
読出すようにして処理することができるから、出力バッ
ファは省略することができる。このようにして行なう時
間の折返しは、ドラム・メモリ102 〜106 の制御器、入
力バッファ124, 128, 132 およびバス108 に基づいて容
易に水平および垂直の事項に変換することができる。な
お、かかる水平および垂直の事項は、複合像200 におい
て窓202 〜206 のうちの特定の窓に対応するビデオ・ラ
インの一部は連続した画素群からなるのであるから、２
次元ランレングス・コード、すなわち、画素群およびラ
イン群に変換することができる。
易にするための標識を示したものである。読出し要求は
ビデオ信号のラスタ走査方式でメモリ区画102 〜106 を
読出すようにして処理することができるから、出力バッ
ファは省略することができる。このようにして行なう時
間の折返しは、ドラム・メモリ102 〜106 の制御器、入
力バッファ124, 128, 132 およびバス108 に基づいて容
易に水平および垂直の事項に変換することができる。な
お、かかる水平および垂直の事項は、複合像200 におい
て窓202 〜206 のうちの特定の窓に対応するビデオ・ラ
インの一部は連続した画素群からなるのであるから、２
次元ランレングス・コード、すなわち、画素群およびラ
イン群に変換することができる。
【００２４】像処理システム100 にはＭ個のメモリ区画
202, 204, 206,----- を備えてあるものとし、さらに、
各メモリ区画は、効率よく共存するｆ個のビデオ・デー
タを収容するのに十分な高速のドラム・メモリであると
する。現在利用可能のページ方式ドラムメモリに対して
は、ｆが単一、すなわち、ｆ＝１である。同期式ドラム
のような特殊な型に対してはｆは３もしくは４、すなわ
ち、ｆ＝３もしくはｆ＝４である。したがって、Ｍ個の
メモリ区画は、ｆＭ個の出力ビデオ・データを処理し得
ることになる。複合像200 がＮ個の入力信号Ｖ１，Ｖ
２，Ｖ３----をＮ個の窓に収容するものとすると、Ｎ＋
１個の入出力チャネルが必要となる。さて、ｆＭとＮ＋
１とを等しくすることは、Ｍ個のメモリ区画がＮ＝ｆｍ
−１チャネルを処理し得ることを意味する。しかしなが
ら、ライン消去期間をメモリ区画の検索に用い得るので
あるから、入力信号の個数ＮはｆＭ−１より大きくする
ことができ、例えば、上述した例におけるようにＮ＝ｆ
Ｍとすることができる。規模を縮小した像群を処理する
場合には、余分の帯域幅をさらに多数の窓群を取扱うの
に利用し得るようにもなる。
202, 204, 206,----- を備えてあるものとし、さらに、
各メモリ区画は、効率よく共存するｆ個のビデオ・デー
タを収容するのに十分な高速のドラム・メモリであると
する。現在利用可能のページ方式ドラムメモリに対して
は、ｆが単一、すなわち、ｆ＝１である。同期式ドラム
のような特殊な型に対してはｆは３もしくは４、すなわ
ち、ｆ＝３もしくはｆ＝４である。したがって、Ｍ個の
メモリ区画は、ｆＭ個の出力ビデオ・データを処理し得
ることになる。複合像200 がＮ個の入力信号Ｖ１，Ｖ
２，Ｖ３----をＮ個の窓に収容するものとすると、Ｎ＋
１個の入出力チャネルが必要となる。さて、ｆＭとＮ＋
１とを等しくすることは、Ｍ個のメモリ区画がＮ＝ｆｍ
−１チャネルを処理し得ることを意味する。しかしなが
ら、ライン消去期間をメモリ区画の検索に用い得るので
あるから、入力信号の個数ＮはｆＭ−１より大きくする
ことができ、例えば、上述した例におけるようにＮ＝ｆ
Ｍとすることができる。規模を縮小した像群を処理する
場合には、余分の帯域幅をさらに多数の窓群を取扱うの
に利用し得るようにもなる。
【００２５】入力バッファ Ｎ個の像信号すなわちビデオ信号Ｖ１〜Ｖ３からなる、
複合像200 中の画素数Ｌの完全なビデオ・ラインを、上
述したように、Ｍ個のメモリ区画に分割する。上述の例
では、Ｎは３に等しく、Ｍも３に等しい。複数個の像デ
ータを同時に利用して同一メモリ区画に書込むものとす
ると、それらの像データのうちの一つは直接に書込むこ
とができるが、残余の像データは、少なくとも、最初に
像データを対応した画像部分に書込むのに要する期間中
は緩衝する必要がある。これを、図２に示したように、
窓202 および204 の部分を同時に表示する画像部分208
、並びに、窓202, 204および206 の部分を同時に表示
する画像部分210 に適用すると、付加的な蓄積容量が必
要となり、その余分の蓄積容量を入力バッファ124, 128
および132 によって用意することになる。
複合像200 中の画素数Ｌの完全なビデオ・ラインを、上
述したように、Ｍ個のメモリ区画に分割する。上述の例
では、Ｎは３に等しく、Ｍも３に等しい。複数個の像デ
ータを同時に利用して同一メモリ区画に書込むものとす
ると、それらの像データのうちの一つは直接に書込むこ
とができるが、残余の像データは、少なくとも、最初に
像データを対応した画像部分に書込むのに要する期間中
は緩衝する必要がある。これを、図２に示したように、
窓202 および204 の部分を同時に表示する画像部分208
、並びに、窓202, 204および206 の部分を同時に表示
する画像部分210 に適用すると、付加的な蓄積容量が必
要となり、その余分の蓄積容量を入力バッファ124, 128
および132 によって用意することになる。
【００２６】検索が要求されていないメモリ区画は、原
理的には仮のバッファとして使用し得るが、メモリの処
理および検索動作がかなり複雑になる。さらに、ドラム
・メモリ区画の仮のバッファとしての使用は、直接に検
索し得る別個のバッファに比べて余分なアドレス動作が
必要となるので、ドラムメモタ区画の仮のバッファとし
ての使用は容易ではない。その結果、別個の入力バッフ
ァを使用することになる。
理的には仮のバッファとして使用し得るが、メモリの処
理および検索動作がかなり複雑になる。さらに、ドラム
・メモリ区画の仮のバッファとしての使用は、直接に検
索し得る別個のバッファに比べて余分なアドレス動作が
必要となるので、ドラムメモタ区画の仮のバッファとし
ての使用は容易ではない。その結果、別個の入力バッフ
ァを使用することになる。
【００２７】入力バッファ124, 128および132 は、ビデ
オ源116, 118および120 からのデータを、複合像中の各
ビデオ・ラインにおける最初の画素（ｔ＝ｏ）からメモ
リ区画102 〜106 のうちの対応した区画もしくは画像部
分208 〜212 のうちの対応した部分が使用可能となるま
で蓄積する。付加的なバッファメモリ容量は、対応した
ドラムメモリ区画に対する新たな行番地を設定するのに
必要な期間中、ビデオデータを蓄積する必要がある。行
番地の設定に要するクロック周期の数をＲとすると、ビ
デオラインの始点からＲクロック周期の期間に、最初の
画像部分208 に対する行番地がビデオラインの１／Ｍの
部分の読出し用に設定されるとともに、新たなビデオデ
ータが入力バッファ124, 128および132 に書込まれる。
オ源116, 118および120 からのデータを、複合像中の各
ビデオ・ラインにおける最初の画素（ｔ＝ｏ）からメモ
リ区画102 〜106 のうちの対応した区画もしくは画像部
分208 〜212 のうちの対応した部分が使用可能となるま
で蓄積する。付加的なバッファメモリ容量は、対応した
ドラムメモリ区画に対する新たな行番地を設定するのに
必要な期間中、ビデオデータを蓄積する必要がある。行
番地の設定に要するクロック周期の数をＲとすると、ビ
デオラインの始点からＲクロック周期の期間に、最初の
画像部分208 に対する行番地がビデオラインの１／Ｍの
部分の読出し用に設定されるとともに、新たなビデオデ
ータが入力バッファ124, 128および132 に書込まれる。
【００２８】複合像200 のライン当りのクロック周期数
もしくは画素数をＬとすると、最初の画像部分208 の書
込みに対する行番地の設定は、Ｒ＋L/M クロック周期の
後に行なわれる。したがって、入力バッファ124 に蓄積
されたビデオラインの最初の１／Ｍの部分の画像部分20
8 への書込み、そのビデオラインの始端から２Ｒ＋Ｌ／
Ｍクロック周期に始まり、２Ｒ＋２Ｌ／Ｍクロック周期
の始端で終る。最初の入力バッファ124 の画像部分208
への書込みが終了した後で、付加的な行番地の設定が終
った後の３Ｒ＋２Ｌ／Ｍクロック周期に、２番目の入力
バッファ128 の蓄積内容が画像部分208 に一挙に移され
る。
もしくは画素数をＬとすると、最初の画像部分208 の書
込みに対する行番地の設定は、Ｒ＋L/M クロック周期の
後に行なわれる。したがって、入力バッファ124 に蓄積
されたビデオラインの最初の１／Ｍの部分の画像部分20
8 への書込み、そのビデオラインの始端から２Ｒ＋Ｌ／
Ｍクロック周期に始まり、２Ｒ＋２Ｌ／Ｍクロック周期
の始端で終る。最初の入力バッファ124 の画像部分208
への書込みが終了した後で、付加的な行番地の設定が終
った後の３Ｒ＋２Ｌ／Ｍクロック周期に、２番目の入力
バッファ128 の蓄積内容が画像部分208 に一挙に移され
る。
【００２９】一般に、入力バッファ124, 128および132
は、それぞれ、（２Ｒ＋Ｌ／Ｍ）−（２Ｒ＋２Ｌ／
Ｍ），（３Ｒ＋２Ｌ／Ｍ）−（３Ｒ＋３Ｌ／Ｍ）および
（４Ｒ＋３Ｌ／Ｍ）−（４Ｒ＋４Ｌ／Ｍ）の期間に、蓄
積データを最初の画像部分208 に移すことができる。
は、それぞれ、（２Ｒ＋Ｌ／Ｍ）−（２Ｒ＋２Ｌ／
Ｍ），（３Ｒ＋２Ｌ／Ｍ）−（３Ｒ＋３Ｌ／Ｍ）および
（４Ｒ＋３Ｌ／Ｍ）−（４Ｒ＋４Ｌ／Ｍ）の期間に、蓄
積データを最初の画像部分208 に移すことができる。
【００３０】２番目の画像部分210 の読出しはＲ＋Ｌ／
Ｍクロック周期に開始され、したがって、入力バッファ
124 からのデータの流出は２Ｌ＋２Ｌ／Ｍクロック周期
に開始される。一般に、入力バッファ124, 128および13
2 は、それぞれ、（２Ｒ＋２Ｌ／Ｍ）−（３Ｒ＋２Ｌ／
Ｍ），（３Ｒ＋３Ｌ／Ｍ）−（３Ｒ＋４Ｌ／Ｍ）および
（４Ｒ−４Ｌ／Ｍ）−（４Ｒ＋５Ｌ／Ｍ）の期間に、蓄
積データを２番目の画像部分210 に移すことができる。
Ｍクロック周期に開始され、したがって、入力バッファ
124 からのデータの流出は２Ｌ＋２Ｌ／Ｍクロック周期
に開始される。一般に、入力バッファ124, 128および13
2 は、それぞれ、（２Ｒ＋２Ｌ／Ｍ）−（３Ｒ＋２Ｌ／
Ｍ），（３Ｒ＋３Ｌ／Ｍ）−（３Ｒ＋４Ｌ／Ｍ）および
（４Ｒ−４Ｌ／Ｍ）−（４Ｒ＋５Ｌ／Ｍ）の期間に、蓄
積データを２番目の画像部分210 に移すことができる。
【００３１】結論として、ｊ＝１，２，---,Ｍとして画
像部分Ｓj につき、データの読出しは、Ｒ＋（ｊ−１）
Ｌ／Ｍクロック周期に開始されて、Ｒ＋ｊＬ／Ｍクロッ
ク周期に終る。ｉ＝１，２，---,Ｎとして入力バッファ
Ｂi の画像部分Ｓj へのデータ流出は、（ｉ＋１）Ｒ＋
（ｉ＋ｊ−１）Ｌ／Ｍクロック周期に開始されて、（ｉ
＋１）Ｒ＋（ｉ＋ｊ）Ｌ／Ｍクロック周期に終る。な
お、これは、数多くの可能な処理手順のうちの一つであ
る。
像部分Ｓj につき、データの読出しは、Ｒ＋（ｊ−１）
Ｌ／Ｍクロック周期に開始されて、Ｒ＋ｊＬ／Ｍクロッ
ク周期に終る。ｉ＝１，２，---,Ｎとして入力バッファ
Ｂi の画像部分Ｓj へのデータ流出は、（ｉ＋１）Ｒ＋
（ｉ＋ｊ−１）Ｌ／Ｍクロック周期に開始されて、（ｉ
＋１）Ｒ＋（ｉ＋ｊ）Ｌ／Ｍクロック周期に終る。な
お、これは、数多くの可能な処理手順のうちの一つであ
る。
【００３２】図９は、最悪の場合における上述した関係
を説明するために、画像部分208 〜212 あるいはメモリ
区画102 〜106 、および、入力バッファ124, 128, 132
のそれぞれについて各種の事項を処理するのに必要な時
間間隔を示したものである。図９から明らかなように、
バッファ・メモリ容量の機能的分布は、例えば、入力バ
ッファ124 が３Ｒ＋２Ｌ／Ｍクロック周期に対応したデ
ータ量のバッファメモリ容量を有し、入力バッファ128
が３Ｒ＋２Ｌ／Ｍクロック周期に対応したバッフメモリ
容量を有し、さらに、入力バッファ132 が４Ｒ＋３／Ｍ
クロック周期に対応したバッファメモリ容量を有する場
合に、得ることができる。
を説明するために、画像部分208 〜212 あるいはメモリ
区画102 〜106 、および、入力バッファ124, 128, 132
のそれぞれについて各種の事項を処理するのに必要な時
間間隔を示したものである。図９から明らかなように、
バッファ・メモリ容量の機能的分布は、例えば、入力バ
ッファ124 が３Ｒ＋２Ｌ／Ｍクロック周期に対応したデ
ータ量のバッファメモリ容量を有し、入力バッファ128
が３Ｒ＋２Ｌ／Ｍクロック周期に対応したバッフメモリ
容量を有し、さらに、入力バッファ132 が４Ｒ＋３／Ｍ
クロック周期に対応したバッファメモリ容量を有する場
合に、得ることができる。
【００３３】重複符号化 上述したように、ランレングス符号化は、多数の像信号
中の特定の信号にそれぞれ関連した多重重複窓群におけ
る重なりの符号化に用いるのが好適であり、特定の窓の
境界の座標およびその特定の窓の境界内に収まるビデオ
ライン当りの画素数を蓄積する。この種の符号化は、ラ
ンレングス・バッファからの重複データの順次の再生が
可能となるので、ラスタ走査方式のビデオ・データに特
に適している。ランレングス符号化は、本来、重複符号
蓄積に必要なメモリ容量は低減させるが、制御の複雑さ
を増大させるものである。
中の特定の信号にそれぞれ関連した多重重複窓群におけ
る重なりの符号化に用いるのが好適であり、特定の窓の
境界の座標およびその特定の窓の境界内に収まるビデオ
ライン当りの画素数を蓄積する。この種の符号化は、ラ
ンレングス・バッファからの重複データの順次の再生が
可能となるので、ラスタ走査方式のビデオ・データに特
に適している。ランレングス符号化は、本来、重複符号
蓄積に必要なメモリ容量は低減させるが、制御の複雑さ
を増大させるものである。
【００３４】一次元ランレングス符号化の場合には、複
合像の各ライン毎にランレングスの異なった組合わせを
作成し、二次元ランレングス符号化の場合には、複合像
における水平方向および垂直方向の両方についてランレ
ングスを作定し、その結果として、特定の垂直方向画面
期間の範囲内で有効な水平方向ランレングスのリストを
作成するが、この手法は、以下に述べるように、矩形窓
に特に適している。
合像の各ライン毎にランレングスの異なった組合わせを
作成し、二次元ランレングス符号化の場合には、複合像
における水平方向および垂直方向の両方についてランレ
ングスを作定し、その結果として、特定の垂直方向画面
期間の範囲内で有効な水平方向ランレングスのリストを
作成するが、この手法は、以下に述べるように、矩形窓
に特に適している。
【００３５】この種の符号化に伴う不利な点は、制御器
のピーク特性と平均特性との間の比較的大きい相違に存
し、一方では、事件が引き続いて生じた場合に、急速な
制御の発生が必要となり、他方では、事件が生じない場
合に、制御器は休息を許される。この不利な点を幾分で
も和らげるために、制御の流れにおける特性のピークを
緩和する小さい制御指令の隠し場すなわちバッファを用
いることにより、二次元ランレングス符号化に対する処
理要求を低減させる。本発明による制御器は、ランレン
グス符号化した項目表、制御信号供給用制御信号発生
器、および、項目表から見付けた機能的に連続したラン
レングス符号群を蓄積するために項目表の出力端と制御
信号発生器の入力端との間に隠し場メモリを設けたもの
である。最小限規模のバッファメモリが、制御状態（重
複）発生器が平均速度で動作し得るように、少数の指令
を蓄積するのと同時に、そのバッファメモリは、必要に
応じ、低レベル高速度の制御信号発生器が特性のピーク
を処理し得るようにする。低速で複雑な重複制御状態の
評価と高速度制御信号の発生との間には、以下に説明す
るように、明白な相違が存する。
のピーク特性と平均特性との間の比較的大きい相違に存
し、一方では、事件が引き続いて生じた場合に、急速な
制御の発生が必要となり、他方では、事件が生じない場
合に、制御器は休息を許される。この不利な点を幾分で
も和らげるために、制御の流れにおける特性のピークを
緩和する小さい制御指令の隠し場すなわちバッファを用
いることにより、二次元ランレングス符号化に対する処
理要求を低減させる。本発明による制御器は、ランレン
グス符号化した項目表、制御信号供給用制御信号発生
器、および、項目表から見付けた機能的に連続したラン
レングス符号群を蓄積するために項目表の出力端と制御
信号発生器の入力端との間に隠し場メモリを設けたもの
である。最小限規模のバッファメモリが、制御状態（重
複）発生器が平均速度で動作し得るように、少数の指令
を蓄積するのと同時に、そのバッファメモリは、必要に
応じ、低レベル高速度の制御信号発生器が特性のピーク
を処理し得るようにする。低速で複雑な重複制御状態の
評価と高速度制御信号の発生との間には、以下に説明す
るように、明白な相違が存する。
【００３６】図10は、ランレングス符号化に基づいた制
御器1000の構成例を示したものであり、制御器1000は、
２次元ランレングス符号化した事項、例えば、窓の可視
部分の境界および連続した窓相互間の画素数もしくはラ
イン数の表を備えたランレングス／事項バッファ1002を
備えている。全動画ビデオ信号のラスタ走査様式におい
ては、画素群は、モニタ134 の表示メモリにおける次期
番地位置毎に、表示面の左から右へ連続して書込まれ、
画素群からなるラインは表示面の上から下へ順次に引続
く。符号化は、例えば、つぎのようにして完成される。
御器1000の構成例を示したものであり、制御器1000は、
２次元ランレングス符号化した事項、例えば、窓の可視
部分の境界および連続した窓相互間の画素数もしくはラ
イン数の表を備えたランレングス／事項バッファ1002を
備えている。全動画ビデオ信号のラスタ走査様式におい
ては、画素群は、モニタ134 の表示メモリにおける次期
番地位置毎に、表示面の左から右へ連続して書込まれ、
画素群からなるラインは表示面の上から下へ順次に引続
く。符号化は、例えば、つぎのようにして完成される。
【００３７】特定の矩形窓の可視部分の水平境界と一致
し、ラスタ走査で最初に出会うラインの番号Ｙb を、左
端の画素から始まって特定の窓には属しないように規定
した連続画素群の番号＃Ｗo とともに、表に示す。特定
の窓の可視領域内の各ラインＹj を、そのラインＹj の
可視部分を、書込むべき期間と書込まざるべき期間との
連続交互の画素期間に、重複を考慮しながら分割するこ
とによって符号化する。例えば、かかる分割の結果は、
書込むべき最初の連続画素群の番号＃Ｗ1 、書込まざる
べき次の連続画素群の番号＃Ｗ2 、書込むべき次の連続
画素群（存在すれば）の番号＃Ｗ3 、書込まざるべき次
の連続画素群（存在すれば）の番号＃Ｗ 4 等々となる。
特定の窓もしくはそ窓の対応部分の水平境界と一致し、
ラスタ走査において最後に出会う最後のラインＹt も、
同様にバッファ1002の表に書込まれる。
し、ラスタ走査で最初に出会うラインの番号Ｙb を、左
端の画素から始まって特定の窓には属しないように規定
した連続画素群の番号＃Ｗo とともに、表に示す。特定
の窓の可視領域内の各ラインＹj を、そのラインＹj の
可視部分を、書込むべき期間と書込まざるべき期間との
連続交互の画素期間に、重複を考慮しながら分割するこ
とによって符号化する。例えば、かかる分割の結果は、
書込むべき最初の連続画素群の番号＃Ｗ1 、書込まざる
べき次の連続画素群の番号＃Ｗ2 、書込むべき次の連続
画素群（存在すれば）の番号＃Ｗ3 、書込まざるべき次
の連続画素群（存在すれば）の番号＃Ｗ 4 等々となる。
特定の窓もしくはそ窓の対応部分の水平境界と一致し、
ラスタ走査において最後に出会う最後のラインＹt も、
同様にバッファ1002の表に書込まれる。
【００３８】バッファ1002は、これらの項目の符号群を
低レベル・高速度制御発生器1004に供給して、さらに、
適切な制御信号、例えば入力バッファ124, 128もしくは
132を支配する読出し、書込み、禁止等の指令もしくは
番地群およびメモリ区画102〜106 を制御する指令、も
しくは、出力端1006を介したバス108 の制御のためのバ
ス検索制御指令等を発生させる。ランレングス計数器10
08は画素群の番号のトラックを次の項目が生ずるまでそ
のまま進行させ、計数器1008が零ランレングスに達する
と、発生器1004および計数器1008は、バッファ1002によ
って新たな符号および新たなランレングスを負荷しなけ
ればならない。
低レベル・高速度制御発生器1004に供給して、さらに、
適切な制御信号、例えば入力バッファ124, 128もしくは
132を支配する読出し、書込み、禁止等の指令もしくは
番地群およびメモリ区画102〜106 を制御する指令、も
しくは、出力端1006を介したバス108 の制御のためのバ
ス検索制御指令等を発生させる。ランレングス計数器10
08は画素群の番号のトラックを次の項目が生ずるまでそ
のまま進行させ、計数器1008が零ランレングスに達する
と、発生器1004および計数器1008は、バッファ1002によ
って新たな符号および新たなランレングスを負荷しなけ
ればならない。
【００３９】全動画ビデオ信号のラスタ走査様式によれ
ば、画素群は、モニタ134 の表示メモリにおける次期番
地位置毎に表示面の左から右へ連続して書き込まれ、ラ
イン群は表示面の上から下へ順次に連続している。制御
状態評価器1010は入力端1012を介して表示メモリ中の現
在の画素およびラインのトラックを保持しており、入力
端1012は表示メモリにおける現在位置の画素番地「Ｘ」
およびライン番地「Ｙ」を受け入れる。現在のＹ値が特
定の窓の可視部分の最初の水平境界Ｙｂに達していない
限り、何の動作も発動されず、書込み指令もしくは読出
し指令は発生器1004から発生しない。現在のＹ値がＹｂ
に達すると、上述のように特定した関連のある書込み番
号＃Ｗおよび非書込み番号＃ＮＷがバッファ1002の表か
ら取り出されて発生器1004および計数器1008に供給され
る。このことは、すべてのＹ値について、可視矩形窓の
最後の水平境界境界Ｙｔに到達するまで繰り返される。
かかる理由により、入力端1012における現在のＹ値は、
バッファ1002の表中に蓄積されたＹｔ値と比較されるべ
きである。現在のＹ値がＹｔに到達すると、連続ライン
群からなる特定の窓の可視部分の処理は終結する。多数
のＹｂ値およびＹｔ値を同じ特定の窓に蓄積しておき、
その特定の窓が重複する他の窓を超えて垂直方向に伸び
るのを示すことができる。したがって、評価器1010は、
対応する新たな重複／制御状態を活性化して発生器1004
に伝送する。
ば、画素群は、モニタ134 の表示メモリにおける次期番
地位置毎に表示面の左から右へ連続して書き込まれ、ラ
イン群は表示面の上から下へ順次に連続している。制御
状態評価器1010は入力端1012を介して表示メモリ中の現
在の画素およびラインのトラックを保持しており、入力
端1012は表示メモリにおける現在位置の画素番地「Ｘ」
およびライン番地「Ｙ」を受け入れる。現在のＹ値が特
定の窓の可視部分の最初の水平境界Ｙｂに達していない
限り、何の動作も発動されず、書込み指令もしくは読出
し指令は発生器1004から発生しない。現在のＹ値がＹｂ
に達すると、上述のように特定した関連のある書込み番
号＃Ｗおよび非書込み番号＃ＮＷがバッファ1002の表か
ら取り出されて発生器1004および計数器1008に供給され
る。このことは、すべてのＹ値について、可視矩形窓の
最後の水平境界境界Ｙｔに到達するまで繰り返される。
かかる理由により、入力端1012における現在のＹ値は、
バッファ1002の表中に蓄積されたＹｔ値と比較されるべ
きである。現在のＹ値がＹｔに到達すると、連続ライン
群からなる特定の窓の可視部分の処理は終結する。多数
のＹｂ値およびＹｔ値を同じ特定の窓に蓄積しておき、
その特定の窓が重複する他の窓を超えて垂直方向に伸び
るのを示すことができる。したがって、評価器1010は、
対応する新たな重複／制御状態を活性化して発生器1004
に伝送する。
【００４０】制御状態は、複数の窓が互いに重複し、左
右の境界が近接していれば、極めて迅速に変化し得る。
かかる理由により、小さい隠し場のバッファをバッファ
1002と発生器1004との間に結合させる。隠し場の規模
は、窓に最小幅を選ぶことによって最小にすることがで
きる。窓の最小寸法は、窓の間隙の両端縁間に画素数で
表わして大きい距離が存在するように、すなわち、他の
窓との重なりにより窓のその部分が見えなくなるように
して、選定することができる。さて、局部的低速制御状
態評価器1010を入出力バッファ124 ，128 ，132 および
136 用もしくは各メモリ区画102 〜106 用に用いた場合
には、指令の伝達は、窓の不可視部分の期間、すなわ
ち、他の窓と重なっている期間に行われなければなら
ず、その結果として、伝達の時間間隔の期間は最大とな
る。なお、この期間は、最小幅を有する窓の書込みに必
要なクロック周期の数に少なくとも等しくする。二つの
指令が隠し場バッファに伝達され、その一つは、現在の
ランレングスが終結したときに始動し、窓の可視部分の
ランレングス（最短ランレングス）を与えるものであ
り、他の一つは、同じ窓の引き続く不可視部分のランレ
ングス（最長ランレングス）を与えるものである。した
がって、隠し場バッファ1014の使用は、制御器1000をピ
ーク特性の要求に適切に適合させる。
右の境界が近接していれば、極めて迅速に変化し得る。
かかる理由により、小さい隠し場のバッファをバッファ
1002と発生器1004との間に結合させる。隠し場の規模
は、窓に最小幅を選ぶことによって最小にすることがで
きる。窓の最小寸法は、窓の間隙の両端縁間に画素数で
表わして大きい距離が存在するように、すなわち、他の
窓との重なりにより窓のその部分が見えなくなるように
して、選定することができる。さて、局部的低速制御状
態評価器1010を入出力バッファ124 ，128 ，132 および
136 用もしくは各メモリ区画102 〜106 用に用いた場合
には、指令の伝達は、窓の不可視部分の期間、すなわ
ち、他の窓と重なっている期間に行われなければなら
ず、その結果として、伝達の時間間隔の期間は最大とな
る。なお、この期間は、最小幅を有する窓の書込みに必
要なクロック周期の数に少なくとも等しくする。二つの
指令が隠し場バッファに伝達され、その一つは、現在の
ランレングスが終結したときに始動し、窓の可視部分の
ランレングス（最短ランレングス）を与えるものであ
り、他の一つは、同じ窓の引き続く不可視部分のランレ
ングス（最長ランレングス）を与えるものである。した
がって、隠し場バッファ1014の使用は、制御器1000をピ
ーク特性の要求に適切に適合させる。
【図１】本発明のシステムの構成例を示すブロック線図
である。
である。
【図２】多窓像の編集およびメモリ区画検索手順を説明
するための線図である。
するための線図である。
【図３】多窓像の編集およびメモリ区画検索手順を説明
するための線図である。
するための線図である。
【図４】多窓像の編集およびメモリ区画検索手順を説明
するための線図である。
するための線図である。
【図５】多窓像の編集およびメモリ区画検索手順を説明
するための線図である。
するための線図である。
【図６】多窓像の編集およびメモリ区画検索手順を説明
するための線図である。
するための線図である。
【図７】多窓像の編集およびメモリ区画検索手順を説明
するための線図である。
するための線図である。
【図８】多窓像の編集およびメモリ区画検索手順を説明
するための線図である。
するための線図である。
【図９】多窓像の編集およびメモリ区画検索手順を説明
するための線図である。
するための線図である。
【図１０】制御器の構成例を示すブロック線図である。
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０６Ｔ 9/00 1/00 Ｇ０９Ｇ 5/36 ５３０ Ａ 9471−5Ｇ Ｈ０４Ｎ 1/387 // Ｈ０３Ｍ 7/46 8842−5Ｊ 8420−5Ｌ Ｇ０６Ｆ 15/66 ４５０ (72)発明者 ヘラルド ダフィド ラ ヘイ オランダ国 5621 ベーアー アインドー フェン フルーネヴァウツウェッハ １
Claims (7)
- 【請求項１】 複合像用画素群として像データを蓄積す
るように互いに結合して動作する複数のメモリ区画を備
えて、複合像作成用に多数の像データの流れを結合させ
る像処理システムにおいて、前記メモリ区画のそれぞれ
が連続画素群の各部分を蓄積するように作動するととも
に、当該連続画素群の各部分の連続配置によって複合像
の連続画素群からなる各行をそれぞれ作成するように当
該システムが動作することを特徴とする像処理システ
ム。 - 【請求項２】 前記像データの流れを受入れる入力手
段、前記像データを検索するために前記入力手段と前記
メモリ区画とを結合させるバス手段、前記メモリ区画の
読出しに際して前記連続画素の各部分を供給するために
前記バス手段に連結した出力手段、および、少なくと
も、前記入力手段と前記バス手段との間、もしくは、前
記バス手段と前記メモリ区画との間に結合して、前記像
データを前記入力メモリ区画に供給するに先立ち、当該
像データを蓄積するバッファ手段を備えたことを特徴と
する請求項１記載の像処理システム。 - 【請求項３】 前記入力手段に多数の入力端を備えると
ともに、前記バッファ手段に備えた多数のバッファを、
前記入力端のそれぞれと前記バス手段との間、もしく
は、前記メモリ区画のそれぞれと前記バス手段との間に
結合させたことを特徴とする請求項２記載の像処理シス
テム。 - 【請求項４】 ランレングス符号化を用いた前記メモリ
区画および前記バッファ手段を制御する制御手段を備え
たことを特徴とする請求項２または３記載の像処理シス
テム。 - 【請求項５】 ランレングス符号化を用いた前記メモリ
区画および前記バッファを制御する制御手段を備え、当
該制御手段に、ランレングス符号化した項目表、制御信
号供給用制御信号発生器、および、前記項目表から見付
けた機能的に連続したランレングス符号化を蓄積するた
めに前記項目表の出力端と前記制御信号発生器の入力端
との間に隠し場メモリを設けたことを特徴とす請求項３
記載の像処理システム。 - 【請求項６】 前記メモリ区画にそれぞれメモリドラム
を備えたことを特徴とする請求項１記載の像処理システ
ム。 - 【請求項７】 前記メモリドラムがページ式検索に適す
ることを特徴とする請求項６記載の像処理システム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL93200895:6 | 1993-03-29 | ||
| EP93200895 | 1993-03-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0792952A true JPH0792952A (ja) | 1995-04-07 |
Family
ID=8213725
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6058788A Pending JPH0792952A (ja) | 1993-03-29 | 1994-03-29 | 像編集用窓メモリ構造 |
| JP6521944A Ceased JPH07507883A (ja) | 1993-03-29 | 1994-03-29 | マルチソースビデオ同期システム |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6521944A Ceased JPH07507883A (ja) | 1993-03-29 | 1994-03-29 | マルチソースビデオ同期システム |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US5517253A (ja) |
| EP (1) | EP0642690B1 (ja) |
| JP (2) | JPH0792952A (ja) |
| DE (2) | DE69422324T2 (ja) |
| WO (1) | WO1994023416A1 (ja) |
Families Citing this family (47)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5519449A (en) * | 1991-09-17 | 1996-05-21 | Hitachi, Ltd. | Image composing and displaying method and apparatus for displaying a composite image of video signals and computer graphics |
| US5553864A (en) | 1992-05-22 | 1996-09-10 | Sitrick; David H. | User image integration into audiovisual presentation system and methodology |
| US8821276B2 (en) | 1992-05-22 | 2014-09-02 | Bassilic Technologies Llc | Image integration, mapping and linking system and methodology |
| US6469741B2 (en) | 1993-07-26 | 2002-10-22 | Pixel Instruments Corp. | Apparatus and method for processing television signals |
| DE69521574T2 (de) * | 1994-03-29 | 2002-06-13 | Koninkl Philips Electronics Nv | Bildanzeigesystem und mehrfensterbildanzeigeverfahren |
| US5883676A (en) * | 1994-11-28 | 1999-03-16 | Sanyo Electric Company, Ltd. | Image signal outputting apparatus |
| US5710595A (en) * | 1994-12-29 | 1998-01-20 | Lucent Technologies Inc. | Method and apparatus for controlling quantization and buffering for digital signal compression |
| EP0892972A1 (en) * | 1996-04-12 | 1999-01-27 | Intergraph Corporation | High-speed video frame buffer using single port memory chips where pixel intensity values for display regions are stored at consecutive addresses of memory blocks |
| US7143177B1 (en) | 1997-03-31 | 2006-11-28 | West Corporation | Providing a presentation on a network having a plurality of synchronized media types |
| US7490169B1 (en) | 1997-03-31 | 2009-02-10 | West Corporation | Providing a presentation on a network having a plurality of synchronized media types |
| IL132060A0 (en) * | 1997-03-31 | 2001-03-19 | Broadband Associates | Method and system for providing a presentation on a network |
| US7412533B1 (en) | 1997-03-31 | 2008-08-12 | West Corporation | Providing a presentation on a network having a plurality of synchronized media types |
| US6278645B1 (en) | 1997-04-11 | 2001-08-21 | 3Dlabs Inc., Ltd. | High speed video frame buffer |
| US6020900A (en) * | 1997-04-14 | 2000-02-01 | International Business Machines Corporation | Video capture method |
| US6177922B1 (en) * | 1997-04-15 | 2001-01-23 | Genesis Microship, Inc. | Multi-scan video timing generator for format conversion |
| US6069606A (en) * | 1997-05-15 | 2000-05-30 | Sony Corporation | Display of multiple images based on a temporal relationship among them with various operations available to a user as a function of the image size |
| US6286062B1 (en) | 1997-07-01 | 2001-09-04 | Micron Technology, Inc. | Pipelined packet-oriented memory system having a unidirectional command and address bus and a bidirectional data bus |
| US6032219A (en) * | 1997-08-01 | 2000-02-29 | Garmin Corporation | System and method for buffering data |
| KR100299119B1 (ko) * | 1997-09-30 | 2001-09-03 | 윤종용 | 플래쉬롬제어장치를구비한개인용컴퓨터시스템및그제어방법 |
| KR100287728B1 (ko) * | 1998-01-17 | 2001-04-16 | 구자홍 | 영상프레임동기화장치및그방법 |
| US6697632B1 (en) | 1998-05-07 | 2004-02-24 | Sharp Laboratories Of America, Inc. | Multi-media coordinated delivery system and method |
| DE19843709A1 (de) * | 1998-09-23 | 1999-12-30 | Siemens Ag | Verfahren zur Bildsignalverarbeitung |
| US6792615B1 (en) * | 1999-05-19 | 2004-09-14 | New Horizons Telecasting, Inc. | Encapsulated, streaming media automation and distribution system |
| US6447450B1 (en) * | 1999-11-02 | 2002-09-10 | Ge Medical Systems Global Technology Company, Llc | ECG gated ultrasonic image compounding |
| DE19962730C2 (de) * | 1999-12-23 | 2002-03-21 | Harman Becker Automotive Sys | Videosignalverarbeitungssystem bzw. Videosignalverarbeitungsverfahren |
| WO2002101526A2 (en) * | 2001-06-08 | 2002-12-19 | Xsides Corporation | Method and system for maintaining secure data input and output |
| US7007025B1 (en) * | 2001-06-08 | 2006-02-28 | Xsides Corporation | Method and system for maintaining secure data input and output |
| CN1265624C (zh) * | 2001-08-06 | 2006-07-19 | 皇家飞利浦电子股份有限公司 | 用于在标志中显示节目信息的方法和设备 |
| JP2003060974A (ja) * | 2001-08-08 | 2003-02-28 | Hitachi Kokusai Electric Inc | テレビジョンカメラ装置 |
| JP3970716B2 (ja) * | 2002-08-05 | 2007-09-05 | 松下電器産業株式会社 | 半導体記憶装置およびその検査方法 |
| US20040075741A1 (en) * | 2002-10-17 | 2004-04-22 | Berkey Thomas F. | Multiple camera image multiplexer |
| US20040174998A1 (en) * | 2003-03-05 | 2004-09-09 | Xsides Corporation | System and method for data encryption |
| US20050021947A1 (en) * | 2003-06-05 | 2005-01-27 | International Business Machines Corporation | Method, system and program product for limiting insertion of content between computer programs |
| US20050010701A1 (en) * | 2003-06-30 | 2005-01-13 | Intel Corporation | Frequency translation techniques |
| US7983160B2 (en) * | 2004-09-08 | 2011-07-19 | Sony Corporation | Method and apparatus for transmitting a coded video signal |
| KR101019482B1 (ko) * | 2004-09-17 | 2011-03-07 | 엘지전자 주식회사 | 디지털 ｔｖ의 채널 전환 장치 및 방법 |
| US7908080B2 (en) | 2004-12-31 | 2011-03-15 | Google Inc. | Transportation routing |
| US8077974B2 (en) | 2006-07-28 | 2011-12-13 | Hewlett-Packard Development Company, L.P. | Compact stylus-based input technique for indic scripts |
| US8102470B2 (en) * | 2008-02-22 | 2012-01-24 | Cisco Technology, Inc. | Video synchronization system |
| US9124847B2 (en) * | 2008-04-10 | 2015-09-01 | Imagine Communications Corp. | Video multiviewer system for generating video data based upon multiple video inputs with added graphic content and related methods |
| US8363067B1 (en) * | 2009-02-05 | 2013-01-29 | Matrox Graphics, Inc. | Processing multiple regions of an image in a graphics display system |
| US20110119454A1 (en) * | 2009-11-17 | 2011-05-19 | Hsiang-Tsung Kung | Display system for simultaneous displaying of windows generated by multiple window systems belonging to the same computer platform |
| US8390743B2 (en) * | 2011-03-31 | 2013-03-05 | Intersil Americas Inc. | System and methods for the synchronization and display of video input signals |
| JP2014052902A (ja) * | 2012-09-07 | 2014-03-20 | Sharp Corp | メモリ制御装置、携帯端末、メモリ制御プログラムおよびコンピュータ読み取り可能な記録媒体 |
| CN103780920B (zh) * | 2012-10-17 | 2018-04-27 | 华为技术有限公司 | 处理视频码流的方法及装置 |
| US9485294B2 (en) * | 2012-10-17 | 2016-11-01 | Huawei Technologies Co., Ltd. | Method and apparatus for processing video stream |
| US9285858B2 (en) * | 2013-01-29 | 2016-03-15 | Blackberry Limited | Methods for monitoring and adjusting performance of a mobile computing device |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4101926A (en) * | 1976-03-19 | 1978-07-18 | Rca Corporation | Television synchronizing apparatus |
| GB1576621A (en) * | 1976-03-19 | 1980-10-08 | Rca Corp | Television synchronizing apparatus |
| US4121283A (en) * | 1977-01-17 | 1978-10-17 | Cromemco Inc. | Interface device for encoding a digital image for a CRT display |
| JPS6043707B2 (ja) * | 1978-03-08 | 1985-09-30 | 株式会社東京放送 | 位相変換装置 |
| US4218710A (en) * | 1978-05-15 | 1980-08-19 | Nippon Electric Company, Ltd. | Digital video effect system comprising only one memory of a conventional capacity |
| DE3041898A1 (de) * | 1980-11-06 | 1982-06-09 | Robert Bosch Gmbh, 7000 Stuttgart | Synchronisiersystem fuer fernsehsignale |
| US4434502A (en) * | 1981-04-03 | 1984-02-28 | Nippon Electric Co., Ltd. | Memory system handling a plurality of bits as a unit to be processed |
| US4682215A (en) * | 1984-05-28 | 1987-07-21 | Ricoh Company, Ltd. | Coding system for image processing apparatus |
| JPS61166283A (ja) * | 1985-01-18 | 1986-07-26 | Tokyo Electric Co Ltd | テレビジヨン同期信号波形処理装置 |
| EP0192139A3 (en) * | 1985-02-19 | 1990-04-25 | Tektronix, Inc. | Frame buffer memory controller |
| JPS62206976A (ja) * | 1986-03-06 | 1987-09-11 | Pioneer Electronic Corp | ビデオメモリ−の制御装置 |
| CA1272312A (en) * | 1987-03-30 | 1990-07-31 | Arthur Gary Ryman | Method and system for processing a two-dimensional image in a microprocessor |
| US4907086A (en) * | 1987-09-04 | 1990-03-06 | Texas Instruments Incorporated | Method and apparatus for overlaying a displayable image with a second image |
| US5068650A (en) * | 1988-10-04 | 1991-11-26 | Bell Communications Research, Inc. | Memory system for high definition television display |
| US4947257A (en) * | 1988-10-04 | 1990-08-07 | Bell Communications Research, Inc. | Raster assembly processor |
| EP0737937B1 (en) * | 1989-02-02 | 2000-05-03 | Dai Nippon Insatsu Kabushiki Kaisha | Image processing apparatus |
| US5283561A (en) * | 1989-02-24 | 1994-02-01 | International Business Machines Corporation | Color television window for a video display unit |
| JPH05324821A (ja) * | 1990-04-24 | 1993-12-10 | Sony Corp | 高解像度映像及び図形表示装置 |
| US5168270A (en) * | 1990-05-16 | 1992-12-01 | Nippon Telegraph And Telephone Corporation | Liquid crystal display device capable of selecting display definition modes, and driving method therefor |
| US5351129A (en) * | 1992-03-24 | 1994-09-27 | Rgb Technology D/B/A Rgb Spectrum | Video multiplexor-encoder and decoder-converter |
| EP0601647B1 (en) * | 1992-12-11 | 1997-04-09 | Koninklijke Philips Electronics N.V. | System for combining multiple-format multiple-source video signals |
-
1994
- 1994-03-23 DE DE69422324T patent/DE69422324T2/de not_active Expired - Fee Related
- 1994-03-29 JP JP6058788A patent/JPH0792952A/ja active Pending
- 1994-03-29 JP JP6521944A patent/JPH07507883A/ja not_active Ceased
- 1994-03-29 DE DE69411477T patent/DE69411477T2/de not_active Expired - Fee Related
- 1994-03-29 US US08/335,805 patent/US5517253A/en not_active Expired - Fee Related
- 1994-03-29 EP EP94913205A patent/EP0642690B1/en not_active Expired - Lifetime
- 1994-03-29 WO PCT/NL1994/000068 patent/WO1994023416A1/en active IP Right Grant
-
1997
- 1997-04-28 US US08/847,836 patent/US5731811A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0642690A1 (en) | 1995-03-15 |
| DE69411477D1 (de) | 1998-08-13 |
| WO1994023416A1 (en) | 1994-10-13 |
| DE69422324T2 (de) | 2000-07-27 |
| DE69422324D1 (de) | 2000-02-03 |
| US5731811A (en) | 1998-03-24 |
| DE69411477T2 (de) | 1999-02-11 |
| US5517253A (en) | 1996-05-14 |
| JPH07507883A (ja) | 1995-08-31 |
| EP0642690B1 (en) | 1998-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0792952A (ja) | 像編集用窓メモリ構造 | |
| US5828423A (en) | Motion vector detection circuit provided with the picture data memory | |
| US4794566A (en) | Random access memory apparatus | |
| US7830391B2 (en) | Checkerboard buffer using two-dimensional buffer pages | |
| US6212231B1 (en) | Assign of pels of a macroblock for compression encoding to a memory sequence in one of banks of DRAM | |
| EP0264726B1 (en) | Picture transformation memory | |
| US7129953B2 (en) | Two dimensional buffer pages | |
| US7068281B2 (en) | Pixel pages optimized for GLV | |
| US7046249B2 (en) | Swapped pixel pages | |
| JPH08278779A (ja) | グラフィックス用フレームメモリ装置 | |
| US4399435A (en) | Memory control unit in a display apparatus having a buffer memory | |
| US20020109696A1 (en) | Checkerboard buffer using two-dimensional buffer pages and using memory bank alternation | |
| US7088369B2 (en) | Checkerboard buffer using two-dimensional buffer pages and using bit-field addressing | |
| US20020113904A1 (en) | Two-dimensional buffer pages using bit-field addressing | |
| US7038691B2 (en) | Two-dimensional buffer pages using memory bank alternation | |
| JPH09130675A (ja) | 縮小画像表示装置 | |
| US5253062A (en) | Image displaying apparatus for reading and writing graphic data at substantially the same time | |
| JPS5926153B2 (ja) | フアクシミリ受信方式 | |
| EP0618560B1 (en) | Window-based memory architecture for image compilation | |
| CN100403276C (zh) | 存储器存取方法 | |
| JPH10262220A (ja) | 半導体集積回路 | |
| JP3405079B2 (ja) | メモリ割り付け方法 | |
| JP2918049B2 (ja) | ピクチャ・イン・ピクチャのための記憶方法 | |
| JPH0627932A (ja) | フレームメモリ制御装置 | |
| JP2943659B2 (ja) | ディジタル信号記録再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050125 |