CN101510507B

CN101510507B - 存储元件与其制造方法

Info

Publication number: CN101510507B
Application number: CN2008100097798A
Authority: CN
Inventors: 陈致霖; 刘光文; 陈昕辉
Original assignee: Macronix International Co Ltd
Current assignee: Macronix International Co Ltd
Priority date: 2008-02-15
Filing date: 2008-02-15
Publication date: 2011-06-22
Anticipated expiration: 2028-02-15
Also published as: CN101510507A

Abstract

本发明公开了一种存储元件的制造方法，此方法包括在基底上依序形成具有栅极介电层结构的电荷储存结构，接着在电荷储存结构上方形成栅极导体层，之后图案化栅极导体层以及至少部分电荷储存结构。图案化后的电荷储存结构的剖面大致呈梯形或类梯形，此梯形或类梯形接近栅极导体层为短边而接近基底为长边。

Description

存储元件与其制造方法

技术领域

本发明是有关于一种半导体元件的结构及其制造方法，且特别是有关于一种存储元件的结构及其制造方法。

背景技术

电荷捕捉型存储元件是一种新的非易失性存储体。其是采用诸如是氮化硅电荷捕捉层来取代传统的快闪存储元件中的多晶硅浮置栅层。由于电荷捕捉层的材质具有捕捉电子的特性，因此，注入于电荷捕捉层中的电子并不会均匀分布于整个电荷捕捉层中，而是以高斯分布的方式集中于电荷捕捉层的局部区域上。由于注入于电荷捕捉层的电子仅集中于局部的区域，因此，对于隧穿氧化层其缺陷的敏感度较小，元件漏电流的现象较不易发生。

请参照图1，所示为传统的电荷捕捉型存储元件剖面局部放大图，此图中包括基底100、电荷捕捉层102以及栅极导体层104，其中电荷捕捉层102由第一氧化物层102a、氮化物层102b、第二氧化物层102c所构成。由于在传统制造快闪存储体的过程中，进行位元线蚀刻(Bit-line Etching)之后，会造成基底表面蚀刻过深而有硅损失(Silicon-loss)的情况发生，此硅损失将会在多晶硅再氧化(polyre-oxidation)的过程中，导致过厚的氧化物入侵(Oxide Encroachment)现象，如图1中的E1处所示。第一氧化物层102a在边缘区域的扩大，使得电荷进入氮化物层102b变得较为困难，进而影响元件效能。具体的说，元件在经过多次的耐久循环电压(Endurance Cycling)测试之后抹除效率(Erase Efficiency)会衰退(Degrade)而影响电荷的保存能力。

发明内容

本发明就是在提供一种存储体的制造方法，可以减少制程中的氧化物入侵现象。

本发明就是在提供一种存储体的结构，此结构的电荷补捉层的氮化物层的剖面宽度大于栅极层的剖面宽度，可减少氧化物入侵至栅极层所覆盖的范围。

本发明提出一种存储元件的制造方法。此方法包括形成包含一栅极介电层结构的一电荷储存结构。接着，在该电荷储存结构上形成一栅极导体层。其后，图案化栅极导体层以及至少部分电荷储存结构，使图案化后的电荷储存结构的剖面大致呈一梯形或类梯形，其中电荷储存结构接近栅极导体层为短边而接近基底为长边。

依照本发明实施例所述，上述的存储元件的制造方法中，图案化栅极导体层以及至少部分电荷储存结构制程为干式蚀刻制程。

依照本发明实施例所述，上述的存储元件的制造方法中，电荷储存结构包括电荷捕捉层，位于栅极介电层结构上。

依照本发明实施例所述，上述的存储元件的制造方法中，栅极介电层结构包括第一氧化物层；电荷捕捉层包括氮化物层。

依照本发明实施例所述，上述的存储元件的制造方法中，电荷储存结构还包括第二氧化物层，在栅极导体层与电荷捕捉层之间。

依照本发明实施例所述，上述的存储元件的制造方法中，图案化栅极导体层以及至少部分电荷储存结构制程包括以基底表面为蚀刻终止层，图案化栅极介电层结构、电荷捕捉层以及第二氧化物层。

依照本发明实施例所述，上述的存储元件的制造方法中，图案化栅极导体层以及至少部分电荷储存结构制程包括以栅极介电层结构为蚀刻终止层，图案化第二氧化物层与电荷捕捉层。

依照本发明实施例所述，上述的存储元件的制造方法中，图案化栅极导体层以及至少部分电荷储存结构制程是以栅极介电层结构为蚀刻终止层，图案化电荷捕捉层。

依照本发明实施例所述，上述的存储元件的制造方法中，在形成栅极导体层后与进行图案化该栅极导体层以及至少部分电荷储存结构制程前还包括在栅极导体层上依序形成顶盖层与光阻层；且在图案化栅极导体层以及至少部分电荷储存结构制程后还包括移除光阻层。

本发明又提出一种存储元件的制造方法。此方法包括形成包含栅极介电层结构的电荷储存结构。接着，在电荷储存结构上形成栅极导体层。之后，在栅极导体层上形成顶盖层。其后，图案化顶盖层、栅极导体层以及至少部分电荷储存结构。之后，进行氧化制程，使未被栅极导体层覆盖的部分电荷储存结构形成一第三氧化物层，并在顶盖层与该栅极导体层裸露的表面形成氧化硅衬层。

依照本发明实施例所述，上述的存储元件的制造方法中，电荷储存结构包括电荷捕捉层位于栅极介电层结构上。

依照本发明实施例所述，上述的存储元件的制造方法中，电荷储存结构还包括一第二氧化物层，在栅极导体层与电荷捕捉层之间。

依照本发明实施例所述，上述的存储元件的制造方法中，在图案化顶盖层、栅极导体层以及至少部分电荷储存结构后与进行氧化制程前，还包括进行湿式蚀刻制程，以去除未被栅极导体层覆盖的第三氧化层。

依照本发明实施例所述，上述的存储元件的制造方法中，湿式蚀刻制程包括氢氟酸水溶液。

依照本发明实施例所述，上述的存储元件的制造方法中，氧化制程包括一湿式热氧化制程。

依照本发明实施例所述，上述的存储元件的制造方法中，在进行该氧化制程后，电荷捕捉层的剖面呈接近栅极导体层为短边而接近基底为长边的梯形或类梯形。

依照本发明实施例所述，上述的存储元件的制造方法中，图案化顶盖层、栅极导体层以及至少部分电荷储存结构制程包括干式蚀刻制程。

本发明提出一种存储元件的制造方法。此方法包括形成包含栅极介电层结构的电荷储存结构。接着，在电荷储存结构上形成栅极导体层。之后，在栅极导体层上形成顶盖层。其后，图案化顶盖层与栅极导体层。继之，在顶盖层与栅极导体层的侧壁上形成间隙壁。之后，以顶盖层与间隙壁为掩膜，进行蚀刻制程，以去除未被顶盖层以及间隙壁所覆盖的电荷储存结构。

依照本发明实施例所述，上述的存储元件的制造方法中，电荷储存结构更包括第二氧化物层，在栅极导体层与电荷捕捉层之间，并且蚀刻制程还包括去除未被顶盖层以及间隙壁所覆盖的第二氧化物层。

本发明又提出一种存储元件。此元件包括基底、栅极导体层与电荷储存结构。栅极导体层位于基底上方电荷储存结构，其至少一部分的剖面大致呈梯形或类梯形，梯形或类梯形接近基底为长边，而接近栅极导体层为短边。

依照本发明实施例所述，上述的存储元件中，电荷储存结构包括电荷捕捉层，且部分剖面呈梯形或类梯形的电荷储存结构为电荷捕捉层。

依照本发明实施例所述，上述的存储元件中，电荷储存结构包括电荷储存结构由下而上包括栅极介电结构与电荷捕捉层，且剖面呈梯形或类梯形的部分电荷储存结构为栅极介电结构与电荷捕捉层，或电荷捕捉层。

依照本发明实施例所述，上述的存储元件中，电荷储存结构由下而上包括栅极介电结构、电荷捕捉层与第二氧化物层，且剖面呈梯形或类梯形的部分电荷储存结构为栅极介电结构、电荷捕捉层与第二氧化物层，或栅极介电结构与电荷捕捉层，或电荷捕捉层。

依照本发明实施例所述，上述的存储元件中，栅极介电层结构包括第一氧化物层；电荷捕捉层包括氮化物层。

本发明又提出一种存储元件，其包括基底、电荷储存结构、栅极导体层与间隙壁。电荷储存结构包括依序在基底上的栅极介电层结构、电荷捕捉层以及第二氧化物层。栅极导体层位于第二氧化物层上。间隙壁位于栅极导体层侧壁上，且覆盖部分第二氧化物层，第二氧化物层与电荷捕捉层的宽度与间隙壁外侧之间的距离大致相同。

本发明将蚀刻制程终止在基底表面、栅极介电层结构表面或是电荷捕捉层的表面，因此可避免传统中发生的硅损失现象，并且可避免氧化物入侵等问题，故，可藉此维持栅极介电层结构的完整，提升数据保存能力。

为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。

附图说明

图1绘示为传统的快闪存储体剖面局部放大图。

图2A至图2B为本发明的一实施例的存储体元件部分制造流程剖面图。

图3A至图3B为本发明另一实施例的存储体元件的部分制造流程剖面图。

图4A至图4C为本发明再一实施例的存储体元件的部分制造流程剖面图。

图5A至图5C为本发明又一实施例的存储体元件的部分制造流程剖面图。

具体实施方式

【第一实施例】

图2A至图2B为本实施例中存储体元件部分制造流程剖面图。

请参照图2A，首先在基底200上形成一电荷储存结构202。接着再于电荷储存结构202上依序形成一栅极导体层204与一顶盖层206，尔后再于顶盖层206上方形成一层光阻层208。

在一实施例中，基底200的材料例如是主体(bulk)基底。在另一实施例中，基底200的材料可以是绝缘层上覆硅(Silicon On Insulator，简称SOI)基底。在一实施例中，电荷储存结构202是由栅极介电层结构202a与电荷捕捉层202b的双层结构所构成。栅极介电层结构202a包括第一氧化物层如氧化硅层。电荷捕捉层202b的材料则包括高介电常数的材料，包括氮化物如氮化硅(SiN)。在另一实施例中，电荷储存结构202也可以是由栅极介电层结构202a、电荷捕捉层202b与第二氧化物层202c的三层结构所构成。第二氧化物层202c例如是氧化硅层。在本实施例中，采用三层结构来说明。栅极介电层结构202a与第二氧化物层202c的材料可以相同亦可以不同，通常采用的材料为氧化硅；另外，。栅极导体层204的材料例如是掺杂多晶硅(doped polysilicon)；而顶盖层206的材料则例如是氮化硅。

接着，请参照图2B，以光阻层208为掩膜，基底200表面为蚀刻终止层，进行一蚀刻制程P1，移除部分顶盖层206、栅极导体层204与电荷储存结构202。在本实施例中被移除的电荷储存结构202的部分是栅极介电层结构202a、电荷捕捉层202b与第二氧化物层202c。

在蚀刻制程P1后，将光阻层208移除。尔后再于栅极导体层204外侧的基底200中形成一源极/漏极210，并进行一口袋植入制程。

蚀刻制程P1可以采用干式蚀刻制程，例如是以部分被氟取代的化合物如CHF₃以及全氟化物如CF₄做为蚀刻气体，将压力控制在4至100毫托之间；电源(sourcepower)控制在100至500瓦左右；偏压(bias power)控制在0至100瓦左右；蚀刻的时间因厚度的不同而有所不同。此外，制程的条件也可能因为机台的不同而有所不同。此制程不会移除过多的基底200表面，且会使得图案化后的电荷储存结构202剖面大致呈现一上窄下宽的梯形或是类似梯形的形状。为方便说明，以下的内容仅以梯形来表示之。上窄下宽的梯形是指此梯形靠近栅极导体层204的部分为短边；而靠近基底200的部分为长边。此梯形的短边宽度大致与栅极导体层204相同；而栅极介电层结构202a以及上方的主要用以储存电荷的电荷捕捉层202b的宽度皆略大于栅极导体层204的宽度。短边与长边的比不大于0.9。较佳的是不大于0.8。此外，梯形的两腰边可为直线、曲线或其他不规则的形状。在图式中是以实线来绘示两腰边为曲线的情形；而以虚线来绘示两腰边为直线的情形。

传统中的电荷储存结构102剖面因为宽度与栅极导体层104的宽度相同，且基底100会有蚀刻过深的现象，因此容易在电荷储存结构102边缘发生明显的氧化物入侵现象，进而造成第一氧化物层102a厚度变得较厚，使得元件的效能受到影响。而在本实施例中，因基底200没有蚀刻过深且图案化后的电荷储存结构202剖面大致呈现上述形状的梯形，使得可能发生氧化物入侵的电荷储存结构剖面边缘会落在栅极导体层覆盖的区域之外，如图2B中的E2所示，因此栅极导体层所覆盖的氮化物层受到氧化物入侵的机会将大为减小，故存储体的电荷储存能力受到影响的机会也随之减小，因此可提升存储体的效能。

【第二实施例】

图3A至3B为本发明第二实施例的存储体元件的部分制造流程剖面图。

请参照图3A至3B，本发明第二实施例与第一实施例相似，但将第一实施例的蚀刻制程P1改为蚀刻制程P2。第一实施例的蚀刻制程P1是以基底200为蚀刻终止层，而本发明的第二实施例则改以栅极介电层结构202a为蚀刻终止层。

请参照图3A，首先在基底200上形成一电荷储存结构202，此电荷储存结构202包括栅极介电层结构202a、电荷捕捉层202b以及第二氧化物层202c。接着再于电荷储存结构202上依序形成一栅极导体层204与一顶盖层206，尔后再于顶盖层206上方形成一层光阻层208。上述各层的材质与形成方法可以采用第一实施例所述者来完成。

请参照图3B，以栅极介电层结构202a为蚀刻终止层，进行一蚀刻制程P2，图案化顶盖层206、栅极导体层204、电荷捕捉层202b与第二氧化物层202c，使图案化后的电荷捕捉层202b与第二氧化物层202c剖面大致呈现一梯形或类似梯形。此梯形为靠近栅极导体层204为短边而靠近基底200为长边的梯形，且梯形的两腰边可为直线或曲线。在图式中是以实线来绘示两腰边为曲线的情形；而以虚线来绘示两腰边为直线的情形。在蚀刻制程P2之后，再将光阻层208移除，尔后再于栅极导体层204外侧的基底200中形成一源极漏极210，并进行一口袋植入制程。

蚀刻制程P2可以采用实施例一所述制程，但以栅极介电层结构202a为蚀刻终止层。由于蚀刻过程没有移除栅极介电层结构202a，因此在传统中的硅损失现象不易在本实施例中发生，并且可以降低后续氧化物入侵现象发生的机会。又，因为图案化后的电荷捕捉层202b与第二氧化物层202c的剖面呈现一梯形，且电荷捕捉层202b的宽度略宽于栅极导体层204，使得可能发生氧化物入侵的电荷储存结构剖面边缘会落在栅极导体层覆盖的区域之外，因此即使有氮化物入侵的现象发生，对存储体效能的影响亦可大幅减轻。传统中第一氧化物层厚度变得较厚的问题，便可通过本实施例的制程与存储体结构获得改善。

【第三实施例】

图4A至图4C为本发明第三实施例的存储体元件部分制造流程剖面图。

请参照图4A，首先在基底200上，形成一电荷储存结构202，此电荷储存结构202包括一栅极介电层结构202a、一电荷捕捉层202b以及一第二氧化物层202c。接着再于第二氧化物层202c上依序形成一栅极导体层204与一顶盖层206，尔后再于顶盖层206上方形成一层光阻层208。此部分的制程可以采用和第一实施例相同的方法来完成。

请参照图4B，进行一图案化制程，以光阻层208为掩膜，第二氧化物层202c为终止层，图案化顶盖层206与栅极导体层204。例如是以溴化氢、氦、氦和氧之混合气体以及氧气做为蚀刻气体。在一实施例中，是以流量为50-300sccm的溴化氢、流量为0-200sccm的氦、流量为0-200sccm的氦和氧的混合气体以及流量为0-50sccm的氧气做为蚀刻气体；压力控制在4至100毫托之间；电源控制在100至500瓦左右；偏压控制在0至100瓦左右；蚀刻的时间因厚度的不同而有所不同。此外，制程的条件也可能因为机台的不同而有所不同。接着进行一湿式蚀刻制程P3，例如是以氢氟酸溶液做为蚀刻剂，电荷捕捉层202b为蚀刻终止层，去除未被光阻层所覆盖的第二氧化物层202c。

之后，请参照图4C，移除光阻层208。之后，进行一氧化制程，将未被第二氧化物层202c覆盖的电荷捕捉层202b氧化，以形成一第三氧化物层212，并于顶盖层206与栅极导体层204的裸露表面上形成一氧化硅衬层214。尔后再于栅极导体层204外侧的基底200中形成一源极漏极210，并进行一口袋植入制程。

形成第三氧化层212的氧化制程包括一湿式热氧化制程，例如将元件置于一含水气的环境下进行加热。在进行氧化制程之后，氮化硅层202b的剖面呈接近栅极导体层204为短边而接近基底200为长边的梯形，且梯形的两腰边为直线或曲线。在图式中是以实线来绘示两腰边为曲线的情形；而以虚线来绘示两腰边为直线的情形。如前面实施例所提，这样的元件结构可以利用剖面呈梯形的电荷捕捉层以及选择性的蚀刻部分电荷储存结构，来避免传统中所遭遇的氧化物入侵问题，进而提升存储体的效能。

【第四实施例】

图5A至图5C为本发明第四实施例的存储体元件部分制造流程剖面图。

请参照图5A，首先在基底200上，形成一电荷储存结构202，此电荷储存结构202包括一栅极介电层结构202a、一电荷捕捉层202b以及一第二氧化物层202c。接着再于第二氧化物层202c上依序形成一导体层204与一顶盖层206，尔后再于顶盖层206上方形成一层光阻层208。此部分的制程可以采用与第一实施例相同的方法来完成之。

继之，请参照图5B，以光阻层208为掩膜，第二氧化物层202c为终止层，图案化顶盖层206与栅极导体层204，随后移除光阻层208。接着，于栅极导体层204与顶盖层206的外侧形成一间隙壁216。此间隙壁216的材质例如是氧化硅，其形成方法例如是利用化学气相沉积(Chemical Vapor Deposition，简称CVD)制程将氧化硅沉积在元件表面，再以电荷捕捉层202b为终止层，利用干式蚀刻法将多余的氧化硅去除。

尔后，请参照图5C，以顶盖层206与间隙壁216为掩膜，进行一蚀刻制程P4，将未被顶盖层206与间隙壁216覆盖的第二氧化物层202c与电荷捕捉层202b移除之。蚀刻制程P4可以采用干式蚀刻制程。接着再于栅极导体层204两侧的基底200中形成一源极漏极210，并进行一口袋植入制程。

在本实施例中，因采用间隙壁的制程，使得电荷储存结构剖面宽度大于栅极导体层的宽度。因此，发生在传统中电荷储存结构边缘的氧化物入侵现象，在本实施例中，也因为氮化物层的宽度较栅极导体层为宽之故，可降低氧化物入侵发生导致存储体性能下降的机会。对于元件效能的提升，与前述的实施例具有异曲同工之效。

综上所述，在本发明所采用的蚀刻制程不会将基底过度蚀刻，故可降低传统中硅损失与后续氧化物入侵等现象发生的机会。另外，将电荷储存结构的剖面形成一上窄下宽的梯形，或是采用间隙壁的制程使储存电荷的氮化物层宽度大于栅极导体层的宽度，均可以使得电荷储存结构剖面边缘发生氧化物入侵时对存储体效能的影响降到最低。因此，本发明可以增进存储体的数据储存能力，进而提升存储体的效能。

虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当以权利要求所界定的为准。

Claims

1.一种存储元件的制造方法，包括：

形成包含一栅极介电层结构的一电荷储存结构，该电荷储存结构包括一电荷捕捉层，位于该栅极介电层结构上；

在该电荷储存结构上形成一栅极导体层；以及

以该栅极介电层结构为蚀刻终止层，图案化该栅极导体层以及至少部分该电荷储存结构，使该图案化后的该电荷储存结构的剖面呈一梯形或类梯形，其中该电荷储存结构接近该栅极导体层为短边而接近该基底为长边。

2.如权利要求1所述的存储元件的制造方法，其特征在于，该图案化该栅极导体层以及至少部分该电荷储存结构制程为一干式蚀刻制程。

3.如权利要求1所述的存储元件的制造方法，其特征在于，该栅极介电层结构包括一第一氧化物层；该电荷捕捉层包括一氮化物层。

4.如权利要求1所述的存储元件的制造方法，其特征在于，该电荷储存结构还包括一第二氧化物层，在该栅极导体层与该电荷捕捉层之间。

5.如权利要求3所述的存储元件的制造方法，其特征在于，该图案化该栅极导体层以及至少部分该电荷储存结构制程包括图案化该第二氧化物层与该电荷捕捉层。

6.如权利要求1所述的存储元件的制造方法，其特征在于，该图案化该栅极导体层以及至少部分该电荷储存结构制程是图案化该电荷捕捉层。

7.如权利要求1所述的存储元件的制造方法，其特征在于，在形成该栅极导体层后与进行该图案化该栅极导体层以及至少部分该电荷储存结构制程前还包括在该栅极导体层上依序形成一顶盖层与一光阻层；且在该图案化该栅极导体层以及至少部分该电荷储存结构制程后还包括移除该光阻层。

8.一种存储元件的制造方法，包括：

形成包含一栅极介电层结构的一电荷储存结构；

在该电荷储存结构上形成一栅极导体层；

在该栅极导体层上形成一顶盖层；

图案化该顶盖层、该栅极导体层以及至少部分该电荷储存结构，保留该栅极介电层结构；以及

进行一氧化制程，使未被该栅极导体层覆盖的部分该电荷储存结构形成一第三氧化物层覆盖于该栅极介电层结构上，并在该顶盖层与该栅极导体层裸露的表面形成一氧化硅衬层。

9.如权利要求8所述的存储元件的制造方法，其特征在于，该电荷储存结构包括一电荷捕捉层位于该栅极介电层结构上。

10.如权利要求9所述的存储元件的制造方法，其特征在于，该栅极介电层结构包括一第一氧化物层；该电荷捕捉层包括一氮化物层。

11.如权利要求9所述的存储元件的制造方法，其特征在于，该电荷储存结构还包括一第二氧化物层，在该栅极导体层与该电荷捕捉层之间。

12.如权利要求8所述的存储元件的制造方法，其特征在于，在图案化该顶盖层、该栅极导体层以及至少部分该电荷储存结构后与进行氧化制程前，还包括进行一湿式蚀刻制程，以去除未被该栅极导体层覆盖的该第二氧化层。

13.如权利要求12所述的存储元件的制造方法，其特征在于，该湿式蚀刻制程包括氢氟酸水溶液。

14.如权利要求8所述的存储元件的制造方法，其特征在于，该氧化制程包括一湿式热氧化制程。

15.如权利要求8所述的存储元件的制造方法，其特征在于，进行该氧化制程后，该电荷捕捉层的剖面呈接近该栅极导体层为短边而接近该基底为长边的梯形或类梯形。

16.如权利要求8所述的存储元件的制造方法，其特征在于，该图案化该顶盖层、该栅极导体层以及至少部分该电荷储存结构制程包括干式蚀刻制程。

17.一种存储元件的制造方法，包括：

形成包含一栅极介电层结构的一电荷储存结构，该电荷储存结构包括：

一电荷捕捉层位于该栅极介电层结构上；以及

一第二氧化物层，在该栅极导体层与该电荷捕捉层之间；

在该电荷储存结构上形成一栅极导体层；

在该栅极导体层上形成一顶盖层；

图案化该顶盖层与该栅极导体层；

在该顶盖层与该栅极导体层的侧壁上形成一间隙壁；以及

以该顶盖层与该间隙壁为掩膜，进行一蚀刻制程，以去除未被该顶盖层以及该间隙壁所覆盖的该电荷储存结构的该第二氧化物层与该电荷捕捉层，保留该栅极介电层结构。

18.如权利要求17所述的存储元件的制造方法，其特征在于，该栅极介电层结构包括一第一氧化物层；该电荷捕捉层包括一氮化物层。

19.一种存储元件，包括：

一基底；

一栅极导体层，位于该基底上方；以及

一电荷储存结构，该电荷储存结构由下而上包括一栅极介电结构、一电荷捕捉层与一第二氧化物层，其中该第二氧化物层与该电荷捕捉层的剖面呈一梯形或类梯形，或该电荷捕捉层的剖面呈一梯形或类梯形，该梯形或类梯形接近该基底为长边，而接近该栅极导体层为短边，且该栅极介电结构延伸到该梯形或类梯形之外，其剖面与该电荷捕捉层之剖面不呈梯形或类梯形。

20.如权利要求19所述的存储元件，其特征在于，该栅极介电层结构包括一第一氧化物层；该电荷捕捉层包括一氮化物层。