CN101499487B - 宽槽形多晶硅联栅晶体管 - Google Patents

宽槽形多晶硅联栅晶体管 Download PDF

Info

Publication number
CN101499487B
CN101499487B CN2008100067523A CN200810006752A CN101499487B CN 101499487 B CN101499487 B CN 101499487B CN 2008100067523 A CN2008100067523 A CN 2008100067523A CN 200810006752 A CN200810006752 A CN 200810006752A CN 101499487 B CN101499487 B CN 101499487B
Authority
CN
China
Prior art keywords
silicon substrate
layer
base
conduction type
junction depth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008100067523A
Other languages
English (en)
Other versions
CN101499487A (zh
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Sunbay Electronics Co., Ltd.
Original Assignee
BEIJING SUNBAY ELECTRONICS Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=40946456&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN101499487(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by BEIJING SUNBAY ELECTRONICS Co Ltd filed Critical BEIJING SUNBAY ELECTRONICS Co Ltd
Priority to CN2008100067523A priority Critical patent/CN101499487B/zh
Publication of CN101499487A publication Critical patent/CN101499487A/zh
Application granted granted Critical
Publication of CN101499487B publication Critical patent/CN101499487B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明公开一种宽槽形多晶硅联栅晶体管,在其上层为第一导电类型高电阻率层,在其下层为第一导电类型低电阻率层、在硅衬底片的上表面有多条第一导电类型的高掺杂浓度的发射区,每条发射区的上面连接着掺杂多晶硅层,掺杂多晶硅层与发射极金属层连接。其特点是:发射区的结深大于1μm,基区的结深为4.5-8μm;槽形栅区的结深为6.5-12μm;两个相邻的高掺杂浓度的槽形栅区与基区的交界处之间的距离小于槽形栅区的底部到硅衬底片的上表面的距离与基区的结深之差的2.5倍;槽形栅区的槽的宽度大于3.5μm。本发明的优点是:提高联栅晶体管的电流密度,改善电流分布的均匀性,增强抗击雪崩击穿的能力,在应用中的失效率降低1-2个数量级;同时降低生产工艺难度;具有显著的低成本、高性价比的功效。

Description

宽槽形多晶硅联栅晶体管
技术领域
本发明涉及一种联栅晶体管,属于硅半导体器件技术领域。
背景技术
1979年Hisao Kondo提出了联栅晶体管GAT(Gate Associated Transistor),随后进行了详细的分析(见IEEETrans.ElectronDevice,v01.ED-27,PP.373-379.1980)。1994年,陈福元、金文新、吴忠龙对联栅晶体管GAT作了进一步的分析(见《电力电子技术》1994年第4期1994.11·pp52-55),指出了联栅晶体管G器件呈现出高耐压、快速开关和低饱和压降等优良特性。
早期的联栅晶体管GAT都是采用平面结构。2000年,中国发明专利ZL00100761.0(以下简称专利761)提出了一种槽形栅多晶硅结构的联栅晶体管,其结构的原理如图1所示,在下层为第一导电类型低电阻率层42、上层为第一导电类型高电阻率层41,在硅衬底片4的上表面,有多条第一导电类型的高掺杂浓度的发射区3,发射区3与发射极金属层1连接,每条发射区3的周围有第二导电类型的基区2,基区2的侧面连着第二导电类型掺杂浓度比基区2高、深度比基区2深度深的栅区6,栅区6与栅极金属层相连,硅衬底片4的上层41在基区2以下和栅区6以下的部分为集电区,硅衬底片4的下层42是集电极,集电极的下表面与集电极金属层8相连,其中:栅区6是槽形的,该槽5的底部是第二导电类型高掺杂区;发射区3的上面连接着第一导电类型的掺杂多晶硅层9,该掺杂多晶硅层9与发射极金属层连接:每条槽5的底面和侧面覆盖着绝缘层7,侧面的绝缘层7延伸到硅衬底片4的上表面。这种槽形栅多晶硅结构的联栅晶体管可以比平面结构的联栅晶体管获得更大的电流密度、更均匀的电流分布、更快的开关速度、更高的可靠性。
图2表示已有技术的槽形栅多晶硅结构的联栅晶体管的实际结构示意图。在此例子中,槽的宽度3μm,槽深2.5μm,两个槽之间的距离为20μm,发射区的结深0.5μm,基区结深2.8μm,栅区结深4μm,相邻两槽形栅区与基区的交界处之间的距离14-15μm,槽形栅区的底部到硅衬底片的上表面的距离为6.5μm,槽形栅区的底部到硅衬底片的上表面的距离与基区的结深之差为4μm。
由此可见,已有技术的槽形栅多晶硅结构的联栅晶体管的PN结都做得比较浅,导致抗高压大电流雪崩击穿的能力偏弱。
例如在专利761的几个实施例中,N+型发射区的结深小于1μm,P型基区的结深1-3μm,P+型高浓度槽形栅区的结深3-6μm。这3种结深都比较浅,导致抗雪崩击穿的能力偏弱。
槽形栅多晶硅结构的联栅晶体管(以N型为第一导电类型)的发射区通常是这样形成的:在基区上面,首先生长一层绝缘层,再把绝缘层开孔,然后沉淀一层多晶硅,使多晶硅层与硅衬底上层的上表面相连,用直接扩散的方法,或者先用离子注入接着扩散的方法,把N型杂质磷通过多晶硅层扩散到硅衬底上表面开孔处而形成N+型发射区。由于高浓度磷原子扩散进入硅中会产生较大的应力,同时,在发射区上表面,硅与多晶硅连接,硅的膨胀系数与多晶硅的膨胀系数相差较大,在高温扩散及冷却过程中,会在发射区产生较大的应力。以上两种应力叠加,在槽形栅多晶硅结构的联栅晶体管的发射区产生大量的位错缺陷,位错增强了发射区的磷的局部扩散,形成磷的尖峰。在磷的尖峰处,基区的宽度变窄,电流放大系数变大,C-E击穿变低。槽形栅多晶硅结构的联栅晶体管通常应用在开关工作中,当联栅晶体管处在由开转关的工作阶段时,在发射区的磷的尖峰附近极易发生电流集中,造成雪崩击穿而使该器件失效。发射区越浅,磷杂质的浓度越陡,越容易出现磷的尖峰。基区越窄,磷的尖峰穿刺的影响程度相对越大,造成器件损坏越严重。
在专利761的实施例中,发射区的结深小于1μm,基区的结深1-3μm。由于基区宽度是基区结深与发射区结深之差,所以基区宽度必然小于3μm。取这样浅的发射区和这样窄的基区,不但使磷的尖峰容易产生,而且使磷的尖峰造成的影响越显严重。
槽形栅多晶硅结构的联栅晶体管通常是先通过反应离子刻蚀,刻出槽形,然后通过掺杂扩散形成第二导电类型的高掺杂浓度栅区。在槽的底面和侧面的交界处附近形成的PN结呈柱面状或球面状。在球面结区域或柱面结区域会发生电场集中,雪崩击穿首先在这些区域中发生。这种效应在扩散结深较小时,影响特别显著。
在专利761的实施例中,P+型高浓度槽形栅区的结深3-6μm,属于结深偏浅,导致其抗雪崩击穿的能力比较差。数年来,对槽形栅多晶硅结构的联栅晶体管生产实践和终端用户使用情况的分析研究发现,槽形栅多晶硅结构的联栅晶体管的发射区的结深要大于1μm,基区的结深要大于4.5μm,栅区的结深要大于6.5μm,这样其抗雪崩击穿的能力就会大为增加。但基区的结深也不宜太深,否则,晶体管的关断速度会显著变慢,以小于8μm为宜。栅区的结深也不宜太深,否则,栅区的横向扩展太大,会使晶体管导通时的最大电流变小,以小于12μm为宜。
槽形栅多晶硅结构的联栅晶体管主要应用在30-50KHZ的开关线路中,其失效主要发生在关断的过程中。关断时,随着集电极电压不断升高,联栅晶体管的深栅区和集电区之间的空间电荷区发生横向扩展,把两个栅区之间的沟道夹断,对基区起到静电屏蔽作用。数年来,对槽形栅多晶硅结构的联栅晶体管生产实践和终端用户使用情况的分析研究表明,两个相邻槽的第二导电类型高掺杂栅区与第二导电类型的基区的交界处的距离小于第二导电类型掺杂栅区的底部到硅衬底片的上表面的距离与第二导电类型的基区的结深之差的2.5倍,能在关断过程的早期,把两个栅区之间的沟道夹断,对基区的静电屏蔽作用较好,使槽形栅多晶硅结构的联栅晶体管的抗雪崩能力更强。
槽形栅多晶硅结构的联栅晶体管的P+型高掺杂浓度槽形栅区呈现出高导电性,降低了槽形栅多晶硅结构的联栅晶体管的基区横向电阻,因而减弱了槽形栅多晶硅结构的联栅晶体管的发射结位于正向偏置时的电流集边效应。但是P+型高掺杂浓度槽形栅区本身也有电阻,当基极电流流经P+型栅区时会产生栅区压降。栅区压降显著影响集电极电流的均匀性,所以栅区本身的电阻值越小越好。P+型高掺杂栅区是靠注入硼离子然后扩散推进形成的,注硼的剂量尽可能用得大些,一般取5E15/cm2。但注硼的剂量也不宜更大,因为剂量更大不仅会花费更多的成本,而且离子注入时的高能量高剂量轰击,会造成硅表面的严重损伤,使以后的退火工艺难以完全消除严重注入损伤带来的不良影响。要进一步降低栅区的电阻,可以加宽槽的宽度。我们早期生产的槽形栅多晶硅结构的联栅晶体管的槽的宽度一般为1.6-3.0μm,这是不够宽的。槽形栅多晶硅结构的联栅晶体管经常应用于电感性负载的线路如节能灯的电子镇流器中,在节能灯开启触发的瞬间,通过槽形栅多晶硅结构的联栅晶体管的电流是正常工作电流的5-7倍,如果槽宽较窄,就会造成较为严重的电流聚集现象,从而导致电流聚集区域的雪崩击穿。数年来,对槽形栅多晶硅结构的联栅晶体管生产实践和终端用户使用情况的分析研究表明,槽的宽度在3.5-8μm之间为宜,它可以明显改善触发瞬间的严重电流聚集现象,提高器件的抗雪崩击穿能力。但槽加宽后会降低槽形栅多晶硅结构的联栅晶体管导通时的电流能力,因为P+型高掺杂浓度槽形栅区对导通电流的贡献是较小的,所以,槽形栅多晶硅结构的联栅晶体管的槽宽以不大于8μm为宜。
发明内容
鉴于上述,本发明的目的是在于针对现有技术的不足,提出一种新的宽槽形多晶硅联栅晶体管,它可以增强抗雪崩击穿能力,提高器件的可靠性。
为完成本发明的目的,本发明采取的技术方案是:
一种宽槽形多晶硅联栅晶体管,在其硅衬底片的上层为第一导电类型高电阻率层,在其硅衬底片的下层为第一导电类型低电阻率层、在硅衬底片的上表面有多条第一导电类型的高掺杂浓度的发射区,每条发射区的上面连接着掺杂多晶硅层,掺杂多晶硅层与发射极金属层连接,每条发射区的周围有第二导电类型的基区,基区的侧面连着掺杂浓度比基区高、深度比基区深度深的第二导电类型的槽形栅区,每条槽的底面和侧面覆盖着绝缘层,侧面绝缘层延伸到硅衬底片的上表面,槽形栅区与栅极金属层相连,硅衬底片的上层位于基区以下和槽形栅区以下的部分为集电区,硅衬底片的下层是集电极,集电极的下表面与集电极金属层相连,其特征在于:
所述发射区的结深大于1μm;
所述基区的结深为4.5-8μm;
所述槽形栅区的结深为6.5-12μm;
两个相邻的槽形栅区与基区的交界处之间的距离小于槽形栅区的底部到硅衬底片的上表面的距离与基区的结深之差的2.5倍;
所述槽形栅区的槽的宽度大于3.5μm。
此外:
所述硅衬底片的第一导电类型的上层分为两层,靠上一层的电阻率高于下一层。
所述第一导电类型是N型,第二导电类型是P型,或所述第一导电类型是P型,第二导电类型是N型。
与现有技术相比,本发明的有益效果是:
提高联栅晶体管的电流密度,改善电流分布的均匀性,抗击高压大电流雪崩击穿的能力增强,在应用中的失效率可降低1-2个数量级;
同时降低生产工艺难度;
具有显著的低成本、高性价比的功效。
附图说明:
图1和图2是已有技术的结构示意图;
图3是本发明的一个实施例的结构示意图;
图4是本发明采用第一导电类型的上层为两层的另一实施例的结构图。
具体实施方式:
在图3所示的宽槽形多晶硅联栅晶体管的实施例中,硅衬底4的下层42为集电极,其为厚度420μm电阻率0.01Ω·cm的N+型硅,上层41为集电区,其为厚度60μm电阻率35Ω·cm的N-型硅。在硅衬底片4的上表面开有多条平行的长条形槽5,槽5宽4μm,槽5深3μm,两个相邻槽5的间距为20μm。槽底通过注入硼离子并加以推进而形成P+型高浓度槽形栅区6,硼的表面浓度为1E19-2E20/cm3,结深10μm。硅衬底上层41的上表面通过硼离子注入和扩散,形成P型基区2,P型基区2中硼的表面浓度为1E17-3E18/cm3,结深6um。P+型槽形栅区6的底部到硅衬底片4的上表面的距离为13um。P+型槽形栅区6的底部到硅衬底片4的上表面的距离与P型基区2的结深之差为7um。两个P+型槽形栅区6与P型基区2的交界处之间的距离为5-6um。硅衬底上层41的上表面覆盖着厚度为0.5-0.6um的掺磷多晶硅层9,掺磷多晶硅层9与槽5的底部和侧面之间隔着一层由二氧化硅、磷硅玻璃、氮化硅或它们的复合物构成的绝缘层7,绝缘层7延伸到硅衬底片4的上表面,绝缘层7的厚度为0.3-1um,在两个相邻槽5之间的硅衬底上层41的上表面为高磷浓度N+型发射区3,磷的表面浓度高达2-9E20/cm3,N+型发射区3的深度为2.5um。N+型发射区3是通过把绝缘层7开孔,使掺磷多晶硅层9与硅衬底上层41的上表面相连,并通过掺磷多晶硅层9把磷扩散进入硅衬底上层41的上表面而形成的。发射极金属层1是厚度为4um的铝层,集电极金属层8是厚度为1um的钛镍银三层金属。本实施例与图2所示的联栅晶体管相比,抗击雪崩击穿的能量增加1倍,在应用中的失效率降低1-2个数量级。
以下是把图2所示的槽形栅多晶硅结构的联栅晶体管(简称A管)和本发明的宽槽形多晶硅联栅晶体管(简称B管)用于节能灯电子镇流器中的失效情况的对比结果和生产情况改进及终端用户使用情况的对比:
一高压开关冲击试验
用于3U型节能灯的电子镇流器,节能灯的灯管长110mm,管径Φ12mm,功率为26w。试验条件为:输入电压300V,每分钟开关1次,A管和B管各做100只。结果,A管平均抗冲90次,B管平均抗冲5000次以上。B管的失效率比A管低1.5个数量级,所以,本发明与已有技术相比,可获得更高的可靠性。
二热冲试验
用于3U型节能灯的电子镇流器,节能灯的灯管长110mm,管径Φ12mm。分别采用A管和B管并相应调整线路,检测能够通过85℃的环境温度下抗击270V冲击20次的最大功率。结果:采用A管只能达到20-21W,采用B管可达到23-24W,采用B管结构的功率相当于采用A管结构但管芯面积必须增加50%才能达到的功率。由此可见,本发明与已有技术相比,降低成本、提高性价比的功效十分显著。
三生产情况改进对比
槽形栅多晶硅结构的联栅晶体管是槽型结构,槽内的胶是平面的胶的2倍厚。由于该槽设计较窄,槽内的胶难除净。若在蒸铝前胶除不净,会造成β极不均匀;若在蒸铝后胶除不净,会造成击穿电压蠕变,导致产品合格率平均只有70%左右。而本发明的宽槽形多晶硅联栅晶体管,槽加宽,槽内的胶容易除净,使得目前产品合格率平均能达到95%以上。这说明本专利提出的宽槽形多晶硅联栅晶体管,大大地解决了生产加工难度,便于规模化生产。
四终端用户使用情况对比
使用A管生产,终端客户一般生产线上控制的损坏率为3%左右;使用B管生产,终端客户一般生产线上控制的损坏率可以降低到0.5%左右。这说明B管的可靠性在终端客户生产使用中远远大于A管。
图4是本发明的另一个较好的实施例。它与图3的不同之处在于:硅衬底片的上层N-型高阻层41分为两层,靠上面一层411的电阻率高些,为60Ω·cm,厚度为20um,靠下面一层412的电阻率低些,为20Ω·cm,厚度为40um。这种双层结构的高阻层,能够有效地抑制集电极与基极之间的PN结势垒在大电流的转移收缩效应,提高器件的抗雪崩击穿能力,从而提高了器件长期工作的可靠性。
本发明可以取第一导电类型为N型、第二导电类型为P型,形成NPN晶体管;也可以取第一导电类型为P型、第二导电类型为N型,形成PNP晶体管。
需要申明的是,上述实施例仅用于对本发明进行说明而非对本发明进行限制,因此,对于本领域的技术人员来说,在不背离本发明精神和范围的情况下对它进行各种显而易见的改变,都应在本发明的保护范围之内。

Claims (4)

1.一种宽槽形多晶硅联栅晶体管,在其硅衬底片的上层为第一导电类型高电阻率层,在其硅衬底片的下层为第一导电类型低电阻率层、在硅衬底片的上表面有多条第一导电类型的高掺杂浓度的发射区,每条发射区的上面连接着掺杂多晶硅层,掺杂多晶硅层与发射极金属层连接,每条发射区的周围有第二导电类型的基区,基区的侧面连着掺杂浓度比基区高、深度比基区深度深的第二导电类型的槽形栅区,每条槽的底面和侧面覆盖着绝缘层,侧面绝缘层延伸到硅衬底片的上表面,槽形栅区与栅极金属层相连,硅衬底片的上层位于基区以下和槽形栅区以下的部分为集电区,硅衬底片的下层是集电极,集电极的下表面与集电极金属层相连,其特征在于:
所述发射区的结深大于1μm;
所述基区的结深为4.5-8μm;
所述槽形栅区的结深为6.5-12μm;
两个相邻的槽形栅区与基区的交界处之间的距离小于槽形栅区的底部到硅衬底片的上表面的距离与基区的结深之差的2.5倍;
所述槽形栅区的槽的宽度大于3.5μm。
2.如权利要求1所述的宽槽形多晶硅联栅晶体管,其特征在于:
所述硅衬底片的第一导电类型的上层分为两层,靠上一层的电阻率高于下一层。
3.如权利要求1或2所述的宽槽形多晶硅联栅晶体管,其特征在于:
所述第一导电类型是N型,第二导电类型是P型。
4.如权利要求1或2所述的宽槽形多晶硅联栅晶体管,其特征在于:
所述第一导电类型是P型,第二导电类型是N型。
CN2008100067523A 2008-01-31 2008-01-31 宽槽形多晶硅联栅晶体管 Expired - Fee Related CN101499487B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008100067523A CN101499487B (zh) 2008-01-31 2008-01-31 宽槽形多晶硅联栅晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008100067523A CN101499487B (zh) 2008-01-31 2008-01-31 宽槽形多晶硅联栅晶体管

Publications (2)

Publication Number Publication Date
CN101499487A CN101499487A (zh) 2009-08-05
CN101499487B true CN101499487B (zh) 2011-04-13

Family

ID=40946456

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100067523A Expired - Fee Related CN101499487B (zh) 2008-01-31 2008-01-31 宽槽形多晶硅联栅晶体管

Country Status (1)

Country Link
CN (1) CN101499487B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101908508B (zh) * 2009-06-05 2013-05-29 中芯国际集成电路制造(上海)有限公司 半导体存储器的制造方法
CN106298895A (zh) * 2015-05-14 2017-01-04 李思敏 一种晶体管

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5350934A (en) * 1992-03-05 1994-09-27 Kabushiki Kaisha Toshiba Conductivity modulation type insulated gate field effect transistor
CN2366973Y (zh) * 1999-04-26 2000-03-01 李思敏 常闭型槽形栅静电感应器件

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5350934A (en) * 1992-03-05 1994-09-27 Kabushiki Kaisha Toshiba Conductivity modulation type insulated gate field effect transistor
CN2366973Y (zh) * 1999-04-26 2000-03-01 李思敏 常闭型槽形栅静电感应器件

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2000-31483A 2000.01.28

Also Published As

Publication number Publication date
CN101499487A (zh) 2009-08-05

Similar Documents

Publication Publication Date Title
CN100428490C (zh) 绝缘栅型晶体管以及逆变器电路
DE10330571B4 (de) Vertikales Leistungshalbleiterbauelemente mit Injektionsdämpfungsmittel im Randbereich und Herstellungsverfahren dafür
CN101527324B (zh) 双向低压穿通瞬态电压抑制二极管及其制作方法
CN101877352A (zh) 反向导通半导体器件
CN105428415B (zh) Nldmos器件及其制造方法
CN101393928A (zh) 一种阳极短路的隧道泵igbt
CN102254828A (zh) 具有反向快速恢复特性的超结结构半导体器件制造方法
CN101499487B (zh) 宽槽形多晶硅联栅晶体管
CN105552109B (zh) 一种短路阳极横向绝缘栅双极型晶体管
CN101552285B (zh) 槽形栅掺砷多晶硅结构的联栅晶体管
CN1135632C (zh) 联栅晶体管
CN101527317A (zh) 槽形栅多晶硅结构的联栅晶体管
CN102403337B (zh) 半导体装置
CN101308869B (zh) 绝缘栅型晶体管以及逆变器电路
CN104218076B (zh) 双高阻层槽形栅多晶硅结构的联栅晶体管
CN107768433A (zh) 绝缘栅双极晶体管及其制作方法、ipm模块、以及空调器
CN104167356B (zh) 绝缘栅双极型晶体管及其制备方法
CN102751284B (zh) 集成二极管的槽形栅多晶硅结构的联栅晶体管
CN102751322B (zh) 槽形栅多晶硅结构的联栅晶体管及其制作方法
CN103579323B (zh) 一种宽元胞绝缘栅双极型晶体管
CN109256423B (zh) 一种氧化槽交替隔离型绝缘栅双极晶体管及其制备方法
CN106024875A (zh) 一种快关断绝缘体上硅横向绝缘栅双极型晶体管器件
CN201904340U (zh) 绝缘体上硅的n型横向绝缘栅双极晶体管
CN102751321B (zh) 一种槽形栅多晶硅结构的联栅晶体管
CN105552110A (zh) 一种高雪崩耐量的功率半导体晶体管结构及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: BEIJING SUNBAY ELECTRONICS CO., LTD.

Effective date: 20130724

Owner name: LI SIMIN

Free format text: FORMER OWNER: BEIJING SUNBAY ELECTRONICS CO., LTD.

Effective date: 20130724

C41 Transfer of patent application or patent right or utility model
C53 Correction of patent for invention or patent application
CB03 Change of inventor or designer information

Inventor after: Li Simin

Inventor before: The inventor has waived the right to be mentioned

COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 100055 FENGTAI, BEIJING TO: 100011 CHAOYANG, BEIJING

Free format text: CORRECT: INVENTOR; FROM: REQUEST NOT TO RELEASE THE NAME TO: LI SIMIN

TR01 Transfer of patent right

Effective date of registration: 20130724

Address after: 100011, No. 3, unit 8, building 202, three West Lane, Chaoyang District, Beijing,

Patentee after: Li Simin

Patentee after: Beijing Sunbay Electronics Co., Ltd.

Address before: 100055, 907B, Fengtai District Rongxin building, Beijing

Patentee before: Beijing Sunbay Electronics Co., Ltd.

DD01 Delivery of document by public notice

Addressee: Chen Jinmin

Document name: Notification of Passing Examination on Formalities

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110413

Termination date: 20170131

CF01 Termination of patent right due to non-payment of annual fee