CN102751321B - 一种槽形栅多晶硅结构的联栅晶体管 - Google Patents

Abstract

本发明涉及槽形栅多晶硅结构的联栅晶体管，在下层为第一导电类型低电阻率层、上层为第一导电类型高电阻率层的硅衬底片的上表面有多个第一导电类型的高掺杂浓度的发射区，发射区的上面连接着掺杂多晶硅层，其特点是两个相邻的槽形栅区的槽的距离为2--10μm：所述的两个相邻的槽形栅区互相交叠。本发明的优点是：开关速度快，抗冲击能力强，应用功率大，可靠性高。

Description

一种槽形栅多晶硅结构的联栅晶体管

技术领域

本发明涉及一种联栅晶体管，属于硅半导体功率器件技术领域。

背景技术

2000年，中国发明专利ZL00100761.0提出了一种槽形栅多晶硅结构的联栅晶体管，其结构的原理如图1所示：在下层为第一导电类型低电阻率层42、上层为第一导电类型高电阻率层41的硅衬底片4的上表面，有多条第一导电类型的高掺杂浓度的发射区3，发射区3通过掺杂多晶硅层9与发射极金属层1连接，每条发射区3的周围有第二导电类型的基区2，基区2的侧面连着第二导电类型掺杂浓度比基区2高、深度比基区2深度深的栅区6，栅区6与栅极金属层相连，硅衬底片4的上层41在基区2以下和栅区6以下的部分为集电区，硅衬底片4的下层42是集电极，集电极42的下表面与集电极金属层8相连，其中：栅区6是槽形的，该槽5的底部是第二导电类型高掺杂区：发射区3的上面连接着第一导电类型的掺杂多晶硅层9，该掺杂多晶硅层9与发射极金属层1连接：每条槽5的底面和侧面覆盖着绝缘层7，侧面的绝缘层7延伸到硅衬底片4的上表面。这种槽形栅多晶硅结构的联栅晶体管可以比此前的平面结构的联栅晶体管获得更大的电流密度、更均匀的电流分布、更快的开关速度、更高的可靠性。

传统的联栅晶体管要求薄基区，以实现高速度和高增益，高增益就意味着大电流。高校教材《功率MOSFET与高压集成电路》第333-334页对此有专门论述。在已有技术的槽形栅多晶硅结构的联栅晶体管中，两个相邻的槽形栅区的槽之间的距离(以下简称槽距)比较宽，而且两个相邻槽形栅区分离一定的距离。如中国发明专利ZL200810007652.3的宽槽形栅多晶硅联栅晶体管的实施例和中国发明专利ZL200810101433.0的槽形栅多晶硅结构的联栅晶体管的实施例的槽距为20μm。市售的槽形栅多晶硅结构的联栅晶体管的两个相邻槽形栅区分离6-12μm。槽形栅区也可以看作高掺杂的厚基区。栅区的杂质浓度比基区大，深度比基区深。槽距小并且相邻槽形栅区交叠就等于平均基区加厚，导致通态最大电流Icm变小。经实测，槽距20μm相邻栅区间距10μm的槽形栅多晶硅结构的联栅晶体管，其最大电流是槽距10μm相邻栅交叠2μm的最大电流Icm的3倍。过去一盲认为，在节能灯电子镇流器中，Icm大的联栅晶体管容易起辉，高温高压启动时不易进入放大区而烧毁，适用于较大的功率。所以，已有技术的槽形栅多晶硅结构的联栅晶体管都采用槽距比较大而且相邻槽形栅区间距大的结构。

然而，经过系统实验之后发现，上述结果是在线路上采用弱驱动的条件下得到的。传统的驱动电流Ib仅为主电流Ic的25-35％，属于弱驱动。而采用强驱动，使驱动电流Ib达到主电流Ic的60-70％时，情况就发生了变化。采用槽距比较小而且相邻槽形栅区重叠的槽形栅多晶硅结构的联栅晶体管，不仅低温低压下好启动、高温高压下不会进入放大区，而且，可适用于更大的功率，更加抗冲击，具有更高的可靠性。

槽形栅多晶硅结构的联栅晶体管主要应用于30-50KHZ的功率开关线路。其功耗主要是开关功耗。Icm大，只对降低静态功耗有利，对整个功耗的影响不大。槽形栅区是低阻通道，槽距小，表示相邻的槽形栅区距离靠近，低阻通道密集。相邻槽形栅区交叠，从杂质浓度低的基区到杂质浓度高的栅区的道路宽畅。这两个因数，对基区的快速充放电很有利，从而提高了开关速度，降低了开关功耗，降低了管温。在最严酷的高温高压环境中。如把节能灯放在90度的烘箱中用280V高压下进行考核，采用槽距20μm相邻栅区间距10μm的槽形栅多晶硅结构的联栅晶体管，其管温比槽距10μm相邻槽形栅区交叠2μm的管温高10多度。这个结果，反映了后者的开关速度比前者快，后者的开关功耗比前者小，虽然前者的最大电流Icm是后者的3倍。管子的温度越低，越适合于大功率应用。而且，槽距较窄且相邻槽形栅区交叠较深的联栅晶体管的静电屏蔽效应更佳，抗击二次击穿能力更强，更适合于大功率应用。

发明内容

鉴于上述，本发明的目的是提供一种槽形栅多晶硅结构的联栅晶体管，它可以提供更快的开关速度和更大的功率，具有更强的抗击冲击能力和更高的可靠性。

为完成本发明的目的，本发明采取的技术方案是：

一种槽形栅多晶硅结构的联栅晶体管，在下层为第一导电类型低电阻率层、上层为第一导电类型高电阻率层的硅衬底片的上表面有多个第一导电类型的高掺杂浓度的发射区，发射区的上面连接着第一导电类型的掺杂多晶硅层，该掺杂多晶硅层与发射极金属层连接，每个发射区的周围有第二导电类型的基区，基区的侧下面连着掺杂浓度比基区高、深度比基区深度深的第二导电类型的槽形栅区，每条槽的底面和侧面覆盖着绝缘层，侧面绝缘层延伸到硅衬底片的上表面，栅区与栅极金属层相连，硅衬底片的上层位于基区以下和栅区以下的部分为集电区，硅衬底片的下层是集电极，集电极的下表面与集电极金属层相连，其特征在于：

所述两个相邻的槽形栅区的槽的距离为2--10μm：

所述两个相邻的槽形栅区互相交叠。

进一步地：

所述槽的宽度大于2.0μm。

所述槽形栅区的槽的侧面与表面的夹角大于60度。

所述硅衬底片的第一导电类型的上层分为两层，靠上一层的电阻率高于下一层。

在所述第一导电类型和第二导电类型中，一个是P型，另一个是N型。

与现有技术相比，本发明的有益效果是：开关速度快，抗冲击的能力增强，适用于更高的功率，可靠性提高。

附图说明：

图1是已有技术的结构示意图：

图2是本发明的一个实施例的结构示意图：

图3是本发明采用第一导电类型的上层为两层的另一实施例的结构示意图。

具体实施方式：

实施例1

在图2所示的槽形栅多晶硅结构的联栅晶体管的实施例中，硅衬底4的下层42为集电极，其为厚度420μm电阻率0.01Ω·cm的N⁺型硅，上层41为厚度60μm电阻率35Ω·cm的N^-型硅。集电极42的下表面与集电极金属层8相连。在硅衬底片4的上表面开有多条平行的长条形槽5，两个相邻槽5之间的间距(A至B之间)为8μm，槽5深3μm，槽的宽度为4μm，槽的侧面与表面的夹角α为80度。槽底通过注入硼离子并加以推进而形成P⁺型高浓度槽形栅区6，硼的表面浓度为IE19-2E20/cm³，结深10μm，相邻两个槽形栅区互相交叠。硅衬底上层41的上表面通过硼离子注入和扩散，形成P型基区2，P型基区2中硼的表面浓度为1E17-3E18/cm³，结深3.5μm。硅衬底上层41的上表面覆盖着厚度为0.5-0.6μm的掺磷多晶硅层9，掺磷多晶硅层9与槽5的底部和侧面之间隔着一层由二氧化硅、磷硅玻璃、氮化硅或它们的复合物构成的绝缘层7，绝缘层7延伸到硅衬底片4的上表面，绝缘层7的厚度为0.3-1μm，在两个相邻槽5之间的硅衬底上层41的上表面有高磷浓度N⁺型发射区3，磷的表面浓度高达2-9E20/cm³，N⁺型发射区3的深度为1.5μm。N⁺型发射区3是通过把绝缘层7开孔，使掺磷多晶硅层9与硅衬底上层41的上表面相连，并通过掺磷多晶硅层9把磷扩散进入硅衬底上层41的上表面而形成的。发射极金属层1是厚度为4μm的铝层，集电极金属层8是厚度为1μm的钛镍银三层金属。在Ic＝250mA的测试条件下，本实施例的存储时间ts仅为0.4μs.而已有技术的槽距为20μm相邻槽形栅区离开10μm的联栅晶体管的ts则高达1.2μs。在相同功率的节能灯高温开关冲击10000次的实验中，本实施例的失效率仅为0.8％.而使用已有技术的槽距为20μm相邻槽形栅区离开10μm的管芯面积相同的联栅晶体管的失效率高达75％。

对于本实施例所能实现的节能灯的功率，在已有技术中，必须用两倍管芯面积的槽距为20μm相邻槽形栅区间距10μm的联栅晶体管才能达到。

实施例2

图3是本发明的另一个较好的实施例。它与实施例1的不同之处在于：硅衬底片的上层N^-型高阻层41分为两层，靠上面一层411的电阻率高些，为60Ω·cm，厚度为20μm，靠下面一层412的电阻率低些，为20Ω·cm，厚度为40μm。这种双层结构的高阻层，能够有效地抑制集电极与基极之间的PN结势垒在大电流的转移收缩效应，提高器件的抗雪崩击穿能力，从而进一步提高了器件长期工作的可靠性。

本发明可以取第一导电类型为N型、第二导电类型为P型，形成NPN晶体管：也可以取第一导电类型为P型、第二导电类型为N型，形成PNP晶体管。

槽形栅多晶硅结构的联栅晶体管的关键结构参数是两个相邻槽形栅区的槽的距离。对工艺条件相同而槽距大小不同的几种槽形栅多晶硅结构的联栅晶体管进行节能灯高温开关冲击10000次的试验，试验结果是：槽形栅多晶硅结构的联栅晶体管的槽距为20μm的失效率达到53％，槽距为16μm的失效率为35％，槽距为12μm的失效率为10％，槽距为10μm的失效率仅为3％。从试验结果能够看到：槽距小一些，抗击冲击的能力更强一些。另一组试验是通过不同的工艺，使得槽距同为10μm的其中一种的相邻槽形栅区分离2μm，另一种交叠2μm。把这两种管子进行节能灯高温开关冲击10000次，结果，前者的失效率为3％，后者的失效率为0.5％。

在节能灯功率为24W的500小时高温老化耐久性考核中，槽距20μm相邻槽形栅区分离8μm的槽形栅多晶硅结构的联栅晶体管仅50小时就失效65％，槽距10μm相邻槽形栅区交叠2μm的槽形栅多晶硅结构的联栅晶体管100％通过考核。当把节能灯功率降到21W时，前者也能达到99％的合格率。

槽距越小越不好制作，在常规工艺中，能够做到槽距10μm同时各项参数达标。采用更精密的设备，更巧妙的设计和更严格的工艺控制，可以把槽距进一步减小。现在已经能够做到槽距8μm其至6μm，同时各项参数达标。但是槽距不宜小于2μm，因为两个相邻槽之间设有发射区，发射区需要占一定的空间。而且槽距太小，对电流贡献很小的槽的下方所占的区域就太大了，这就大大缩小了贡献电流的有效面积。所以，槽距以2-10μm为宜。

槽形栅多晶硅结构的联栅晶体管的槽的宽度不能太窄。槽的宽度过窄，不仅低阻通道不够畅通，更严重的是，在金属化时，不管是采用溅射或者是采用蒸发的方法，槽的侧壁的金属层都很薄。即使加长溅射时间或是蒸发时间，上表面的金属层的厚度随之增加，但是，侧壁的金属层却不能增加。槽的宽度越窄，侧壁的金属层越薄，发射极金属条的电阻越大，整个管芯的电流就越不均匀。因此，槽的宽度宜大于2μm。

槽形栅多晶硅结构的联栅晶体管的槽形栅区是在挖槽后通过离子注入和高温扩散形成的。离子注入的方向是垂盲于表面。所以，槽的侧面与表面的夹角宜小于90度，使离子能够注射到侧壁并在高温扩散之后，在槽形栅区靠槽的侧面的部分形成较低阻区域。通过这个较低阻区域，使基区与槽形栅区槽的底部的低阻通道相连接得更通畅，使基区电流的注入和抽取更加均匀、快速。但是，槽的侧面与表面的夹角也不能太小，夹角太小意味着要获得同样的槽深、同样的静电屏蔽效果，需要的槽宽更大。而槽的下方对电流的贡献是很小的。所以，槽的侧面与表面的夹角一般取70-85度，最小也应该大于60度。

本发明的发射区的形状可以为条形、正方形、六角形、圆形或其他形状，通常采用条形。为简便，说明书的多处描述采用了发射区为条形，基区为条形，槽为条形，由互相正交的槽围成的台面为条形。这是一种普通的功率晶体管的指叉形结构。

本发明的发射区的周围连接有第二导电类型的基区，在槽距比较小、发射区的窗口比较大的情况下，发射区的周围也可以盲接连接到槽形栅区的槽的侧壁绝缘层。

在本发明的描述中，所谓槽距是指两个相邻槽形栅区的硅槽的侧面的顶部之间的距离，如图2中A到B的距离。所谓槽宽是指槽形栅区的硅槽的侧面的顶部的宽度，如图2中B到C的距离。所谓槽的侧面与表面的夹角是指槽的侧面的延长面与表面的夹角α。

在本发明中，两个相邻槽形栅区交叠，基区的底面可以在交叠区域里面，也可以超出交叠区域，在交叠区域下方。在两个相邻槽形栅区互相交叠的情况下，可以不制基区，交叠部分就是基区。但是，不制基区的联栅晶体管性能的一致性不如专门制做基区的好。因为工艺实施的偏差，使得各个管芯之间的交叠程度分散，单靠交叠部分作为基区，就会造成各个管芯的基区离散性大，从而造成联栅晶体管的性能分散性大。

需要申明的是，上述实施例仅用于对本发明进行说明而非对本发明进行限制，因此，对于本领域的技术人员来说，在不背离本发明精神和范围的情况下对它进行各种显而易见的改变，都应在本发明的保护范围之内。

Claims (9)

1.一种槽形栅多晶硅结构的联栅晶体管，在下层为第一导电类型低电阻率层、上层为第一导电类型高电阻率层的硅衬底片的上表面有多个第一导电类型的高掺杂浓度的发射区，发射区的上面连接着第一导电类型的掺杂多晶硅层，该掺杂多晶硅层与发射极金属层连接，每个发射区的周围有第二导电类型的基区，基区的侧下面连着掺杂浓度比基区高、深度比基区深度深的第二导电类型的槽形栅区，每条槽的底面和侧面覆盖着绝缘层，侧面绝缘层延伸到硅衬底片的上表面，栅区与栅极金属层相连，硅衬底片的上层位于基区以下和栅区以下的部分为集电区，硅衬底片的下层是集电极，集电极的下表面与集电极金属层相连，其特征在于：

相邻的槽形栅区的槽的距离为2--10μm；

相邻的槽形栅区互相交叠。

2.如权利要求1所述的槽形栅多晶硅结构的联栅晶体管，其特征在于：所述槽的宽度大于2.0μm。

3.如权利要求1或2所述的槽形栅多晶硅结构的联栅晶体管，其特征在于：所述槽形栅区的槽的侧面与表面的夹角大于60度。

4.如权利要求1或2所述的槽形栅多晶硅结构的联栅晶体管，其特征在于：所述硅衬底片的第一导电类型的上层分为两层，靠上一层的电阻率高于下一层。

5.如权利要求3所述的槽形栅多晶硅结构的联栅晶体管，其特征在于：所述硅衬底片的第一导电类型的上层分为两层，靠上一层的电阻率高于下一层。

6.如权利要求1或2所述的槽形栅多晶硅结构的联栅晶体管，其特征在于：在所述第一导电类型和第二导电类型中，一个是P型，另一个是N型。

7.如权利要求3所述的槽形栅多晶硅结构的联栅晶体管，其特征在于：在所述第一导电类型和第二导电类型中，一个是P型，另一个是N型。

8.如权利要求4所述的槽形栅多晶硅结构的联栅晶体管，其特征在于：在所述第一导电类型和第二导电类型中，一个是P型，另一个是N型。

9.如权利要求5所述的槽形栅多晶硅结构的联栅晶体管，其特征在于：在所述第一导电类型和第二导电类型中，一个是P型，另一个是N型。