CN101483045B - 布线电路基板 - Google Patents

布线电路基板 Download PDF

Info

Publication number
CN101483045B
CN101483045B CN200910002945.6A CN200910002945A CN101483045B CN 101483045 B CN101483045 B CN 101483045B CN 200910002945 A CN200910002945 A CN 200910002945A CN 101483045 B CN101483045 B CN 101483045B
Authority
CN
China
Prior art keywords
wiring
thickness
insulating layer
insulation course
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200910002945.6A
Other languages
English (en)
Other versions
CN101483045A (zh
Inventor
要海贵彦
大泽徹也
大薮恭也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN101483045A publication Critical patent/CN101483045A/zh
Application granted granted Critical
Publication of CN101483045B publication Critical patent/CN101483045B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/4806—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives
    • G11B5/484—Integrated arm assemblies, e.g. formed by material deposition or by etching from single piece of metal or by lamination of materials forming a single arm/suspension/head unit
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/4806—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives
    • G11B5/486—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives with provision for mounting or arranging electrical conducting means or circuits on or along the arm assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0248—Skew reduction or using delay lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672—Superposed layout, i.e. in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Adjustment Of The Magnetic Head Position Track Following On Tapes (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

本发明提供布线电路基板，该布线电路基板具备第1绝缘层，形成于第1绝缘层上的第1布线，形成于第1绝缘层上、被覆第1布线的第2绝缘层，形成于第2绝缘层上、与第1布线在厚度方向上对向配置的第2布线。第1布线的厚度为1μm以下，且为第2绝缘层的厚度的3分之1以下。

Description

布线电路基板
技术领域
本发明涉及布线电路基板，详细地说，本发明涉及带电路的悬挂基板、柔性布线电路基板或多层布线电路基板等布线电路基板。
背景技术
近年来，为应对布线的高密度化，带电路的悬挂基板和柔性布线电路基板等布线电路基板中，作为布线的结构，已知一方的布线和另一方的布线在厚度方向上夹住绝缘层并对向配置的双层(double-decker)结构。
例如，提出了一种碟片用悬挂板，为抑制导体层的串扰的发生，该悬挂板具备：绝缘层的第2层(下侧绝缘层)，形成于该下侧绝缘层上的第2导体(下侧导体)，被覆该下侧绝缘层和下侧导体的绝缘层的第1层(上侧绝缘层)，以与第2导体在厚度方向上对向配置的形态形成于该上侧绝缘层上的第1导体(上侧导体)(例如参照日本专利特开2004-133988号公报)。
发明内容
但是，日本专利特开2004-133988号公报中提出的碟片用悬挂板中，下侧导体的厚度相对于上侧绝缘层的厚度形成得比较厚(具体来说要厚约一半的厚度)。
因此，在下侧导体的宽幅方向的两端部，在上侧绝缘层易产生与下侧导体对应的较大的阶差。结果，存在碟片用悬挂板上易产生凹凸这样的不良情况。
此外，为防止该凹凸的产生，将上侧绝缘层的厚度加厚即可，但如果将上侧绝缘层的厚度加厚，则存在碟片用悬挂板的厚度增厚、无法将其薄型化这样的不良情况。
此外，双层结构中，如果在形成有该阶差的上侧绝缘层上形成上侧导体，使其与下侧导体在厚度方向上对向，则有可能因阶差而导致上侧导体的位置偏移，使上侧导体的配置精度下降。结果，存在下侧导体及上侧导体的阻抗变得不稳定这样的不良情况。
本发明的目的是提供平坦的、且在谋求薄型化的同时可以使第1布线及第2布线的阻抗稳定的布线电路基板。
本发明的布线电路基板的特征在于，具备：第1绝缘层，形成于上述第1绝缘层上的第1布线，形成于上述第1绝缘层上、用于被覆上述第1布线的第2绝缘层，形成于上述第2绝缘层上、与上述第1布线在厚度方向上对向配置的第2布线；上述第1布线的厚度为1μm以下，且为上述第2绝缘层的厚度的3分之1以下。
该布线电路基板中，第1布线的厚度为1μm以下，且为第2绝缘层的厚度的3分之1以下，所以第2绝缘层的厚度不会形成得较厚，可平坦地形成。因此，可使布线电路基板平坦且薄型化。
此外，第2布线形成于平坦的第2绝缘层上，所以可提高第2布线的配置精度。结果，可确实地使第1布线及第2布线的阻抗稳定。
此外，本发明的布线电路基板中，较好的是上述第1布线隔开间隔平行地设置多条，上述各第1布线间的间隔比上述各第1布线的宽度长。
各第1布线间的间隔比各第1布线的宽度长的情况下，虽然容易在第2绝缘层产生阶差，但是该布线电路基板中，第1布线的厚度是上述特定的厚度，且第1布线的厚度和第2绝缘层的厚度关系是上述特定的关系，因此可防止第2绝缘层中的阶差的产生，平坦地形成第2绝缘层。
此外，本发明的布线电路基板中，较好的是上述第1布线以物理蒸镀法形成。
该布线电路基板中，第1布线以物理蒸镀法形成，所以能够以上述特定的厚度形成第1布线。
此外，本发明的布线电路基板中，较好的是还具备形成于上述第2绝缘层上、用于被覆上述第2布线的至少1个绝缘层以及形成于该绝缘层上的至少1条布线，上述布线与上述第2布线在厚度方向上对向配置。
通过进一步形成绝缘层及布线来使布线电路基板多层化的情况下，虽然容易在绝缘层产生阶差，但是该布线电路基板中，第1布线的厚度是上述特定的厚度，且第1布线的厚度和第2绝缘层的厚度关系是上述特定的关系，因此可防止绝缘层中的阶差的产生，平坦地形成绝缘层。
附图说明
图1是表示本发明的布线电路基板的一种实施方式的主要部分剖视图。
图2是表示图1所示的布线电路基板的制造方法的工序图，
(a)表示准备金属支持基板的工序，
(b)表示在金属支持基板上形成基底绝缘层的工序，
(c)表示在基底绝缘层上形成第1布线的工序，
(d)表示在基底绝缘层上形成中间绝缘层的工序，
(e)表示在中间绝缘层上形成第2布线的工序，
(f)表示在中间绝缘层上形成被覆绝缘层的工序。
图3是用于说明图2所示的带电路的悬挂基板的制造方法中的(c)在基底绝缘层上形成第1布线的工序的另一张工序图，
(a)表示在基底绝缘层的整个上表面形成第1导体层的工序，
(b)表示在第1导体层上形成第1蚀刻保护层的工序，
(c)表示对从第1蚀刻保护层露出的第1导体层进行蚀刻的工序，
(d)表示除去第1蚀刻保护层的工序。
图4是用于说明图2所示的带电路的悬挂基板的制造方法中的(e)在中间绝缘层上形成第2布线的工序的另一张工序图，
(a)表示在中间绝缘层的整个上表面形成第2导体层的工序，
(b)表示在第2导体层上形成第2蚀刻保护层的工序，
(c)表示对从第2蚀刻保护层露出的第2导体层进行蚀刻的工序，
(d)表示除去第2蚀刻保护层的工序。
图5是表示作为本发明的布线电路基板的另一种实施方式的多层布线电路基板(具备3层布线电路图案的形态)的主要部分剖视图。
图6是表示比较例1及2的带电路的悬挂板的主要部分剖视图。
具体实施方式
图1是表示本发明的布线电路基板的一种实施方式的主要部分剖视图，图2～4是表示图1所示的布线电路基板的制造方法的工序图。
图1中，该布线电路基板1是搭载有硬盘驱动器的带电路的悬挂基板，具备：沿长边方向延伸的金属支持基板2，形成于金属支持基板2上的作为第1绝缘层的基底绝缘层3。此外，布线电路基板1具备：形成于基底绝缘层3上的第1布线4，形成于基底绝缘层3上、用于被覆第1布线4的作为第2绝缘层的中间绝缘层5，形成于中间绝缘层5上的第2布线6，形成于中间绝缘层5上、用于被覆第2布线6的作为绝缘层的被覆绝缘层7。
金属支持基板2由平板状的金属箔或金属薄板构成。金属支持基板2的厚度例如为10～30μm，较好为15～25μm。
基底绝缘层3形成于金属支持基板2的表面。更具体地说，基底绝缘层3在宽幅方向(与长边方向正交的方向)上形成于金属支持基板2的整个上表面。基底绝缘层3的厚度例如为6～15μm，较好为8～12μm。
第1布线4形成于基底绝缘层3的表面，以沿长边方向延伸的形态在宽幅方向上隔开间隔平行地设置多条(例如2条)。此外，从剖面观察，各第1布线4形成为略扁平的矩形形状。另外，各第1布线4的长边方向的两端部设置有未图示的第1端子部。这些第1布线4及第1端子部作为布线电路图案连续地形成。
并且，各第1布线4和后述的第2布线6均对应于读取布线及写入布线分别设置，更具体地说，第1布线4具备第1读取布线4R和第1写入布线4W。第1读取布线4R配置于宽幅方向的一侧(图1中的左侧)，并且第1写入布线4W与第1读取布线4R隔开间隔配置于宽幅方向的另一侧(图1中的右侧)。
此外，第1布线4的厚度(图1中以T1表示。)为1μm以下，且为后述的中间绝缘层5的厚度的3分之1以下。
即，将中间绝缘层5的厚度(从基底绝缘层3的表面到被覆绝缘层7的下表面的厚度，图1中以T2表示。)设为100％时，第1布线4的厚度T1为33.3％以下，较好为10％以下，更好为5％以下，特好为1％以下，通常设定为0.5％以上。更具体地说，第1布线4的厚度T1较好为1μm以下，更好为0.5μm以下，特好为0.1μm以下，通常为0.05μm以上。
此外，各第1布线4的宽度(宽幅方向的长度，图1中以W1表示。)较好的是比各第1布线4间的间隔(宽幅方向的间隔，第1读取布线4R及第1写入布线4W间的间隔。图1中以W2表示。)短，换言之，各第1布线4间的间隔W2较好的是设定为比各第1布线4的宽度W1长。
即，将各第1布线4间的间隔W2设为100％时，各第1布线4的宽度W1例如为25～250％，较好为60％以上不到100％。具体地说，各第1布线4的宽度W1例如为8～25μm，较好为15～20μm，此外，各第1布线4间的间隔W2例如为10～30μm，较好为20～25μm。
虽然通常在各第1布线4间的间隔W2比各第1布线4的宽度W1长的情况下容易在中间绝缘层5产生与各第1布线4对应的阶差，但是该布线电路基板1中，第1布线4的厚度T1是上述特定的厚度，且第1布线4的厚度T1和中间绝缘层5的厚度T2的关系是上述特定的关系，因此可防止该阶差的产生，平坦地形成中间绝缘层5。
中间绝缘层5被覆第1布线4及基底绝缘层3的表面。更具体地说，中间绝缘层5在宽幅方向上形成于包括第1布线4的基底绝缘层3的整个上表面。
中间绝缘层5的厚度T2被设定为使第1布线4的厚度T1为中间绝缘层5的厚度T2的3分之1以下。也就是说，中间绝缘层5的厚度T2被设定为第1布线4的厚度T1的3倍以上的厚度。更具体地说，中间绝缘层5的厚度T2例如为1～10μm，较好为2～8μm，更好为3～7μm，特好为4～6μm。
第2布线6形成于中间绝缘层5的表面，与第1布线4相对应地设置。即，第2布线6以沿长边方向延伸的形态在宽幅方向上隔开间隔平行地设置多条(例如2条)，与各第1布线4在厚度方向的上方对向配置。此外，从剖面观察，各第2布线6形成为略扁平的矩形形状。另外，各第2布线6的长边方向的两端部设置有未图示的第2端子部。这些第2布线6及第2端子部作为布线电路图案连续地形成。
并且，各第2布线6和各第1布线4均对应于读取布线及写入布线分别设置，更具体地说，第2布线6具备第2读取布线6R和第2写入布线6W。第2读取布线6R配置于宽幅方向的一侧(图1中的左侧)，并且第2写入布线6W与第2读取布线6R隔开间隔配置于宽幅方向的另一侧(图1中的右侧)。
藉此，第2读取布线6R与第1读取布线4R在厚度方向的上方对向配置，并且第2写入布线6W与第1写入布线4W在厚度方向的上方对向配置。
第2布线6的厚度无特别限制，例如设定为与第1布线4的厚度T1相同的厚度。此外，各第2布线6的宽度例如可同样地设定为与第1布线4的宽度W1相同的宽度，各第2布线6间的间隔例如可同样地设定为与第1布线4间的间隔相等的间隔。
被覆绝缘层7被覆第2布线6及中间绝缘层5的表面。更具体地说，被覆绝缘层7在宽幅方向上形成于包括第2布线6的中间绝缘层5的整个上表面。
被覆绝缘层7的厚度无特别限制，例如可设定为与中间绝缘层5的厚度T2相等的厚度。
另外，该布线电路基板1中虽未图示，但可根据需要设置形成于第1布线4表面的第1金属薄膜和形成于第2布线6表面的第2金属薄膜。未图示的第1金属薄膜及第2金属薄膜例如由镍等金属材料形成，其厚度例如为0.01～0.1μm。
接着，参照图2～4对该布线电路基板1的制造方法进行说明。
首先，该方法如图2(a)所示，准备金属支持基板2。作为形成金属支持基板2的金属材料，可使用例如不锈钢、42合金等，较好的是使用不锈钢(例如基于AISI(美国钢铁协会)的标准的SUS304等)等。
接着，该方法如图2(b)所示，在金属支持基板2上形成基底绝缘层3。
作为形成基底绝缘层3的绝缘材料，可使用例如聚酰亚胺、聚醚腈、聚醚砜、聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二酯、聚氯乙烯等合成树脂。其中，较好的是使用感光性合成树脂，更好的是使用感光性聚酰亚胺。
为形成基底绝缘层3，例如可将上述合成树脂的溶液(清漆)均匀地涂布于金属支持基板2的整个上表面，之后干燥，接着根据需要通过加热使其固化。
此外，基底绝缘层3也可通过涂布感光性的合成树脂的溶液(清漆)，干燥后进行曝光及显影，然后根据需要使其固化，从而作为图案形成。并且，基底绝缘层3的形成不限于上述方法，例如也可预先将合成树脂形成为膜，介以公知的粘接剂层将该膜贴合于金属支持基板2的表面。
接着，该方法如图2(c)所示，以上述图案在基底绝缘层3上形成第1布线4及未图示的第1端子部。
作为形成第1布线4及第1端子部的材料，可使用例如铜、镍、金、焊锡或它们的合金等金属材料。其中较好的是使用铜。
为形成第1布线4及第1端子部，可使用例如减成法、加成法等公知的图案形成法。较好的是使用减成法。
为通过减成法形成第1布线4及第1端子部，首先，如图3(a)所示在基底绝缘层3的整个上表面形成第1导体层20。
作为形成第1导体层20的方法，可使用例如物理蒸镀法(PVD法)，例如非电解镀等镀敷法，例如预先将导体形成为膜、根据需要介以粘接剂层将该膜贴合于基底绝缘层3的整个上表面的方法等各种成膜方法。这些成膜方法可单独使用或并用。
较好的是使用物理蒸镀法。如果使用物理蒸镀法，则可容易地以上述特定的厚度形成第1导体层20，该第1导体层20在之后的工序中形成第1布线4及第1端子部。
作为物理蒸镀法，可使用例如溅射法、真空蒸镀法、离子镀敷法等。较好的是使用溅射法。
接着，该方法如图3(b)所示，在第1导体层20上形成与第1布线4及第1端子部的布线电路图案相同的图案的第1蚀刻保护层21。第1蚀刻保护层21例如通过将感光胶膜(dry film photorasist)层叠于第1导体层20的整个表面，接着进行曝光及显影的公知的方法而形成。
接着，该方法如图3(c)所示，对从第1蚀刻保护层21露出的第1导体层20进行蚀刻。蚀刻使用例如氯化铁水溶液等作为蚀刻液，通过浸渍法或喷雾法进行湿法蚀刻。
然后，该方法如图3(d)所示，通过蚀刻或剥离除去第1蚀刻保护层21。
藉此，可通过减成法形成第1布线4及第1端子部。
另外，为通过加成法形成第1布线4及第1端子部，虽未图示，但例如首先通过溅射法在基底绝缘层3的整个上表面形成由铜、铬、镍及它们的合金等形成的种膜。种膜的厚度为20～500nm，较好为50～300nm。接着，在种膜的表面设置感光胶膜，对其进行曝光并显影，形成与第1布线4及第1端子部相反的图案的镀敷保护层。接着，通过镀敷在从镀敷保护层露出的种膜的表面形成第1布线4及第1端子部作为布线电路图案，接着，除去镀敷保护层及形成有镀敷保护层的部分的种膜。
藉此，如图2(c)所示以上述图案形成第1布线4及第1端子部。
然后，虽未图示，该方法中，可根据需要在第1布线4表面形成第1金属薄膜。作为形成第1金属薄膜的方法，例如可使用镀敷法，较好的是使用非电解镀等。
接着，该方法如图2(d)所示，在基底绝缘层3上形成中间绝缘层5，使其被覆第1布线4。
作为形成中间绝缘层5的绝缘材料，可使用与上述基底绝缘层3相同的绝缘材料。
为形成中间绝缘层5，例如可将上述合成树脂的溶液(清漆)均匀地涂布于包括第1布线4的基底绝缘层3的整个上表面，之后干燥，接着根据需要通过加热使其固化。
此外，中间绝缘层5也可通过涂布感光性的合成树脂的溶液(清漆)，干燥后进行曝光及显影，然后根据需要使其固化，从而作为图案形成。并且，中间绝缘层5的形成不限于上述方法，例如也可预先将合成树脂形成为膜，介以公知的粘接剂层将该膜贴合于包括第1布线4的基底绝缘层3的表面。
接着，该方法如图2(e)所示，以上述图案在中间绝缘层5上形成第2布线6及未图示的第2端子部。
作为形成第2布线6及第2端子部的材料，可使用与上述第1布线4及第1端子部相同的材料。
为形成第2布线6及第2端子部，可使用与上述相同的图案形成法，较好的是使用减成法。
为通过减成法形成第2布线6及第2端子部，首先，如图4(a)所示在中间绝缘层5的整个上表面形成第2导体层22。为形成第2导体层22，可使用与上述第1导体层20的形成相同的方法。
接着，该方法如图4(b)所示，在第2导体层22上形成与第2布线6及第2端子部的布线电路图案相同的图案的第2蚀刻保护层23。为形成第2蚀刻保护层23，可使用与上述第1蚀刻保护层21的形成相同的方法。
接着，该方法如图4(c)所示，对从第2蚀刻保护层23露出的第2导体层22进行蚀刻。第2导体层22的蚀刻可使用与上述第1导体层20的蚀刻相同的方法。
接着，该方法如图4(d)所示，通过与除去第1蚀刻保护层21的方法相同的方法除去第2蚀刻保护层23。
藉此，可通过减成法形成第2布线6及第2端子部。
另外，通过加成法形成第2布线6及第2端子部时，可使用与上述加成法相同的方法。
藉此，如图2(e)所示以上述图案形成第2布线6及第2端子部。
然后，虽未图示，该方法中，可根据需要在第2布线6表面形成第2金属薄膜。作为形成第2金属薄膜的方法，可使用与形成第1金属薄膜的方法相同的方法。
接着，该方法如图2(f)所示，在中间绝缘层5上形成被覆绝缘层7，使其被覆第2布线6。
作为形成被覆绝缘层7的材料，可使用与上述基底绝缘层3相同的绝缘材料。
为形成被覆绝缘层7，例如可将上述合成树脂的溶液(清漆)均匀地涂布于包括第2布线6的中间绝缘层5的整个上表面，之后干燥，接着根据需要通过加热使其固化。
此外，被覆绝缘层7也可通过涂布感光性的合成树脂的溶液(清漆)，干燥后进行曝光及显影，然后根据需要使其固化，从而作为图案形成。并且，被覆绝缘层7的形成不限于上述方法，例如也可预先将合成树脂形成为膜，介以公知的粘接剂层将该膜贴合于包括第2布线6的中间绝缘层5的表面。
然后，根据需要将金属支持基板2的外形加工成所要的形状，得到布线电路基板1。
由此得到的布线电路基板1的厚度(各层的总计厚度)例如为18～65μm，较好为27～63μm，除去金属支持基板2后的布线电路基板1的厚度(即基底绝缘层3、第1布线4、中间绝缘层5、第2布线6及被覆绝缘层7的总计厚度)例如为8～35μm，较好为12～28μm。
并且，该布线电路基板1中，第1布线4的厚度T1为1μm以下，且为中间绝缘层5的厚度T2的3分之1以下，所以中间绝缘层5的厚度不会形成得较厚，可平坦地形成。因此，可使布线电路基板1平坦且薄型化。
此外，第2布线6形成于平坦的中间绝缘层5上，所以可提高第2布线6的配置精度。结果，可将第1布线4及第2布线6在厚度方向上正确地对向配置，可确实地使它们的阻抗稳定。
并且，第2布线6的厚度是与第1布线4的厚度T1相同的厚度，所以被覆绝缘层7的厚度不会形成得较厚，可平坦地形成。
另外，上述说明中，由第1读取布线4R及第1写入布线4W形成第1布线4，由第2读取布线6R及第2写入布线6W形成第2布线6，但本发明不限定于此，例如，虽未图示，但可以仅由读取布线(第1读取布线4R及第2读取布线4R’)形成第1布线4，并且仅由写入布线(第1写入布线6W及第2写入布线6W’)形成第2布线6。或者也可以仅由写入布线形成第1布线4，并且仅由读取布线形成第2布线6。
此外，上述说明中，以具备金属支持基板2的带电路的悬挂基板为例对本发明的布线电路基板进行了说明，但本发明的布线电路基板不限定于此，例如，虽未图示，但也可以形成为不具备金属支持基板2的柔性布线电路基板。
图5是表示作为本发明的布线电路基板的另一种实施方式的多层布线电路基板(具备3层布线电路图案的形态)的主要部分剖视图。另外，对于与上述各部分对应的构件，在图5中标以相同的参照标号并省略其详细说明。
上述说明中，以具备第1布线4及第2布线6这2层布线电路图案的布线电路基板为例揭示了本发明的布线电路基板，但本发明的布线电路基板不限定于此，例如可以形成为具备3层以上布线电路图案的多层布线电路基板。
具体地说，如图5所示，在被覆绝缘层7上形成第3布线8，从而将本发明的布线电路基板形成为具备第1布线4、第2布线6和第3布线8这3层布线电路图案的多层布线电路基板30。
多层布线电路基板30是带多层电路的悬挂板，该多层布线电路基板30以沿长边方向延伸的形态在宽幅方向上隔开间隔平行地设置有多条(例如2条)第3布线8。此外，各第3布线8与各第2布线6在厚度方向的上方对向配置。此外，从剖面观察，各第3布线8形成为略扁平的矩形形状。
此外，多层布线电路基板30具备形成于被覆绝缘层7上、用于被覆第3布线8的堆积层(build up layer)9。堆积层9的厚度设定为与被覆绝缘层7的厚度相同的厚度。
并且，该多层布线电路基板30中，第3布线8及堆积层9形成于被覆绝缘层7上，所以虽然通常容易在多层布线电路基板中的堆积层9产生阶差，但是该多层布线电路基板30中，第1布线4、第2布线6及第3布线8的厚度是上述特定的厚度，且第1布线4的厚度T1和中间绝缘层5的厚度T2的关系是上述特定的关系，因此可防止堆积层9中的阶差的产生，平坦地形成堆积层9。因此可平坦地形成多层布线电路基板30。
实施例
下面揭示实施例及比较例对本发明进行更具体的说明，但本发明不限定于任何一个实施例及比较例。
实施例1
首先，准备厚度25μm的由不锈钢(SUS304)箔构成的金属支持基板(参照图2(a))，接着，在金属支持基板的整个上表面涂布感光性聚酰胺酸树脂的清漆，干燥后进行曝光及显影，然后加热固化，藉此形成厚度10μm的由聚酰亚胺构成的基底绝缘层(参照图2(b))。
接着，通过减成法在基底绝缘层上形成第1布线及第1端子部(参照图2(c))。
减成法中，首先通过溅射法在基底绝缘层的整个上表面形成由铜构成的厚度0.1μm的第1导体层(参照图3(a))。
接着，将感光胶膜层叠于第1导体层的整个表面，接着进行曝光及显影，藉此在第1导体层上形成与第1布线及第1端子部的布线电路图案相同的图案的第1蚀刻保护层(参照图3(b))。
接着，用硝酸和过氧化氢的混合水溶液对从第1蚀刻保护层露出的第1导体层进行湿法蚀刻(参照图3(c))。
然后，通过蚀刻除去第1蚀刻保护层(参照图3(d))。
第1布线的厚度为0.1μm，各第1布线的宽度为20μm，各第1布线间的间隔为25μm。
然后，通过非电解镀在第1布线的表面形成由镍构成的厚度0.1μm的第1金属薄膜。
接着，在包括第1布线(及第1金属薄膜)的基底绝缘层的整个上表面涂布感光性聚酰胺酸树脂的清漆，干燥后进行曝光及显影，然后加热固化，藉此形成厚度5μm的由聚酰亚胺构成的中间绝缘层(参照图2(d))。
接着，通过减成法在中间绝缘层上形成第2布线及第2端子部(参照图2(e))。
减成法中，首先通过溅射法在中间绝缘层的整个上表面形成由铜构成的厚度0.1μm的第2导体层(参照图4(a))。
接着，将感光胶膜层叠于第2导体层的整个表面，接着进行曝光及显影，藉此在第2导体层上形成与第2布线及第2端子部的布线电路图案相同的图案的第2蚀刻保护层(参照图4(b))。
接着，用氯化铁水溶液对从第2蚀刻保护层露出的第2导体层进行湿法蚀刻(参照图4(c))。
然后，通过蚀刻除去第2蚀刻保护层(参照图4(d))。
第2布线的厚度为0.1μm，各第2布线的宽度为20μm，各第2布线间的间隔为25μm。此外，第2布线以在厚度方向上与第1布线对向的形态配置。
然后，通过非电解镀在第2布线的表面形成由镍构成的厚度0.1μm的第2金属薄膜。
接着，在包括第2布线(及第2金属薄膜)的中间绝缘层的整个上表面涂布感光性聚酰胺酸树脂的清漆，干燥后进行曝光及显影，然后加热固化，藉此形成厚度5μm的由聚酰亚胺构成的被覆绝缘层(参照图1及图2(f))。然后，通过蚀刻将金属支持基板切成所要的形状，得到带电路的悬挂基板。
实施例2
除将第1布线及第2布线的厚度分别更改为1μm以外，与实施例1同样地进行处理，得到带电路的悬挂基板。
实施例3
除将各第1布线的间隔和各第1布线的宽度更改为相同的长度，即更改为25μm，并且将各第2布线的间隔和各第2布线的宽度更改为相同的长度，即更改为25μm以外，与实施例1同样地进行处理，得到带电路的悬挂基板。
比较例1
除将第1布线及第2布线的厚度分别更改为2μm以外，与实施例1同样地进行处理，得到带电路的悬挂基板。
比较例2
将第1布线及第2布线的厚度分别更改为1μm，并将中间绝缘层及被覆绝缘层的厚度分别更改为2μm。即，将第1布线的厚度更改为中间绝缘层的厚度的2分之1，并且将第2布线的厚度更改为被覆绝缘层的厚度的2分之1。
(评价)
1)表面观察
用SEM观察实施例1～3、比较例1及2的带电路的悬挂基板的表面。
结果，实施例1及2中表面平坦，此外，实施例3中，表面可观察到微微的凹凸，但其表面基本平坦。
另一方面，比较例1及2中，如图6所示，可以确认表面存在因第1布线及第2布线而导致的凹凸。
2)厚度测定
用线性感测器(linear gage)测定实施例1～3、比较例1及2的带电路的悬挂基板的厚度。
实施例1的结果为45μm，实施例2的结果为47μm，实施例3的结果为45μm，与此相对，比较例1的结果为45μm，比较例2的结果为41μm。
3)SEM观察
用机械研磨法沿宽幅方向将实施例1～3、比较例1及2的带电路的悬挂基板切断，用SEM(电子显微镜)观察其切面(宽幅方向剖面)。
结果，可以确认实施例1～3中未发生第2布线的位置偏移，俯视观察时第2布线和第1布线在厚度方向上被配置于相同位置。
另一方面，比较例1及2中，如图6所示，可以确认发生了第2布线的位置偏移(即从原来的形成位置(虚线)偏移至实际的形成位置(实线)的位置偏移)。
此外，比较例1及2中，如图6所示，在中间绝缘层及被覆绝缘层产生了阶差(10)。
4)特性阻抗
用TDR(时域反射计(Time Domain Reflectometry))测定实施例1～3、比较例1及2的带电路的悬挂基板中的第1布线及第2布线的特性阻抗的变动幅度。
结果，实施例1～3的特性阻抗的变动幅度为5Ω，与此相对，比较例1及2的特性阻抗的变动幅度为15Ω。
实施例1～3、比较例1及2的带电路的悬挂板中的第1布线的厚度、中间绝缘层的厚度、各第1布线间的间隔、各第1布线的宽度及评价的结果分别示于表1。
【表1】
另外，上述说明虽然提供了本发明的示例的实施方式，但其仅是示例，并不进行限定性的解释。对该技术领域的从业人员来说显而易见的本发明的变形例也包括在专利的权利要求的范围内。

Claims (3)

1.带电路悬挂基板制造方法，其特征在于，具备：
准备厚度为10～30μm的金属支持基板的工序；
在所述金属支持基板上形成厚度为6～15μm的第1绝缘层的工序；
以物理蒸镀法在所述第1绝缘层上形成第1布线的工序；
在所述第1绝缘层上、直接形成用于被覆并嵌有所述第1布线的厚度为1～10μm的第2绝缘层的工序；以及
在所述第2绝缘层上、形成与所述第1布线在厚度方向上对向配置的厚度为1μm以下的第2布线的工序，
所述第1布线的厚度为1μm以下，且为所述第2绝缘层的厚度的3分之1以下。
2.如权利要求1所述的带电路悬挂基板制造方法，其特征在于，
所述第1布线隔开间隔平行地设置多条，
所述各第1布线间的间隔比所述各第1布线的宽度长。
3.如权利要求1所述的带电路悬挂基板制造方法，其特征在于，还具备：
形成于所述第2绝缘层上、用于被覆所述第2布线的至少1个绝缘层；以及形成于该绝缘层上的至少1条布线，
所述布线与所述第2布线在厚度方向上对向配置。
CN200910002945.6A 2008-01-07 2009-01-07 布线电路基板 Expired - Fee Related CN101483045B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008000746 2008-01-07
JP2008000746 2008-01-07
JP2008-000746 2008-01-07

Publications (2)

Publication Number Publication Date
CN101483045A CN101483045A (zh) 2009-07-15
CN101483045B true CN101483045B (zh) 2015-06-17

Family

ID=40843672

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910002945.6A Expired - Fee Related CN101483045B (zh) 2008-01-07 2009-01-07 布线电路基板

Country Status (3)

Country Link
US (1) US8179691B2 (zh)
JP (1) JP2009188379A (zh)
CN (1) CN101483045B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI408471B (zh) * 2009-11-23 2013-09-11 Au Optronics Corp 顯示裝置
CN102376311A (zh) * 2010-08-04 2012-03-14 新科实业有限公司 悬臂件、磁头折片组合及磁盘驱动单元
JP2012089620A (ja) * 2010-10-18 2012-05-10 Sharp Corp リジッドフレキシブル基板、およびそれを備えた電子機器
JP5793849B2 (ja) 2010-11-02 2015-10-14 大日本印刷株式会社 サスペンション用基板、サスペンション、ヘッド付サスペンション、およびハードディスクドライブ、並びにサスペンション用基板の製造方法
US8675311B2 (en) * 2010-12-22 2014-03-18 HGST Netherlands B.V. Interleaved conductor structure with wrap around traces
US20140184350A1 (en) * 2012-12-27 2014-07-03 Texas Instruments Incorporated Two layer differential pair layout, and method of making thereof, for reduced crosstalk
US20190045620A1 (en) * 2014-07-09 2019-02-07 Schreiner Group Gmbh & Co. Kg Sensor device with a flexible electrical conductor structure
JP6020621B2 (ja) * 2015-02-23 2016-11-02 大日本印刷株式会社 サスペンション用基板、サスペンション、ヘッド付サスペンション、およびハードディスクドライブ
JP5975364B2 (ja) * 2015-08-10 2016-08-23 大日本印刷株式会社 サスペンション用基板の製造方法
JP6213628B2 (ja) * 2016-07-28 2017-10-18 大日本印刷株式会社 サスペンション用基板、サスペンション、ヘッド付サスペンション、およびハードディスクドライブ

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6495772B2 (en) * 2001-04-12 2002-12-17 International Business Machines Corporation High performance dense wire for printed circuit board
CN1780524A (zh) * 2004-10-07 2006-05-31 三星电子株式会社 多层印刷电路板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3580893B2 (ja) * 1995-03-24 2004-10-27 日東電工株式会社 磁気ヘッド用サスペンション配線板
US5737152A (en) * 1995-10-27 1998-04-07 Quantum Corporation Suspension with multi-layered integrated conductor trace array for optimized electrical parameters
US5995328A (en) * 1996-10-03 1999-11-30 Quantum Corporation Multi-layered integrated conductor trace array interconnect structure having optimized electrical parameters
US5796552A (en) * 1996-10-03 1998-08-18 Quantum Corporation Suspension with biaxially shielded conductor trace array
US6218631B1 (en) * 1998-05-13 2001-04-17 International Business Machines Corporation Structure for reducing cross-talk in VLSI circuits and method of making same using filled channels to minimize cross-talk
JP4063533B2 (ja) * 2001-12-10 2008-03-19 日本碍子株式会社 フレキシブル配線板
JP3891912B2 (ja) * 2002-10-09 2007-03-14 日本発条株式会社 ディスクドライブ用サスペンション
US7209368B2 (en) * 2003-01-30 2007-04-24 Endicott Interconnect Technologies, Inc. Circuitized substrate with signal wire shielding, electrical assembly utilizing same and method of making
US7504587B2 (en) * 2003-08-29 2009-03-17 Semiconductor Technology Academic Research Center Parallel wiring and integrated circuit
KR100640659B1 (ko) * 2005-08-01 2006-11-01 삼성전자주식회사 가요성 인쇄회로 및 이의 제조방법
US8212149B2 (en) * 2008-03-04 2012-07-03 Broadcom Corporation Mutual capacitance and magnetic field distribution control for transmission lines

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6495772B2 (en) * 2001-04-12 2002-12-17 International Business Machines Corporation High performance dense wire for printed circuit board
CN1780524A (zh) * 2004-10-07 2006-05-31 三星电子株式会社 多层印刷电路板

Also Published As

Publication number Publication date
JP2009188379A (ja) 2009-08-20
CN101483045A (zh) 2009-07-15
US8179691B2 (en) 2012-05-15
US20090173521A1 (en) 2009-07-09

Similar Documents

Publication Publication Date Title
CN101483045B (zh) 布线电路基板
US8664535B2 (en) Wired circuit board
CN1829413B (zh) 布线电路基板
CN105746003B (zh) 具有包埋电路的印刷线路板的制造方法及用该制造方法得到的印刷线路板
CN1819746B (zh) 配线电路基板及其制造方法
CN102006716B (zh) 布线电路基板及其制造方法
KR101674781B1 (ko) 프린트 배선판용 동박 및 그것을 사용한 적층체, 프린트 배선판 및 전자 부품
CN101137272A (zh) 布线电路基板及其制造方法
TW201125001A (en) Thermistor and method for producing same
JP4757079B2 (ja) 配線回路基板およびその製造方法
TWI646207B (zh) 可撓性印刷基板用銅箔、使用其之覆銅積層體、可撓性印刷基板及電子機器
KR102086073B1 (ko) 프린트 배선판
CN1976556B (zh) 配线电路基板
CN105513616A (zh) 带电路的悬挂基板
WO2020230487A1 (ja) 配線回路基板
KR20000068223A (ko) Ｈｄｄ 서스펜션용 적층체 및 그의 제조 방법
JP2012094646A (ja) 特性インピーダンスコントロール対応プリント配線基板
JP2011023063A (ja) サスペンション用基板およびその製造方法
TWI751111B (zh) 導電性基板
JP2008294351A (ja) 配線回路基板
CN109661112A (zh) 一种单层铜多种厚度结构的镂空柔性线路板及其制作方法
KR102138341B1 (ko) 고연성 니켈/주석 도금을 이용한 필름형 안테나 및 그 제조방법
JP6063785B2 (ja) 回路基板、回路基板の製造方法
JP6127871B2 (ja) 二層めっき基板の最大反り量の評価方法
CN104349571A (zh) 柔性电路板及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150617

CF01 Termination of patent right due to non-payment of annual fee