CN101479803A - 包括具有低电压读/写操作的存储器的集成电路 - Google Patents

包括具有低电压读/写操作的存储器的集成电路 Download PDF

Info

Publication number
CN101479803A
CN101479803A CNA200780024544XA CN200780024544A CN101479803A CN 101479803 A CN101479803 A CN 101479803A CN A200780024544X A CNA200780024544X A CN A200780024544XA CN 200780024544 A CN200780024544 A CN 200780024544A CN 101479803 A CN101479803 A CN 101479803A
Authority
CN
China
Prior art keywords
voltage
supply voltage
memory cells
memory cell
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200780024544XA
Other languages
English (en)
Other versions
CN101479803B (zh
Inventor
普拉桑特·U·肯卡雷
安德鲁·C·拉塞尔
大卫·R·彼阿登
詹姆斯·D·伯内特
特洛伊·L·库柏
张沙彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN101479803A publication Critical patent/CN101479803A/zh
Application granted granted Critical
Publication of CN101479803B publication Critical patent/CN101479803B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Static Random-Access Memory (AREA)

Abstract

提供了一种具有低电压读/写操作的集成电路。集成电路可以包括处理器(10)和多个存储器单元(22)，多个存储器单元(22)以行和列来组织，并且与该处理器(10)耦合，其中，存储器单元的行包括字线并且所有的存储器单元与该字线耦合，以及其中，存储器单元的列包括位线并且所有存储器单元与该位线耦合。集成电路还可以包括用于接收第一电源电压的第一电源电压端子(VDD)，其中，提供第一电源电压以向该处理器(10)供电，并且其中，提供第一电源电压(VDD)，以在多个存储器单元的第一存取操作期间，向多个存储器单元(22)供电。集成电路还包括用于接收高于第一电源电压的第二电源电压的第二电源电压的端子(AVDD)，其中，提供第二电源电压，以在多个存储器单元(22)的第二存取期间，向多个存储器单元(22)供电。

Description

包括具有低电压读/写操作的存储器的集成电路
发明背景
技术领域
本发明总体涉及电路，具体地涉及一种包括具有低电压读/写操作的存储器的集成电路。
背景技术
较新一代的集成电路日益使用低供给电压以减少功耗。然而，当低供给电压被用于读/写包括在集成电路中的存储器时，其降低了存储器位单元的性能。作为示例，较低供给电压导致位单元较低的读/写容限。为了维持读/写容限，常规地，电路设计者被迫使用较高的供给电压。换句话说，位单元具有可接受读/写容限所需的最小供给电压变成导致更高功耗的用于整个集成电路的供给电压。
如果能够改善位单元读/写容限，较低供给电压能够用于集成电路。典型地，通过增大位单元的尺寸，能够改善位单元读/写容限。然而，这增加了由位单元耗费的区域，从而导致存储器占用的区域也增加了。
因此，存在对一种集成电路的需要，其在不增大位单元的尺寸的情况下，包括具有低电压读/写操作的存储器。
附图说明
通过参考附图，本发明可以得到更好地理解，并且可以使其多个目的、特征及优势对于本领域的技术人员变得更明显。
图1示出了根据本发明的一个实施例的具有存储器的示例性集成电路的图；
图2示出了根据本发明的一个实施例的图1所示的存储器的示例性部分的图；
图3示出了根据本发明的一个实施例的位单元的示例性实施方式的图；
图4示出了根据本发明的一个实施例的位单元电压复用器的示例性实施方式的图；
图5示出了根据本发明的一个实施例的图3的位单元的读操作的示例性时序图；
图6示出了根据本发明的一个实施例的图3的位单元的写操作的示例性时序图；以及
图7示出了根据本发明的一个实施例的用于改善位单元的写容限的示例性电路；
技术人员应理解，图中的元素是为了简明和清晰的目的而示出的，并非是一定按比例绘制的。例如，图中一些元素的尺度相对于其他元素可能做了放大，以有助于改善对本发明的实施例的理解。
具体实施方式
下文对用于实施本发明的方式作了详细描述。该描述目的是阐释本发明，而不应被视为限制性的。
在一方面，提供了一种具有低电压读/写操作的集成电路。集成电路可以包括处理器和多个存储器单元，多个存储器单元以行和列组织，并且与该处理器耦合，其中，存储器单元的行包括字线并且所有的存储器单元与该字线耦合，以及其中，存储器单元的列包括位线并且所有存储器单元与该位线耦合。集成电路还可以包括用于接收第一电源电压的第一电源电压节点，以及用于接收第二电源电压的第二电源电压的节点，其中，提供第一电源电压以向该处理器供电，并且其中，提供第一电源电压，以在多个存储器单元的第一存取操作期间，向全部多个存储器单元或多个存储器单元的至少一个供电，并且其中，提供第一电源电压或第二电源电压，以在多个存储器单元的第二存取期间，向多个存储器单元供电。
在另一方面中，提供一种集成电路，其包括以行和列组织的多个存储器单元，多个存储器单元的每一个包括用于接收存储器单元电源电压的电源电压节点，其中，存储器单元的行包括字线并且所有存储器单元与该字线耦合，并且存储器单元的列包括真和/或补码位线并且所有存储器单元与一个或多个位线耦合。集成电路还可以包括存储器单元电源复用电路，其与多个存储器单元的每个的电源电压节点耦合，该存储器单元电源复用电路用于在写操作期间将第一电源电压提供至选定列的存储器单元的电源电压节点；该存储器单元电源复用电路用于在写操作期间将大于该第一电源电压的第二电源电压提供至所有未选定列的电源电压节点。集成电路还可以包括放电电路，其与多个存储器单元的每个的电源电压节点耦合，该放电电路用于在写操作的第一部分期间，将选定列的存储器单元的存储器单元供电电压端子上的电压，从第一电源电压改变成低于第一电源电压的预定电压。
在又一方面中，提供了一种用于存取集成电路存储器的方法。该方法可以包括提供多个存储器单元，多个存储器单元的每个具有电源电压节点和在存储节点和位线之间耦合的存取晶体管。该方法还可以包括接收第一电源电压。该方法还可以包括接收第二电源电压，该第二电源电压大于第一电源电压。该方法可以包括选择第一电源电压，以在写操作期间提供给选定列的存储器单元的电源电压节点。该方法还可以包括选择第二电源电压，以在写操作期间提供给未选定列的存储器单元的电源电压节点。该方法还可以包括在写操作的初始部分期间，将选定列的存储器单元的电源电压节点从第一电源电压放电至低于第一电源电压的预定电压。
在又一方面，提供了一种存取集成电路存储器的方法。该方法可以包括提供多个存储器单元，多个存储器单元的每个具有电源电压节点和在存储节点和位线之间耦合的存取晶体管。该方法还可以包括接收电源电压。该方法还可以包括选择电源电压，以在写操作期间提供给选定列的存储器单元的电源电压节点。该方法还可以包括在写操作的初始部分期间，将选定列的存储器单元的电源电压节点从电源电压充电至高于第一电源电压的预定电压。
现在参考图1，图1示出了根据本发明的一个实施例的具有存储器的示例性集成电路的图。作为示例，集成电路10可以包括与CPU 14耦合的存储器12。经由VDD电压端子，可以将电压供给到存储器12和CPU 14。此外，经由AVDD电压端子，可以将另一电压供给存储器12。VDD电压端子因此可以用于供给用于CPU的操作电压。AVDD电压端子可以用于为存储器12的至少一部分(诸如存储器12的位单元阵列)供给电压。每个位单元可以具有写容限和读容限，并且写容限可以基本上大于读容限。作为示例，位单元可以是静态随机存取存储器单元。VDD电压端子可以是集成电路10的外部引脚或者连接。AVDD电压端子也可以是集成电路10的另一个外部引脚或连接。替换地，AVDD电压端子可以在集成电路10的内部，因此，供给至该端子的电压可以在集成电路10的内部生成。例如，使用电荷泵可以生成供给至AVDD电压端子的电压。供给至AVDD电压端子的电压也可以从连接至RC网络的锁相环(PLL)电压生成。也可以使用用于生成这些电压的其他装置。此外，虽然图1仅仅示出了一个存储器和一个CPU，集成电路10可以包括附加的存储器和/或CPU。而且，集成电路10可以包括集成电路10的操作所必要的附加部件。存储器12可以被实现为高速缓冲存储器。存储器12也可以被实现为独立存储器，诸如静态RAM。
图2示出了根据本发明的一个实施例的图1所示存储器的示例性部分的图。存储器12的部分20可以包括位单元阵列22、行解码器24、以及列逻辑块26。行解码器24和列逻辑块26可以用于从/向位单元读/写数据，所述位单元诸如位单元阵列22的位单元30。例如，行解码器24可以从CPU 14接收行地址(ROW_ADDR)信号。列逻辑块26可以接收各种信号，诸如列地址(COL_ADDR)信号、读/写(R/W)信号，以及列选择(COL_SEL)信号。行解码器24和列逻辑块26可以包括附加信号。例如，列逻辑块26可以提供数据和/或从CPU 14接收数据(DATA)。使用字线WL0-WLn和位线BL0-BLn和BLB0-BLBn，可以存取位单元30和存储器部分20的其他类似位单元。作为示例，位单元，诸如位单元30可以以行和列来组织，作为存储器部分20的一部分。每列位单元可以耦合到列逻辑块26。每列位单元还可以耦合到位单元电压复用器(BVM)32。因此，在存储器部分20中，BVM 28可以与列一样多。每个BVM 32可以将电压耦合至相应列的位单元。因此，例如，BVM中的BVM0、BVM1和BVMn可以将电压分别耦合至电压端子VDDBIT0、VDDBIT1以及VDDBITn。每个BVM 32还可以接收对应于VDD电压端子与AVDD电压端子的电压。基于控制信号的每个BVM 32还可以将耦合至VDD电压端子的电压或耦合至AVDD电压端子的电压耦合至其相对应的VDDBIT端子。因此，使用BVM 28，在特定操作(诸如写操作)期间，特定列可以被耦合至VDD电压端子，同时其他列可以被耦合至AVDD电压端子。每个BVM 32可以从BVM控制块34接收控制信号。BVM控制块34也可以接收与VDD电压端子和AVDD电压端子相对应的电压、读/写(R/W)信号、以及列选择(COL_SEL)信号。
在写操作期间，BVM 28可以由BVM控制34控制，使得与正被写入的列相对应的VDDBIT端子被切换到与供给至处理器的电压基本相等的电压，即，被供给至VDD电压端子的电压减去与连接有二极管的p-MOS晶体管相对应的阈值电压，而位单元阵列22的未被写入的其他列的VDDBIT端子被耦合至被供给至AVDD电压端子的电压。替换地，与被写入的列相对应的VDDBIT端子可以被维持在被供给至VDD电压端子的电压，而位单元阵列22的未被写入的其他列的VDDBIT端子可以被切换到被供给至AVDD电压端子的电压。应该注意的是，未被选择用于写的列包括耦合到被断言(asserted)的字线的位单元。实际上，这些位单元的存储节点曝露于预充电位线，从而产生伪读操作。因此，将VDDBIT端子切换到更高的AVDD改善这些位单元的读容限，并且作为处理器电压电源VDD的它们的稳健性降低。在读操作期间，与位单元阵列22的所有列相对应的VDDBIT端子可以从被供给至VDD电压端子的电压被切换到供给至AVDD电压端子的电压。在待机模式期间，与位单元阵列22的所有列相对应的VDDBIT端子可以被切换到被供给至VDD电压端子的电压减去连接有二极管的p-MOS晶体管的阈值电压。本领域的技术人员应当认识到，BVM控制34可以被进一步配置成接收附加输入信号，该附加输入信号将以与本公开中所描述的细节不同的方式来修正BVM 28的行为方式。例如，对于当处理器VDD电压是高于某个电平时的情形，从VDDBIT端子至AVDD电压端子的切换能够被禁止，以便位单元足够稳健，从而不要求在它的VDDBIT端子的更高AVDD电压。替换地，该切换可以被禁止，以允许更完整的位单元稳健性测试。
图3示出了根据本发明的一个实施例的位单元的示例性实施方式的图。示例性位单元30可以被实现为六晶体管单元。作为示例，如图3所示，位单元30可以包括传输晶体管(pass transistor)36，其电流端子之一耦合至位线BL，并且其控制端子耦合至字线WL。位单元30可以还包括另一传输晶体管38，其电流端子之一耦合至位线BLB，并且其控制端子耦合至字线WL。位单元30还可以包括上拉晶体管40，其电流端子之一耦合至VDDBIT电压端子(VDDBIT端子可以是诸如VDDBIT0、VDDBIT1以及VDDBITn的VDDBIT端子任何之一)。位单元30可以还包括另一上拉晶体管42，其电流端子之一耦合至VDDBIT电压端子。位单元30还可以包括下拉晶体管44，其电流端子之一耦合至接地电压VSSBIT端子。位单元30还可以包括另一下拉晶体管46，其电流端子之一耦合至电压VSSBIT端子。虽然图3示出了使用六个晶体管实现的位单元30，但可以使用更多的晶体管，例如，使用八个晶体管，来实现位单元30。
由于位单元30可以根据位单元30是被写入还是被读取而经由VDDBIT和VSSBIT电压端子接收不同的供给电压，所以能够调整包括位单元30的晶体管的传导率，以获得更好的性能。作为示例，在位单元读操作期间，VDDBIT电压端子被耦合至被供给到AVDD电压端子的电压，并且在位单元写操作期间VDDBIT电压端子被耦合至供给到该VDD端子的电压或低于该电压的阈值电压。作为示例，根据位单元30被配置成在写操作期间接收与VDD电压端子耦合的电压还是低于该电压的阈值电压，可以相对于上拉晶体管40的传导率(conductance)βPu不同地设置传输晶体管36的传导率βPG。例如，当位单元30被配置成在写操作期间接收与VDD电压端子耦合的电压，传导系数比βPG/βPu可以提高。类似地，与传输晶体管38和上拉晶体管42相对应的传导率比βPG/βPu也可以提高。如果必要，其他晶体管的传导率，诸如下拉晶体管44和46的βPD，也可以被调整。例如，可以降低下拉晶体管44和46的传导率βPD，以改善写容限。然而，这不会太不利地影响读容限，因为在读操作期间将VDDBIT电压端子耦合至更高AVDD电压端子产生了改善的读容限。换言之，通过在读操作期间将VDDBIT电压端子耦合至更高AVDD电压端子而引起的读容限改善，也给予了位单元设计者改善写容限的机会。晶体管的传导率值可以以其他方式设置，以实现其他益处。作为示例，通过设置晶体管的传导率值，在某些情况下，可以使得存储器单元的写容限基本上大于读容限。例如，可以使得写容限比在写和读容限平衡的情况下至少大20％。通过设置存储器单元存取晶体管相对于存储器单元上拉晶体管的传导系数比，可以实现这一点。替换地，在一些实例中，可以使得存储器单元的读容限基本上大于写容限。
图4示出了根据本发明的一个实施例的位单元电压复用器的示意性实现方式的图。作为示例，使用NOR门50、电平转换器52、NAND门54、逆变器56、p-MOS晶体管58、60、62、n-MOS晶体管64以及NOR门65，可以实现位单元电压复用器(BVM)32。与VDD电压端子耦合的NOR门50可以接收列选择(COLSELB)信号和写激活(WRENB)信号。与AVDD电压端子耦合的电平转换器52，可以用于将NOR门50的输出从VDD电压电平转换至AVDD电压电平。在信号处理的这个阶段不需要转换该电平，因为转换能够在另一阶段实施，例如，作为BVM控制34的部分。在写操作期间，与被写入的列相对应的VDDBIT端子可以与VDD电压端子耦合，而位单元阵列22的其他未被写入的列的VDDBIT端子可以被切换到AVDD电压端子。就BVM 32的操作而言，在写操作期间，信号COLSELB和WRENB均是逻辑低，以选择将被写入的列。对于这种情况，NOR门50生成高VDD_EN信号。电平转换器52产生两种输出：通过对VDD_EN信号进行电平转换而生成的VDD_EN_LS，以及通过对VDD_EN信号进行逆变和电平转换而生成的AVDD_EN_LS信号。当VDD_EN_LS信号被施加至NAND门54时，在p-MOS晶体管58的栅极的生成低电平信号，从而，对应的VDDBIT端子被连接至VDD电压端子。对于那些未被写入的列，信号COLSELB为逻辑高；这导致NOR门50的输出生成低VDD_EN信号。因此，对应于这些列的VDDBIT端子被从VDD电压端子切换到AVDD电压端子。
替换地，在写操作期间，与被写入的列相对应的VDDBIT端子被切换到基本等于VDD电压端子的电压减去对应于连接有二极管的p-MOS晶体管62的阈值电压的电压，而位单元阵列22的其他列的VDDBIT端子被耦合至AVDD电压端子。通过在NAND门54的另一输入断言低待机STDBYB信号，导致在NAND门54的输出处的高信号，可以实现这一点，这又将关闭晶体管58。仍然参考图4，作为写操作的一部分，当与被写入的列相对应的VDDBIT端子被切换到电压，该电压基本等于耦合到VDD电压端子的电压减去对应于连接有二极管的p-MOS晶体管62的阈值电压，耦合到地的n-MOS晶体管64可以被接通，以在VDDBIT端子对电压进行放电，使得从原始电压(该电压耦合至处理器和存储器的其他列)至电压(等于耦合至VDD电压端子的电压减去对应于连接有二极管的p-MOS晶体管62的阈值电压)的转换进行得更快，快于通过位单元泄漏的其他可能方式。作为示例，n-MOS晶体管64可以从NOR门65的输出接收其栅极信号，而NOR门65又可以接收AVDD_EN_LS信号和写脉冲(WR_PULSEB)信号。NOR门65的输出在预定量时间维持被断言，在这期间，n-MOS晶体管64维持传导。本领域的技术人员应当认识到，NOR门65的输出的精确电压电平将确定在VDDBIT端子被下拉的比率，以及输出的脉冲宽度将确定VDDBIT电压下降的量。因此，根据本发明的实施例，耦合到n-MOS晶体管64的栅极的信号的电压电平或持续时间可以改变。NOR门65维持被断言的持续时间取决于诸如VDDBIT端子的电容和n-MOS晶体管64的传导率等特征。这些特征受制造过程变化的影响，因此，实施例将包括增加外部微调信号，外部微调信号能够在集成电路已经被制造后，调整脉冲宽度。
继续参考图4，在读操作期间，与位单元阵列22的所有列相对应的VDDBIT端子可以从耦合至VDD电压端子的电压被切换到与AVDD电压端子耦合的电压。作为示例，通过使信号WRENB为高(与读操作相对应)，因此使得NOR门50生成低VDD_EN信号，从而又使得AVDD_EN_LS信号为高，来实现这一点。当被逆变器56逆变时，高AVDD_EN_LS信号将使晶体管60接通，这导致相应的VDDBIT端子切换到与AVDD电压端子耦合的电压。因此，晶体管60可以用作提升电路(boosting circuit)，以提升耦合至特定列的电压。每个BVM 32可以在读操作期间执行该提升操作，如参考BVM之一所解释。
在待机模式期间，与位单元阵列22的所有列对应的VDDBIT端子可以被切换到耦合到VDD电压端子的电压减去对应于连接有二极管的p-MOS晶体管62的阈值电压。这是因为，在NAND门54的另一输入断言低待机STDBYB信号，会导致在NAND门54的输出处的高信号，NAND门54又将关闭晶体管58，并且因为晶体管60被关闭，VDDBIT端子将被切换到基本等于耦合到VDD电压端子的电压减去对应于连接有二极管的p-MOS晶体管62的阈值电压的电压。替换地和/或附加地，在待机模式期间，可以使用与耦合至VDD电压端子和AVDD电压端子的电源不同的电源。虽然图4示出了用于在VDDBIT端子获得不同电压的部件的特定方案，但可以使用其他的部件方案，以在VDDBIT端子获得不同电压。本领域的技术人员还应认识到，图4代表完整的电压切换解决方案，其包括用于存储器阵列的操作的读、写和待机模式。然而，也显而易见的是，根据本发明的实施例，也可以实现其他电压切换解决方案，其仅包括图4中所示的元素的一部分。
图5示出了根据本发明的一个实施例的用于图3的位单元的读操作的示意性时序图60(电压相对于时间)。作为位单元30操作的部分，作为示例，可以使用时钟62的半周期以将耦合至VDDBIT端子的电压从耦合至VDD电压端子的电压切换到耦合至AVDD电压端子的电压。这部分时钟周期如时钟方案的VOLTAGE BOOST部分所示。因此，例如，耦合至VDDBIT端子的电压可能从0.8伏特(假定耦合至VDD电压端子的电压被设置成0.8伏特)被切换到1.1伏特(假定耦合至AVDD电压端子的电压被设置成1.1伏特)。如图5所示，可以使用时钟62的上升沿，以触发在VDDBIT端子的电压64从耦合至VDD电压端子的电压切换到耦合至AVDD电压端子的电压。也可以使用时钟62的下降沿断言字线信号WL66，以执行读操作。BL/BLB信号可以相应地响应。图6示出了根据本发明的一个实施的用于例图3的位单元的写操作的示意性时序图80(电压相对于时间)。作为位单元30的操作的部分，可以使用时钟82的半周期以将耦合至VDDBIT端子的电压，从耦合至VDD电压端子的电压切换到耦合至AVDD电压端子的电压。时钟周期的这部分如时钟方案的VOLTAGE BOOST/DECREASE部分84所示。被选定用于写的列使它们的VDDBIT端子耦合至在或低于VDD电压端子的电压。未被选择的列使它们的VDDBIT端子提升至AVDD电压端子。因此，例如，耦合至VDDBIT端子的电压88可能从0.8伏特(假定耦合至VDD电压端子的电压被设置成0.8伏特)被切换到1.1伏特(假定耦合至AVDD电压端子的电压被设置成1.1伏特)。在写操作期间，时钟82的上升沿也会触发写脉冲(WRITE PULSE)信号90。被断言的WRITE PULSE信号90又会将耦合至VDDBIT电压端子的电压从耦合至VDD电压端子的电压切换到耦合至VDD电压端子的电压减去连接有二极管的P-MOS晶体管(例如，图4的p-MOS晶体管62)的阈值电压。作为示例，在VDDBIT电压端子的电压可以从0.8伏特切换到0.675伏特。基于逻辑零或逻辑1是否正在被写入位单元30中，时钟82的下降沿也可以导致字线WL信号94被断言以及BL或BLB信号96被取消断言(deasserted)。
如图7所示，通过将修改的接地供给电压提供至VSSBIT端子，也可以改善位单元30的写容限。作为示例，在与位单元的列102相对应的写操作期间，写激活(WRENB)信号可以关闭n-MOS晶体管104。这可能导致在VSSBIT端子的电压变成n-MOS晶体管106的阈值电压。通过使用NAND门110使p-MOS晶体管112接通，在VSSBIT端子的电压可以被快速拉向n-MOS晶体管106的阈值电压。NAND门被示出为接收信号CLOSEL和WR_PULSE。信号CLOSEL和WR_PULSE的断言将使p-MOS晶体管112接通，并且这又以比通过位单元泄漏的其他可能方式更快地将VSSBIT端子上拉至n-MOS晶体管106的阈值电压。NAND门110的输出在预定量时间维持被取消断言，在此期间，p-MOS晶体管112维持传导。本领域的技术人员应认识到，NAND门110的输出的精确电压电平将确定VSSBIT端子被上拉的比率，以及输出的脉冲宽度将确定VSSBIT电压增加的量。因此，根据本发明的实施例，人们可以改变耦合至p-MOS晶体管112的栅极的信号的电压电平或持续时间。NAND门110应当维持被取消断言的持续时间，取决于诸如VSSBIT端子的电容性和p-MOS晶体管112的传导率之类的特征。这些特征受制造过程变化影响，因此，一个实施例应当包括增加外部微调信号，外部微调信号能够在集成电路已经被制造后，调整脉冲宽度。虽然图7示出了用于在VSSBIT端子获得高于接地(基本上为零电压)的电压的部件的特定方案，但可以使用部件的其他方案以在VSSBIT端子的获得更高电压。应该注意的是，图7中的信号WRENB在待机模式中，能够被解除设置，以便减少列102中的位单元的泄漏。
在前面的说明书中，已经参考具体实施例对本发明进行了描述。然而，本领域的技术人员明白，在不脱离下文权利要求中所述的本发明的范围的情况下，能够做出各种修正和改变。相应地，说明和附图应被视为说明性而非限制性意义，并且所有的这些修改意欲被包含在本发明的范围内。
上文中已经结合具体实施例描述了益处、其他优势和问题的解决方案。然而，这些益处、优势、问题的解决方案，以及可能引起任何益处、优势或解决方案出现或变得更加明显的任何元素，不应被视为任何和所有权利要求的关键、必需、或本质特征或元素。如此处所使用的，词语“包括”“包含”或任何其他变形，旨在覆盖非排他性的包括，以便包括元素列表的过程、方法、物件或装置不仅包含这些元素，而是可以包含未明确列出或这种过程、方法、物件或装置所固有的其他元素。

Claims (22)

1.一种集成电路，包括：
处理器；
以行和列来组织并且耦合到所述处理器的多个存储器单元，其中，存储器单元的行包括字线并且所有的所述存储器单元耦合到所述字线，以及其中，存储器单元的列包括位线并且所有所述存储器单元耦合到所述位线，以及
用于接收第一电源电压的第一电源电压节点和用于接收第二电源电压的第二电源节点，其中，提供所述第一电源电压以向所述处理器供电，并且其中，提供所述第一电源电压，以在所述多个存储器单元的第一存取操作期间，向全部所述多个存储器单元或向所述多个存储器单元的至少一个供电，并且其中，提供所述第一电源电压或所述第二电源电压，以在所述多个存储器单元的第二存取操作期间，向所述多个存储器单元供电。
2.根据权利要求1所述的集成电路，其中，所述第一存取操作是写操作，并且所述第二存取操作是读操作。
3.根据权利要求1所述的集成电路，其中，所述多个存储器单元的每一个具有写容限和读容限，其中，所述写容限基本上大于所述读容限。
4.根据权利要求3所述的集成电路，其中，通过设置所述存储器单元存取晶体管相对于所述存储器单元上拉晶体管的传导系数比，使得所述写容限基本上大于所述读容限。
5.根据权利要求1所述的集成电路，还包括复用电路，所述复用电路包括耦合到所述第一电源节点的第一输入端、耦合到所述第二电源节点的第二输入端，以及耦合到至少一个所述多个存储器单元的输出端。
6.根据权利要求5所述的集成电路，其中，在所述多个存储器单元的待机模式期间，所述复用电路将低于所述第一电源电压的电压提供至所述多个存储器单元。
7.根据权利要求1所述的集成电路，还包括放电电路，该放电电路耦合到每个存储器单元的存储器单元供电电压节点，所述放电电路用于在所述第一存取操作的第一部分期间，将用于选定列的存储器单元的所述存储器单元供电电压端子上的电压降低至低于所述第一电源电压的预定电压。
8.根据权利要求7所述的集成电路，其中，所述预定电压等于所述第一电源电压减去阈值电压降。
9.根据权利要求1所述的集成电路，还包括电压提升电路，该电压提升电路耦合至每个存储器单元的存储器单元供电电压节点，所述电压提升电路用于在所述第二存取操作的第一部分期间，将所述存储器单元供电电压端子上的电压从所述第一电源电压增加至所述第二电源电压。
10.一种集成电路，包括：
以行和列组织的多个存储器单元，所述多个存储器单元的每个包括用于接收存储器单元电源电压的电源电压节点，其中，存储器单元的行包括字线并且所有所述存储器单元耦合到所述字线，以及存储器单元的列包括位线并且所有所述存储器单元耦合到所述位线；以及
放电电路，该放电电路耦合到所述多个存储器单元的每个的所述电源电压节点，所述放电电路用于在写操作的第一部分期间，将选定的多个存储器单元的所述存储器单元供电电压端子上的电压从所述第一电源电压改变成低于所述第一电源电压的预定电压。
11.根据权利要求10所述的集成电路，还包括存储器单元电源复用电路，该存储器单元电源复用电路耦合到所述多个存储器单元的每个的所述电源电压节点，所述存储器单元电源复用电路用于在所述写操作期间，将第一电源电压提供至所述选定列的存储器单元的所述电源电压节点，所述存储器单元电源复用电路用于在所述写操作期间，将大于所述第一电源电压的第二电源电压提供至所有未选定列的所述电源电压节点。
12.根据权利要求10所述的集成电路，其中所述预定电压等于所述第一电源电压减去阈值电压降。
13.根据权利要求10所述的集成电路，其中，所述多个存储器单元的每个具有写容限和读容限，其中，所述写容限基本上大于所述读容限。
14.根据权利要求13所述的集成电路，其中，通过设置所述存储器单元存取晶体管相对于所述存储器单元上拉晶体管的传导系数比，使得所述写容限基本上大于所述读容限。
15.根据权利要求11所述的集成电路，其中，所述存储器单元电源复用电路位于所述位线的第一端部附近，并且列逻辑电路位于所述位线的第二端部附近。
16.一种用于存取集成电路存储器的方法，包括：
提供多个存储器单元，所述多个存储器单元的每个具有电源电压节点和耦合在存储节点和位线之间的存取晶体管；
接收第一电源电压；
接收第二电源电压，所述第二电源电压大于所述第一电源电压；
选择所述第一电源电压，以在写操作期间提供给选定列的存储器单元的所述电源电压节点；
选择所述第二电源电压，以在所述写操作期间提供给未选定列的存储器单元的所述电源电压节点；以及
在所述写操作的第一部分期间，将选定列的存储器单元的所述电源电压节点从所述第一电源电压放电至低于所述第一电源电压的预定电压。
17.根据权利要求16所述的方法，其中，使用下拉晶体管实现将所述选定列的存储器单元的所述电源电压节点放电，并且其中，耦合至所述下拉晶体管的信号的电压电平确定放电率，并且耦合至所述下拉晶体管的所述信号的可调整脉冲宽度确定放电量。
18.根据权利要求16所述的方法，还包括：选择所述第二电源电压，以在所述集成电路存储器的读操作期间提供给所述多个存储器单元的所述电源电压节点。
19.一种用于存取集成电路存储器的方法，包括：
提供多个存储器单元，所述多个存储器单元的每个具有电源电压节点和耦合在存储节点和位线之间的存取晶体管；
接收电源电压；
选择所述电源电压，以在写操作期间提供给选定的多个存储器单元的所述电源电压节点；以及
在所述写操作的第一部分期间，将所述选定列的存储器单元的所述电源电压节点从所述电源电压充电至高于所述第一电源电压的预定电压。
20.根据权利要求19的所述方法，其中所述预定电压等于高于接地电位的阈值电压。
21.根据权利要求19所述的方法，通过设置所述存储器单元晶体管的传导系数比，使得所述多个存储器单元的读容限基本上大于所述多个存储器单元的写容限。
22.根据权利要求19所述的方法，其中，使用上拉晶体管实现将所述选定列的存储器单元的所述电源电压节点充电，并且其中，耦合至所述上拉晶体管的信号的电压电平确定充电率，并且耦合至所述上拉晶体管的所述信号的可调整脉冲宽度确定充电量。
CN200780024544XA 2006-06-29 2007-04-19 包括具有低电压读/写操作的存储器的集成电路 Active CN101479803B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/427,610 2006-06-29
US11/427,610 US7292495B1 (en) 2006-06-29 2006-06-29 Integrated circuit having a memory with low voltage read/write operation
PCT/US2007/066908 WO2008002713A2 (en) 2006-06-29 2007-04-19 Integrated circuit having a memory with low voltage read/write operation

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201110328909.6A Division CN102394100B (zh) 2006-06-29 2007-04-19 包括具有低电压读/写操作的存储器的集成电路

Publications (2)

Publication Number Publication Date
CN101479803A true CN101479803A (zh) 2009-07-08
CN101479803B CN101479803B (zh) 2012-07-18

Family

ID=38653441

Family Applications (2)

Application Number Title Priority Date Filing Date
CN200780024544XA Active CN101479803B (zh) 2006-06-29 2007-04-19 包括具有低电压读/写操作的存储器的集成电路
CN201110328909.6A Active CN102394100B (zh) 2006-06-29 2007-04-19 包括具有低电压读/写操作的存储器的集成电路

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201110328909.6A Active CN102394100B (zh) 2006-06-29 2007-04-19 包括具有低电压读/写操作的存储器的集成电路

Country Status (5)

Country Link
US (2) US7292495B1 (zh)
JP (2) JP5164276B2 (zh)
CN (2) CN101479803B (zh)
TW (1) TW200809870A (zh)
WO (1) WO2008002713A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102376351A (zh) * 2010-08-04 2012-03-14 飞思卡尔半导体公司 具有低电压模式操作的存储器
CN111161774A (zh) * 2018-11-07 2020-05-15 Arm 有限公司 用于存储器读取和写入特性的性能变化的传感器

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7436696B2 (en) * 2006-04-28 2008-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Read-preferred SRAM cell design
US7793172B2 (en) * 2006-09-28 2010-09-07 Freescale Semiconductor, Inc. Controlled reliability in an integrated circuit
US7688656B2 (en) * 2007-10-22 2010-03-30 Freescale Semiconductor, Inc. Integrated circuit memory having dynamically adjustable read margin and method therefor
US7760576B2 (en) * 2007-11-08 2010-07-20 Qualcomm Incorporated Systems and methods for low power, high yield memory
US8264896B2 (en) * 2008-07-31 2012-09-11 Freescale Semiconductor, Inc. Integrated circuit having an array supply voltage control circuit
US7859919B2 (en) * 2008-08-27 2010-12-28 Freescale Semiconductor, Inc. Memory device and method thereof
US7903483B2 (en) * 2008-11-21 2011-03-08 Freescale Semiconductor, Inc. Integrated circuit having memory with configurable read/write operations and method therefor
US8134874B2 (en) 2009-01-16 2012-03-13 Apple Inc. Dynamic leakage control for memory arrays
JP5575405B2 (ja) * 2009-01-22 2014-08-20 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
US8319548B2 (en) * 2009-02-18 2012-11-27 Freescale Semiconductor, Inc. Integrated circuit having low power mode voltage regulator
US20100283445A1 (en) * 2009-02-18 2010-11-11 Freescale Semiconductor, Inc. Integrated circuit having low power mode voltage regulator
US7864617B2 (en) * 2009-02-19 2011-01-04 Freescale Semiconductor, Inc. Memory with reduced power supply voltage for a write operation
JP2010225208A (ja) * 2009-03-19 2010-10-07 Toshiba Corp 半導体集積回路
US8315117B2 (en) * 2009-03-31 2012-11-20 Freescale Semiconductor, Inc. Integrated circuit memory having assisted access and method therefor
US8379466B2 (en) * 2009-03-31 2013-02-19 Freescale Semiconductor, Inc. Integrated circuit having an embedded memory and method for testing the memory
US7817490B1 (en) * 2009-04-14 2010-10-19 Texas Instruments Incorporated Low-power operation of static memory in a read-only mode
US8634263B2 (en) * 2009-04-30 2014-01-21 Freescale Semiconductor, Inc. Integrated circuit having memory repair information storage and method therefor
US8059482B2 (en) * 2009-06-19 2011-11-15 Freescale Semiconductor, Inc. Memory using multiple supply voltages
US8045402B2 (en) * 2009-06-29 2011-10-25 Arm Limited Assisting write operations to data storage cells
US8400819B2 (en) * 2010-02-26 2013-03-19 Freescale Semiconductor, Inc. Integrated circuit having variable memory array power supply voltage
US9875788B2 (en) * 2010-03-25 2018-01-23 Qualcomm Incorporated Low-power 5T SRAM with improved stability and reduced bitcell size
US8345469B2 (en) 2010-09-16 2013-01-01 Freescale Semiconductor, Inc. Static random access memory (SRAM) having bit cells accessible by separate read and write paths
US20120119824A1 (en) * 2010-11-16 2012-05-17 Texas Instruments Incorporated Bias voltage source
US9035629B2 (en) 2011-04-29 2015-05-19 Freescale Semiconductor, Inc. Voltage regulator with different inverting gain stages
US9299395B2 (en) * 2012-03-26 2016-03-29 Intel Corporation Methods and systems to selectively boost an operating voltage of, and controls to an 8T bit-cell array and/or other logic blocks
US9460778B2 (en) * 2013-08-15 2016-10-04 Samsung Electronics Co., Ltd. Static random access memory with bitline boost
US9286971B1 (en) * 2014-09-10 2016-03-15 Apple Inc. Method and circuits for low latency initialization of static random access memory
US9990022B2 (en) 2016-06-30 2018-06-05 Qualcomm Incorporated Adaptive power multiplexing with a power distribution network
US9934846B1 (en) 2017-03-01 2018-04-03 Nxp Usa, Inc. Memory circuit and method for increased write margin
US9940996B1 (en) * 2017-03-01 2018-04-10 Nxp Usa, Inc. Memory circuit having increased write margin and method therefor
US10691195B2 (en) * 2018-02-28 2020-06-23 Qualcomm Incorporated Selective coupling of memory to voltage rails based on operating mode of processor
US11488658B2 (en) 2020-04-29 2022-11-01 Qualcomm Incorporated Write assist scheme with bitline
TWI768939B (zh) * 2021-05-31 2022-06-21 力晶積成電子製造股份有限公司 記憶體裝置
US20230013651A1 (en) * 2021-07-16 2023-01-19 Taiwan Semiconductor Manufacturing Co., Ltd. Static random access memory cell power supply

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5564686A (en) * 1978-11-08 1980-05-15 Nec Corp Memory unit
JPS58211391A (ja) * 1982-05-31 1983-12-08 Toshiba Corp 半導体記憶装置
US5657332A (en) * 1992-05-20 1997-08-12 Sandisk Corporation Soft errors handling in EEPROM devices
US5436513A (en) * 1992-12-09 1995-07-25 Texas Instruments Incorporated Method and apparatus for providing energy to an information handling system
US5420798A (en) * 1993-09-30 1995-05-30 Macronix International Co., Ltd. Supply voltage detection circuit
US5396469A (en) * 1994-03-31 1995-03-07 Hewlett-Packard Company SRAM memory requiring reduced voltage swing during write
TW318932B (zh) * 1995-12-28 1997-11-01 Hitachi Ltd
US6628552B1 (en) * 1997-04-11 2003-09-30 Intel Corporation Self-configuring input buffer on flash memories
US6370057B1 (en) * 1999-02-24 2002-04-09 Kabushiki Kaisha Toshiba Semiconductor memory device having plate lines and precharge circuits
JP2000164813A (ja) * 1998-11-30 2000-06-16 Matsushita Electric Ind Co Ltd 半導体集積回路
US6275058B1 (en) * 1999-01-26 2001-08-14 Micron Technology, Inc. Method and apparatus for properly disabling high current parts in a parallel test environment
US6687175B1 (en) * 2000-02-04 2004-02-03 Renesas Technology Corporation Semiconductor device
JP3874234B2 (ja) * 2000-04-06 2007-01-31 株式会社ルネサステクノロジ 半導体集積回路装置
JP2002197867A (ja) * 2000-12-28 2002-07-12 Nec Corp 半導体装置
US6580653B2 (en) * 2001-02-19 2003-06-17 Ricoh Company Ltd. Current saving semiconductor memory and method
US6563736B2 (en) * 2001-05-18 2003-05-13 Ibm Corporation Flash memory structure having double celled elements and method for fabricating the same
JP4353393B2 (ja) * 2001-06-05 2009-10-28 株式会社ルネサステクノロジ 半導体集積回路装置
JP2002368135A (ja) 2001-06-12 2002-12-20 Hitachi Ltd 半導体記憶装置
JP3818873B2 (ja) * 2001-06-26 2006-09-06 シャープ株式会社 不揮発性半導体記憶装置
JP4895439B2 (ja) * 2001-06-28 2012-03-14 ルネサスエレクトロニクス株式会社 スタティック型メモリ
US6549453B2 (en) * 2001-06-29 2003-04-15 International Business Machines Corporation Method and apparatus for writing operation in SRAM cells employing PFETS pass gates
US6597620B1 (en) 2001-07-18 2003-07-22 Advanced Micro Devices, Inc. Storage circuit with data retention during power down
JP2003059273A (ja) * 2001-08-09 2003-02-28 Hitachi Ltd 半導体記憶装置
JP2003123479A (ja) * 2001-10-12 2003-04-25 Matsushita Electric Ind Co Ltd 半導体記憶装置
US6809538B1 (en) * 2001-10-31 2004-10-26 Intel Corporation Active cooling to reduce leakage power
JP2003157689A (ja) * 2001-11-20 2003-05-30 Hitachi Ltd 半導体装置及びデータプロセッサ
US6650589B2 (en) * 2001-11-29 2003-11-18 Intel Corporation Low voltage operation of static random access memory
KR100423894B1 (ko) * 2002-05-09 2004-03-22 삼성전자주식회사 저전압 반도체 메모리 장치
JP4439167B2 (ja) * 2002-08-30 2010-03-24 株式会社ルネサステクノロジ 半導体記憶装置
US6791864B2 (en) 2003-01-06 2004-09-14 Texas Instruments Incorporated Column voltage control for write
JP2004241021A (ja) * 2003-02-04 2004-08-26 Fujitsu Ltd 記憶装置およびリーク電流低減方法
JP3906166B2 (ja) * 2003-02-25 2007-04-18 株式会社東芝 半導体記憶装置
US6839281B2 (en) * 2003-04-14 2005-01-04 Jian Chen Read and erase verify methods and circuits suitable for low voltage non-volatile memories
JP2005025907A (ja) * 2003-07-03 2005-01-27 Hitachi Ltd 半導体集積回路装置
US7594135B2 (en) * 2003-12-31 2009-09-22 Sandisk Corporation Flash memory system startup operation
US7280334B2 (en) * 2004-06-29 2007-10-09 Intel Corporation Integrated processor/motherboard short detect and safeguard mechanism
US7110298B2 (en) * 2004-07-20 2006-09-19 Sandisk Corporation Non-volatile system with program time control
JP4553185B2 (ja) * 2004-09-15 2010-09-29 ルネサスエレクトロニクス株式会社 半導体集積回路装置
KR100622892B1 (ko) * 2004-12-09 2006-09-19 엘지전자 주식회사 저 전력소비형 이동통신 단말기
JP4917767B2 (ja) * 2005-07-01 2012-04-18 パナソニック株式会社 半導体記憶装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102376351A (zh) * 2010-08-04 2012-03-14 飞思卡尔半导体公司 具有低电压模式操作的存储器
CN111161774A (zh) * 2018-11-07 2020-05-15 Arm 有限公司 用于存储器读取和写入特性的性能变化的传感器

Also Published As

Publication number Publication date
CN102394100B (zh) 2014-09-24
US20080019206A1 (en) 2008-01-24
JP2009543267A (ja) 2009-12-03
US7542369B2 (en) 2009-06-02
JP2013054818A (ja) 2013-03-21
US7292495B1 (en) 2007-11-06
TW200809870A (en) 2008-02-16
WO2008002713A2 (en) 2008-01-03
JP5164276B2 (ja) 2013-03-21
CN101479803B (zh) 2012-07-18
JP5598876B2 (ja) 2014-10-01
WO2008002713A3 (en) 2008-06-19
CN102394100A (zh) 2012-03-28

Similar Documents

Publication Publication Date Title
CN101479803B (zh) 包括具有低电压读/写操作的存储器的集成电路
US10217509B2 (en) Methods and systems to selectively boost an operating voltage of, and controls to an 8T bit-cell array and/or other logic blocks
US9460776B2 (en) SRAM voltage assist
US10008258B2 (en) Method and circuit to enable wide supply voltage difference in multi-supply memory
KR100718429B1 (ko) 반도체 기억장치, 반도체 집적회로장치 및 휴대기기
US7643357B2 (en) System and method for integrating dynamic leakage reduction with write-assisted SRAM architecture
US7379347B1 (en) Memory device and method for performing write operations in such a memory device
CN210467333U (zh) 非易失性静态随机存取存储器
TWI523034B (zh) 記憶體裝置與控制記憶體裝置的方法
CN111145805A (zh) 用于存储器单元上的选择性字线升压的设备
JP3337564B2 (ja) 半導体記憶装置
US5602777A (en) Semiconductor memory device having floating gate transistors and data holding means
CN104575580A (zh) 字线控制电路
KR20190103008A (ko) 레벨 시프터 및 반도체 장치
US7466614B2 (en) Sense amplifier for non-volatile memory
CN100505083C (zh) 存储器程序控制电路
US6137732A (en) Semiconductor memory device having voltage boosting circuit
US10811086B1 (en) SRAM write yield enhancement with pull-up strength modulation
EP0944089A1 (en) Semiconductor memory device
US7362647B2 (en) Power control circuit
US6826112B2 (en) Low power logic gate
JP2008176907A (ja) 半導体記憶装置
JP2005032404A (ja) 半導体記憶装置、半導体集積回路装置、および携帯機器
US11462263B2 (en) Burst-mode memory with column multiplexer
US9940996B1 (en) Memory circuit having increased write margin and method therefor

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Texas in the United States

Patentee after: NXP America Co Ltd

Address before: Texas in the United States

Patentee before: Fisical Semiconductor Inc.

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Texas in the United States

Patentee after: NXP America Co Ltd

Address before: Texas in the United States

Patentee before: Fisical Semiconductor Inc.

CP01 Change in the name or title of a patent holder