CN101467253A - 具有顶底互连的可堆叠式ic封装 - Google Patents

具有顶底互连的可堆叠式ic封装 Download PDF

Info

Publication number
CN101467253A
CN101467253A CN200680055010.9A CN200680055010A CN101467253A CN 101467253 A CN101467253 A CN 101467253A CN 200680055010 A CN200680055010 A CN 200680055010A CN 101467253 A CN101467253 A CN 101467253A
Authority
CN
China
Prior art keywords
chip
conductive pattern
type surface
stackable
encapsulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200680055010.9A
Other languages
English (en)
Inventor
J·W·维坎普
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN101467253A publication Critical patent/CN101467253A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1064—Electrical connections provided on a side surface of one or more of the containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本发明的实施例公开了一种可堆叠式IC封装(218)，包含具有第一主表面和第二主表面(212)的芯片(206)。第一和第二主表面(212)通过相对的成对纵向和横向侧面连接。导电图形(202)与芯片的第一主表面电性耦接。导电图形(212)延伸经过芯片的纵向侧面并按照基本朝向芯片的方向(204)折叠。导电图形限定了与芯片的第一主表面近似共面的第一部分和与芯片的第二主表面近似共面的第二部分。第一和第二部分与另一个可堆叠式IC封装可电性连接。支撑材料(216)相对于芯片固定地支撑导电图形并支撑彼此间隔、基本平行的导电图形第一和第二部分。

Description

具有顶底互连的可堆叠式IC封装
技术领域
本发明一般地涉及可堆叠式IC封装，且尤其涉及具有顶底互连(interconnect)的可堆叠式IC封装。
背景技术
IC封装中的小型化和“系统封装”是具有可堆叠式封装的封装解决方案的推动力。可堆叠式封装由两个或两个以上的IC封装在单个器件中经互连而构成，从而有效地减小了体积，该单个器件为“芯片堆叠”，其通过在如封装IC的单个封装装置中一般使用的“足印(footprint)”可安装于印刷电路板。
除形成为堆叠之外，IC封装必须以预定方式彼此电性互连。一个当前的解决方案是来自德国弗劳恩霍夫研究所(Fraunhofer Institute)的“Match-X”方法。Match-X概念由含有电子器件的基板堆叠而构成，在其上利用焊球实现不同基板之间的相互互连。载于IEEE Transaction on Advanced Packaging，第27卷，第2期，2004年5月，Becker等人的题为《集成器件的堆叠式系统级封装》的文章中讨论过该“Match-X”。类似地，2002年7月30日伊萨克(Isaak)公布的专利号为6,426,240的美国专利，揭露了一种可堆叠式柔性电路芯片封装，其包含在其上设置有导电图形的柔性基板。这些参考文献将整体引用作为参考。在装配情况下，柔性基板支撑集成电路芯片的第一侧面，包裹集成电路芯片的相对平行边，且被固定到与第一侧面相对的集成电路芯片第二侧面的至少一部分上。导电图形限定了沿集成电路的第一和第二侧面的两部分，该部分可以与另一个可堆叠式IC封装电性连接。然而，在现有的两种方法中，缺点是额外的基板层被作为载体，这就增加了IC封装的大小。
需要提供一种可堆叠式IC封装，来解决上述现有技术中的至少一些缺点。
发明内容
本发明已经用于推动集成电路封装的小型化和系统级封装，从而找到具有可堆叠式封装的封装解决方案。
实施例中描述了一种具有顶底互连的可堆叠式IC封装的装配方法。此方法包括：设置芯片(die)，其包含第一和第二相对纵向侧面，第一和第二主表面，以及在第一主表面上排列的多个触体。设置柔性基板，其包含导电图形并具有第一和第二端部。芯片的多个触体与导电图形电性耦接。柔性基板相对于芯片的至少一个纵向侧面、沿至少已知的线折叠，从而将第一和第二端部中的至少一个以平面布置的方式设置与芯片第二主表面所在平面相对，且在芯片第一主表面相对的侧面上，用于与第二可堆叠式IC封装电性连接。在柔性基板和芯片之间设置支撑材料，用于相对于芯片支撑导电图形。通过去除至少一部分柔性基板，暴露出导电图形。
另一个实施例中，描述了一种可堆叠式IC封装，包括：芯片，其具有通过相对的成对纵向和横向侧面连接的第一主表面和第二主表面。导电图形与芯片的第一主表面电性耦接。导电图形延伸经过芯片的纵向侧面，并按照基本朝向芯片的方向折叠。导电图形藉此限定了与芯片的第一主表面近似共面的第一部分以及与芯片的第二主表面近似共面的第二部分；第一和第二部分中的每一个与另一个可堆叠式IC封装可电性连接。支撑材料相对于芯片固定地支撑导电图形，以及支撑彼此间隔、通常为平行关系的导电图形第一和第二部分。
在根据本发明的另一个实施例中，描述了一种可堆叠式IC封装。该IC封装包括：芯片，其具有通过相对的成对纵向和横向侧面连接的第一主表面和第二主表面；第一主表面和第二主表面之间的距离限定了芯片的厚度。导电图形与芯片的第一主表面电性耦接，且厚度小于芯片的厚度。导电图形延伸经过芯片的纵向侧面，并按照基本上朝向芯片的方向折叠；导电图形藉此限定了与芯片的第一主表面近似共面的第一部分以及与芯片的第二主表面近似共面的第二部分。第一和第二主表面中的每一个与另一个可堆叠式IC封装可电性连接。支撑材料相对于芯片固定地支撑导电图形，用于在设置支撑材料的导电图形和芯片表面之间实现电绝缘，并且用于支撑彼此间隔、通常为平行关系的导电图形第一和第二部分。
上述本发明的概要说明不意味着代表了本发明的每一个公开实施例或每个方面。其他方面和其他实施例将参考附图在下文中详细说明。
附图说明
本发明可以通过下面各个实施例并结合附图来进行详细描述，从而可以充分理解本发明的内容，图中：
图1为根据本发明实施例的具有顶底互连的可堆叠式IC封装的装配方法的简要流程图；
图2A为供具有顶底互连的可堆叠式IC装配使用的、包含导电图形的临时基板的俯视图；
图2B为固定到图2A中示出的临时基板上的芯片的俯视图；
图2C为示出了折叠的临时基板和芯片的俯视图；
图2D为示出了填充有环氧树脂支撑材料的折叠临时基板的俯视图；
图2E为在去除临时基板之后，具有顶底互连的可堆叠式IC封装的俯视图；
图3为根据本发明实施例的具有顶底互连的可堆叠式IC封装的剖面图；以及
图4为利用根据本发明实施例的可堆叠式IC封装所装配的芯片堆叠的剖面图。
具体实施方式
下面关于本发明的说明可以使熟悉本领域的技术人员在研读之后能据以实施，并基于特殊应用和条件而提供。对公开实施例的各种修改对于熟悉本领域的技术人员是显见的，并且在此限定的一般原理可以在不脱离本发明的精神和范围的情况下应用于其他实施例和应用中。因此，本发明并不局限于揭露的实施例，而应给予符合在此揭露的原理和特征的最宽范围。
参考图1，示出了根据本发明实施例的具有顶底互连的可堆叠式IC封装的装配方法的简要流程图。在步骤10中，设置芯片(die)，该芯片具有第一和第二相对纵向侧面，第一和第二相对横向侧面，第一和第二主表面，以及在第一主表面上排列的多个触体。在步骤15中，设置柔性基板，该基板具有沿其一个侧面设置的导电图形。该柔性基板包括牺牲层；在实施例中，该柔性基板为铝或铜基板。在步骤20中，芯片安装在临时基板上并与导电图形经由多个触体电性耦接。电性耦接比如利用公知技术实现。例如，互连可以利用引线接合技术或者超声波倒装芯片焊接技术实现。还可以使用胶或胶膜。在步骤25中，柔性基板沿与芯片每个纵向侧面毗邻的虚线折叠，从而在芯片的第二主表面之上按照共面布置的方式设置彼此相对的第一和第二端部，用于与第二可堆叠式IC封装电性连接。在折叠之后，在步骤30中，在柔性基板和芯片之间设置支撑材料。该支撑材料优选是环氧树脂，其经过固化和硬化，用于相对于芯片支撑导电图形。最后在步骤35中，去除柔性基板以便暴露出导电图形。
在另一个实施例中，柔性基板沿与芯片每个纵向侧面平行的虚线折叠，以便于制造可堆叠式IC封装。当然，导电图形可选择沿柔性基板的一个侧面设置，以便沿与芯片每个纵向侧面非平行的虚线支撑柔性基板的折叠。优选地，此折叠使用例如现有技术中的压模机自动完成。例如，可以使用修正和成型工具及其类似物使半导体封装的引线成形，例如DIL。
根据上文中参考图1所述的方法，临时基板仅在一个方向上折叠。具体地，临时基板沿与芯片的每个纵向侧面毗邻的虚线折叠。在另一实施例中，临时基板在两个方向折叠。具体地，临时基板可选择沿与芯片的每个纵向侧面毗邻且平行的虚线或者沿与芯片的每个横向侧面毗邻且平行的虚线折叠。
现在参考图2A，示出了临时基板200的俯视图，该临时基板包括供装配具有顶底互连的可堆叠式IC封装使用的导电图形202。临时基板200利用支持临时基板折叠或弯曲而不破损的材料制造。例如，柔性基板200为铝-铜基板。临时基板200的相对端部使用附图标记204在图2a中标示出来。导电图形202以已知方式形成。厚度范围大约在3μm-30μm内。导电图形可以利用电镀形成并可以由2μm镍，10μm铜再加上1μm金的类堆叠结构构成。依据特殊的互连方法，可以包括例如金或焊料等的额外层。
现在参考图2B，示出了固定到图2A中临时基板200上的芯片206的俯视图。为了简单起见，仅仅示出了一个具有单个芯片206的封装。然而，在实际应用中，可以选择使用有多个位置的基板，每一个位置包含单个IC或具有IC和分立器件的更复杂的系统级封装(SiP)。芯片206包括第一和第二相对纵向侧面208，第一和第二相对横向侧面210，图中未示的第一主表面和第二主表面212，以及图中未示的在第一主表面上排列的多个触体。在图2B中，第一主表面为芯片206的“下表面”，第二主表面212为芯片206的“上表面”。芯片206与导电图形202经由多个触体以已知方式电性耦接。
现在参考图2C，示出了折叠的临时基板200和芯片206的俯视图。具体地，柔性基板200沿与芯片206的每个相对端部204平行的虚线214折叠，从而在图2C中所示的芯片206的第二主表面212之上、按照共面布置的方式设置彼此相对的相对端部204。设置相对端部204用于与第二可堆叠式IC封装电性连接。在另一个实施例中，柔性基板200沿与芯片206每个相对端部204非平行的虚线(图中未示)折叠。
现在参考图2D，示出了折叠临时基板200的俯视图，而相对端部204按照共面布置的方式彼此相对，填充有环氧树脂支撑材料216。环氧树脂支撑材料216填满导电图形202的导电轨迹之间的空隙，然后用已知方式固化处理。
现在参考图2E，示出了在柔性基板去除之后，具有顶互连220和图中未示的底互连的可堆叠式IC封装218的俯视图。在已经去除柔性基板之后，环氧树脂支撑材料216相对于芯片支撑包括顶互连220和底互连的导电图形202。有利地，在将可堆叠式IC封装进行堆叠之前去除柔性基板200。由于柔性基板200不需要承载导电图形，所以图2e中示出的可堆叠式IC封装218支撑最小堆叠尺寸。
现在参考图3，示出了根据本发明实施例的具有顶底互连的可堆叠式IC封装的剖面图。如图3所示，环氧树脂支撑材料216相对于芯片206支撑包含顶互连220和底互连222的导电图形202。除此之外，环氧树脂支撑材料216在芯片206的第二主表面212之上按照共面布置的方式支撑毗邻芯片纵向侧面208的顶互连220。
现在参考图4，示出了利用根据本发明实施例的可堆叠式IC封装所装配的芯片堆叠的剖面图。在图4中，示出了三个根据本发明实施例的可堆叠式IC封装。在另一个实施例中，芯片堆叠包括两个或多于三个根据本发明实施例的可堆叠式IC封装。在芯片堆叠中，第一可堆叠式IC封装的顶互连220与毗邻的可堆叠式IC封装的底互连电性耦接。为了这个目的，该电性耦接利用现有技术中任何适合的工艺实现。一些非限制例子包括胶合，焊接或者使用粘合带。
可选择地，图4所示的芯片堆叠内的每个可堆叠式IC封装具有相同的功能。进一步可选择地，芯片堆叠中每个可堆叠式IC封装可以具有不同的电气功能。
可选择地，根据本发明实施例的可堆叠式IC封装用作单个封装，具有比如扬声器，电感或麦克风等顶部“零散”元件。进一步可选择地，多个可堆叠式IC封装装配为堆叠，其中堆叠作为例如系统级封装(SiP)。
上面的描述中已经使用了倒装法的特定而非限定例子。可选择地，由于仅柔性基板的横向端弯曲和折叠，所以可以利用引线接合技术。其他的例子可以包括具有微处理器的芯片，其上通过本发明的应用，具有堆叠的内存芯片。
本发明已经参照各种实施例进行描述，对于熟悉本领域的技术人员，在不脱离本发明的精神和范围所作的修改将认为包括在本发明权利要求所要保护的范围内。

Claims (22)

1.一种具有顶底互连的可堆叠式IC封装的装配方法(100)，包含：
设置芯片(10)，其包含第一和第二相对纵向侧面，第一和第二主表面，以及在第一主表面上排列的多个触体；
设置柔性基板(15，20)，其包含导电图形并具有第一和第二端部；
将芯片的多个触体与导电图形电性耦接；
将柔性基板相对于芯片的至少一个纵向侧面、沿至少已知的线折叠(25)，从而将第一和第二端部中的至少一个以平面布置的方式设置，其与芯片第二主表面的面相对，且在芯片第一主表面相对的侧面上，用于与第二可堆叠式IC封装电性连接；
在柔性基板和芯片之间设置支撑材料(30)，用于相对于芯片支撑导电图形；以及，
通过去除至少一部分柔性基板而暴露导电图形(35)。
2.如权利要求1所述的方法，其特征在于，所述折叠包括：将柔性基板相对于芯片的每个纵向侧面、沿至少两条已知线折叠，从而将彼此相对的第一和第二端部以共面布置的方式设置，与第二主表面所在平面相对且在与芯片第一主表面相对的侧面上，用于与第二可堆叠式IC封装电性连接。
3.如权利要求1所述的方法，其特征在于，至少已知的线包括与芯片的至少一个纵向侧面毗邻的虚线。
4.如权利要求2所述的方法，其特征在于，至少已知的线包括与芯片的至少一个纵向侧面毗邻的虚线。
5.如权利要求1，2，3或4中任意一项所述的方法，其特征在于，已知的线平行于芯片的至少一个纵向侧面。
6.如权利要求1至5中任意一项所述的方法，其特征在于，去除至少一部分柔性基板包括：去除支撑材料上的全部柔性基板。
7.如权利要求1至6中任意一项所述的方法，其特征在于，去除至少一部分柔性基板包括：
相对于芯片的第一主表面，去除与芯片的第二主表面所在面相对的侧面上的全部柔性基板。
8.如权利要求1至7中任意一项所述的方法，其特征在于，去除至少一部分柔性基板包括：
除了去除连接芯片第一主表面相对侧面上的柔性基板平面和芯片第二主表面所在平面的柔性基板平面的一部分柔性基板。
9.如权利要求1至8中任意一项所述的方法，其特征在于，包括相对于芯片的第二主表面，去除在芯片第一主表面的相对侧面上的全部柔性基板。
10.如权利要求1至9中任意一项所述的方法，其特征在于，支撑材料为环氧树脂材料，并包括在暴露导电图形之前对环氧树脂材料固化。
11.如权利要求1至10中任意一项所述的方法，其特征在于，折叠柔性基板，使得第一和第二端部不与芯片第二主表面的一部分相对。
12.一种可堆叠式IC封装(218)，包含：
芯片(206)，其具有通过相对的成对纵向(208)和横向(210)侧面连接的第一主表面和第二主表面(212)；
导电图形(202)，其与芯片的第一主表面电性耦接，导电图形延伸经过芯片的纵向侧面(208)并按照基本朝向芯片的方向折叠(204)，导电图形藉此限定了与芯片的第一主表面近似共面的第一部分以及与芯片的第二主表面近似共面的第二部分，第一和第二部分中的每一个与另一个可堆叠式IC封装可电性连接；以及
支撑材料(216)，用于相对于芯片固定地支撑导电图形，并支撑彼此间隔、彼此基本平行的导电图形第一和第二部分。
13.如权利要求12所述的可堆叠式IC封装，其特征在于，支撑材料为环氧树脂材料。
14.如权利要求12或13中任意一项所述的可堆叠式IC封装，其特征在于，导电图形通过柔性基板支撑，该柔性基板在导电图形的外表面上。
15.如权利要求12或13中任意一项所述的可堆叠式IC封装，其特征在于，导电图形通过柔性基板局部支撑，该柔性基板(200)从部分导电图形中去除。
16.如权利要求12至15中任意一项所述的可堆叠式IC封装，其特征在于，导电图形在芯片的第二主表面周围、沿可堆叠式IC封装的边缘设置。
17.如权利要求12至16中任意一项所述的可堆叠式IC封装，其特征在于，支撑材料为电绝缘，用于除了在一个可堆叠式IC封装的导电图形与另一个第二可堆叠式IC封装导电图形相接触的区域，当堆叠时在可堆叠式IC封装之间提供电性绝缘。
18.如权利要求12至17中任意一项所述的可堆叠式IC封装，包括第二可堆叠式IC封装，其包含：
第二芯片，具有通过相对的成对纵向和横向侧面连接的第一主表面和第二主表面；
另一个导电图形，其与第二芯片的第一主表面电性耦接，该导电图形延伸经过第二芯片的纵向侧面并按照基本朝向第二芯片的方向折叠，导电图形藉此限定了与第二芯片的第一主表面近似共面的第一部分以及与第二芯片的第二主表面近似共面的第二部分，第一和第二部分中的每一个与导电图形电性耦接；以及
支撑材料，用于相对于第二芯片固定地支撑第二导电图形，并支撑彼此间隔、基本平行的第二导电图形第一和第二部分。
19.如权利要求11至17中任意一项所述的可堆叠式IC封装，其特征在于，缺少设置在芯片的第二主表面上的柔性支撑层。
20.一种可堆叠式IC封装(218)，包含：
芯片(206)，其具有通过相对的成对纵向(208)和横向(210)侧面连接的第一主表面和第二主表面(212)，第一主表面和第二主表面之间的距离限定了芯片的厚度；
导电图形(202)，其与芯片的第一主表面电性耦接且厚度小于芯片的厚度，导电图形延伸经过芯片的纵向侧面(208)并按照基本朝向芯片(206)的方向(204)折叠，导电图形藉此限定了与芯片的第一主表面近似共面的第一部分以及与芯片的第二主表面(212)近似共面的第二部分，第一和第二部分中的每一个与另一个可堆叠式IC封装可电性连接；以及
支撑材料，用于相对于芯片固定地支撑导电图形，以在设置支撑材料的导电图形和芯片表面之间实现电绝缘，以及以支撑彼此间隔、基本平行的导电图形第一和第二部分。
21.如权利要求20所述的可堆叠式IC封装，其特征在于，可堆叠式IC封装的总厚度大约为芯片的厚度与两倍导电图形的厚度之和。
22.如权利要求21或20所述的可堆叠式IC封装，其特征在于，导电图形的厚度大约在范围3μm至30μm之间。
CN200680055010.9A 2006-06-16 2006-06-16 具有顶底互连的可堆叠式ic封装 Pending CN101467253A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/IB2006/051946 WO2007148154A1 (en) 2006-06-16 2006-06-16 Stackable ic package with top and bottom interconnect

Publications (1)

Publication Number Publication Date
CN101467253A true CN101467253A (zh) 2009-06-24

Family

ID=37407647

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200680055010.9A Pending CN101467253A (zh) 2006-06-16 2006-06-16 具有顶底互连的可堆叠式ic封装

Country Status (4)

Country Link
EP (1) EP2036127A1 (zh)
JP (1) JP2009540592A (zh)
CN (1) CN101467253A (zh)
WO (1) WO2007148154A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103400809A (zh) * 2013-08-02 2013-11-20 华进半导体封装先导技术研发中心有限公司 一种柔性基板封装结构及其封灌工艺

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8494195B2 (en) 2007-02-07 2013-07-23 Starkey Laboratories, Inc. Electrical contacts using conductive silicone in hearing assistance devices
US8385573B2 (en) 2007-09-19 2013-02-26 Starkey Laboratories, Inc. System for hearing assistance device including receiver in the canal
CA2639555A1 (en) 2008-08-11 2008-12-15 Hyman Ngo High definition litho applique and emblems
US8781141B2 (en) 2008-08-27 2014-07-15 Starkey Laboratories, Inc. Modular connection assembly for a hearing assistance device
US8369553B2 (en) 2008-12-19 2013-02-05 Starkey Laboratories, Inc. Hearing assistance device with stacked die
US8798299B1 (en) 2008-12-31 2014-08-05 Starkey Laboratories, Inc. Magnetic shielding for communication device applications
US9002047B2 (en) 2009-07-23 2015-04-07 Starkey Laboratories, Inc. Method and apparatus for an insulated electromagnetic shield for use in hearing assistance devices
US8638965B2 (en) 2010-07-14 2014-01-28 Starkey Laboratories, Inc. Receiver-in-canal hearing device cable connections
US9049526B2 (en) 2011-03-19 2015-06-02 Starkey Laboratories, Inc. Compact programming block connector for hearing assistance devices
CN103400814B (zh) * 2013-08-03 2016-02-03 华进半导体封装先导技术研发中心有限公司 一种柔性基板封装结构及其封灌方法
US9913052B2 (en) 2013-11-27 2018-03-06 Starkey Laboratories, Inc. Solderless hearing assistance device assembly and method
US9906879B2 (en) 2013-11-27 2018-02-27 Starkey Laboratories, Inc. Solderless module connector for a hearing assistance device assembly

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2839941B2 (ja) * 1990-07-26 1998-12-24 株式会社日立製作所 半導体装置
JP3688755B2 (ja) * 1995-06-12 2005-08-31 株式会社日立製作所 電子部品および電子部品モジュール
JPH09199662A (ja) * 1996-01-22 1997-07-31 Hitachi Cable Ltd 半導体装置
US6323060B1 (en) * 1999-05-05 2001-11-27 Dense-Pac Microsystems, Inc. Stackable flex circuit IC package and method of making same
KR20030029743A (ko) * 2001-10-10 2003-04-16 삼성전자주식회사 플랙서블한 이중 배선기판을 이용한 적층 패키지
JP2004266271A (ja) * 2003-02-12 2004-09-24 Matsushita Electric Ind Co Ltd 電子部品の実装体及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103400809A (zh) * 2013-08-02 2013-11-20 华进半导体封装先导技术研发中心有限公司 一种柔性基板封装结构及其封灌工艺
CN103400809B (zh) * 2013-08-02 2016-01-20 华进半导体封装先导技术研发中心有限公司 一种柔性基板封装结构及其封灌工艺

Also Published As

Publication number Publication date
EP2036127A1 (en) 2009-03-18
JP2009540592A (ja) 2009-11-19
WO2007148154A1 (en) 2007-12-27

Similar Documents

Publication Publication Date Title
CN101467253A (zh) 具有顶底互连的可堆叠式ic封装
US7514297B2 (en) Methods for a multiple die integrated circuit package
US7939920B2 (en) Multiple die integrated circuit package
CN103632988B (zh) 层叠封装结构及其制作方法
KR19990025444A (ko) 반도체 기판과 적층형 반도체 패키지 및 그 제조방법
CN109360808B (zh) 多层封装集成电路芯片的叠层集成电路封装结构
CN111599797B (zh) 柔性基板堆叠封装结构和柔性基板堆叠封装方法
KR100800475B1 (ko) 적층형 반도체 패키지 및 그 제조방법
KR20160093248A (ko) 반도체 패키지 및 제조 방법
CN112768437B (zh) 多层堆叠封装结构和多层堆叠封装结构的制备方法
US7498666B2 (en) Stacked integrated circuit
JPH02310956A (ja) 高密度実装半導体パツケージ
US7358600B1 (en) Interposer for interconnecting components in a memory card
TW200845836A (en) Microelectronic subassembly, and method for the production thereof
CN103400826B (zh) 半导体封装及其制造方法
US7154171B1 (en) Stacking structure for semiconductor devices using a folded over flexible substrate and method therefor
KR100788341B1 (ko) 칩 적층형 반도체 패키지
KR102146131B1 (ko) 패키지 적층 소자
JP4083376B2 (ja) 半導体モジュール
CN111048479A (zh) 一种多芯片堆叠封装结构及其封装方法
KR101334593B1 (ko) 반도체 패키지 제조 방법
JP2001035994A5 (zh)
CN219017650U (zh) 一种基板双面键合的叠封结构
CN216563093U (zh) 封装模组
US11508687B2 (en) Semiconductor package

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20090624