CN101465646A

CN101465646A - Pll电路

Info

Publication number: CN101465646A
Application number: CNA2008101856714A
Authority: CN
Inventors: 须藤徹
Original assignee: Seiko Instruments Inc
Current assignee: Seiko Instruments Inc
Priority date: 2007-12-19
Filing date: 2008-12-19
Publication date: 2009-06-24
Also published as: TW200935747A; KR20090067105A; US20090160511A1; JP2009152734A

Abstract

提供一种PLL电路，使生成控制构成VCO的电流控制振荡电路的电流的电压－电流转换的动作高速化，使频率控制的响应特性比以往有所提高。PLL电路包括：电压控制振荡电路，由电压－电流转换电路、电流加法器、电流控制振荡电路构成，输出与控制电压和控制电流对应的频率的脉冲；相位检测器，根据脉冲和电压控制振荡电路将要生成的频率的基准脉冲的相位差输出第一控制信号和第二控制信号；第一电荷泵电路，根据第一控制信号输出第一充电电流或第一放电电流；环路滤波器，根据第一充电电流或第一放电电流生成控制电压，向电压控制振荡电路输出；第二电荷泵电路，根据第二控制信号生成作为第二充电电流或第二放电电流的控制电流，向电压控制振荡电路输出。

Description

PLL电路

技术领域

本发明涉及PLL电路，尤其涉及减少了特性偏差的发生的PLL电路。

背景技术

以往，作为设于半导体集成电路内尤其是无线通信领域的手机和无线LAN(local area network)等中的脉冲发生电路一直被广泛使用。

上述PLL电路如图6所示，由相位比较器100、电荷泵101、环路滤波器102以及VCO(电压控制振荡电路)103构成。

相位比较器100进行PLL电路输出的输出脉冲和被输入的输入脉冲的相位比较，在输出脉冲与输入脉冲相比相位滞后的情况下，对电荷泵电路101输出流过充电电流IUP的控制信号UP，在输出脉冲与输入脉冲相比相位提前的情况下，对电荷泵电路101输出流过放电电流IDN的控制信号DN。

当被输入控制信号UP时，电荷泵电路101将充电电流IUP向环路滤波器102输出，另一方面，当被输入控制信号DN时，电荷泵电路101将放电电流IDN向环路滤波器102输出。

环路滤波器102是将从电荷泵电路101输入的直流信号平均化并转换为交流成分少的直流信号的低通滤波器，由时间常数设定后级的VCO103的频率变化的速度。即，对于VCO103的振荡频率的变化，如果时间常数大就缓缓变化，如果时间常数小就迅速随着输入脉冲变化。

VCO103根据从环路滤波器102输入的直流信号的电压电平控制输出脉冲的振荡频率。

另外，VCO103由将直流的电压信号转换为电流信号的电压/电流转换部103A、和由电压/电流转换部103A输出的电流确定振荡频率的电流控制振荡部103B构成。

作为上述环路滤波器102，使用图7所示的完全积分型滤波电路(例如，参照非专利文献1)。

在此，开关电路101′是取代图6的电荷泵101的结构，对完全积分型滤波电路(环路滤波器102)施加电压。

另外，如图8所示，作为环路滤波器102，使用电流输入-电压输出型，其将电容器C2和电阻R2串联连接，将蓄积在电容器C2上的电压和由向该电容器C2的充电电流产生在电阻R2端子间的电压相加，将相加结果输出给VCO103内的电压/电流转换电路103A(例如，参照专利文献1)。

由此，除了电容器C2蓄积的电压，产生于电阻R2的电压也向后级的VCO103输出，因此，如图9所示，能够使作为电压特性的响应特性提高与电阻R2的电压相应的量。

在此，r2是电阻R2的电阻值，IF1是电荷泵电路101输出的充电电流IUP和放电电流IDN的电流值，c2是电容器C2的电容值。

[非专利文献1]《PLL-IC的使用方法》，畑雅恭、古川计介著，秋叶出版，[新装版]，1987年6月

[专利文献1]日本特开2005-260446号公报

但是，在非专利文献1和专利文献1中使用的完全积分型滤波电路的环路滤波器102如图9所示，具有输出陡峭的电压输出信号的响应特性。

但是，在CMOS工艺中，难以使VCO103内的电压-电流转换部103A在对被输入的陡峭的电压输出信号进行电压-电流转换时具有与该急剧的变化充分对应的响应特性，实际上如图10所示，电压-电流转换后的电流输出信号的波形变钝了。

结果，即便使环路滤波器102中的响应特性良好，由于VCO103内的电压-电流转换部103A的响应特性的迟缓造成的低下，仍然不能从元件特性入手进行理论的设计。

另外，因为制造偏差，电压-电流转换的速度有偏差，由此，PLL电路的响应特性也有偏差，存在量产时不合格的产品增多的问题。

发明内容

本发明正是鉴于这样的情况而完成的，其目的在于提供一种PLL电路，通过使生成控制构成VCO的电流控制振荡电路的电流的电压-电流转换的动作高速化，使频率控制的响应特性比以往有所提高。

本发明的PLL电路包括：电压控制振荡电路，其由电压-电流转换电路、电流加法器以及电流控制振荡电路构成，输出与控制电压和控制电流对应的频率的脉冲；相位检测器，其根据上述脉冲和上述电压控制振荡电路将要生成的频率的基准脉冲之间的相位差，输出第一控制信号和第二控制信号；第一电荷泵电路，其根据上述第一控制信号输出第一充电电流或第一放电电流；环路滤波器，其根据上述第一充电电流或上述第一放电电流生成上述控制电压，并向上述电压控制振荡电路输出；以及第二电荷泵电路，其根据上述第二控制信号生成作为第二充电电流或第二放电电流的上述控制电流，并向上述电压控制振荡电路输出。

本发明的PLL电路的特征在于，上述电压-电流转换电路将上述控制电压转换为电流，上述电流加法器将上述转换后的电流和上述控制电流相加，将该相加后的电流作为频率控制电流提供给上述电流控制振荡电路。

本发明的PLL电路的特征在于，上述环路滤波器由介于第一电荷泵的输出和接地点之间的电容器构成。

如以上所说明的，按照本发明，将用电压-电流转换电路将根据第一电荷泵输出的第一充电电流和第一放电电流由环路滤波器生成的控制电压转换后的电流、和在第二电荷泵电路中生成的控制电流由电流加法电路相加，由该相加后的电流驱动电流控制振荡电路，所以能将急剧的电压变化以控制电流传递到电流控制振荡电路，能够在电流控制振荡电路中由上述控制电流实现具有急剧的响应特性的频率变化。

即，按照本发明，实质上，以往的环路滤波器的功能由电容器(环路滤波器)、第二电荷泵电路以及电流加法电路分别形成，所以能够抑制仅形成了电阻和电容器的现有例中的电阻值和电容值的偏差对滤波器的响应特性的影响，与现有例相比实现了偏差少的滤波器特性。

结果，按照本发明，通过设置电流加法电路，与环路滤波器由电阻和电容构成的现有例相比，从电流控制振荡电路来说，能够实现理想的完全积分型滤波器。

附图说明

图1是表示本发明的一个实施方式的PLL电路的结构例的框图。

图2是表示图1的PLL电路的动作例的波形图。

图3是表示图1的PLL电路的动作例的波形图。

图4是表示图1中的电压-电流转换电路51、电流加法电路52的电路例的示意图。

图5是表示图1的电流控制型振荡电路53的结构例的示意电路图。

图6是表示PLL电路的一般结构的框图。

图7是表示现有例中的PLL电路的结构的框图。

图8是表示另一现有例中的PLL电路的结构的框图。

图9是说明图8的PLL电路的动作的波形图。

图10是说明图8的PLL电路的动作的波形图。

具体实施方式

以下，参照附图说明本发明的一个实施方式的PLL电路。图1是表示该实施方式的PLL电路的结构例的框图。

在该图中，本实施方式的PLL电路包括相位比较电路1、电荷泵2、电荷泵3、环路滤波器4、VCO5以及分频器6。另外，VCO5由电压-电流转换电路51、电流加法电路52以及电流控制振荡电路53构成。

分频器6对VCO5输出的脉冲信号Fout的频率fout进行1/N分频，并输出频率为频率fout/N的分频脉冲信号。由此，脉冲信号Fout的频率fout为基准脉冲信号Fin的频率fin的N倍的频率。

相位比较电路1检测上述分频脉冲信号和频率为VCO5将要生成的频率的1/N的基准脉冲信号Fin之间的相位差，将按照该相位差控制作为电流信号IF1流过第一充电电流还是第一放电电流的控制信号UP1和控制信号DN1，按照预先设定的各个周期在预先设定的控制期间进行上述比较，并向电荷泵2输出。

另外，相位比较电路1将按照上述相位差控制作为电流信号IF2流过第二充电电流还是第二放电电流的控制信号UP2和控制信号DN2向电荷泵3输出。

在此，相位比较电路1在分频脉冲信号的相位比上述基准脉冲信号Fin滞后的情况下，输出进行控制使得电荷泵2作为电流信号IF1流过第一充电电流的控制信号UP1，另一方面，在分频脉冲信号的相位比上述基准脉冲信号Fin提前的情况下，输出进行控制使得电荷泵2作为电流信号IF1流过第一放电电流的控制信号DN1。

另外，相位比较电路1在分频脉冲信号的相位比上述基准脉冲信号Fin滞后的情况下，输出进行控制使得电荷泵3作为电流信号IF2流过第二充电电流的控制信号UP2，另一方面，在分频脉冲信号的相位比上述基准脉冲信号Fin提前的情况下，输出进行控制使得电荷泵3作为电流信号IF2流过第二放电电流的控制信号DN2。

在电荷泵2中，在电源电压线和接地线之间顺次串联连接恒流源CR1U、开关SW1U、开关SW1D、恒流源CR1D，开关SW1U和开关SW1D的连接点成为输出端子，将上述电流信号IF1输出给环路滤波器4。

另外，在电荷泵2中，当被输入上述控制信号UP1时，使开关SW1U为导通状态，将第一充电电流作为电流信号IF1从输出端子输出，另一方面，当被输入控制信号DN1时，使开关SW1D为导通状态，将第一放电电流作为电流信号IF1从输出端子输出。

在电荷泵3中，在电源电压线和接地线之间顺次串联连接恒流源CR2U、开关SW2U、开关SW2D、恒流源CR2D，开关SW2U和开关SW2D的连接点成为输出端子，将上述电流信号IF2输出给VCO5。

另外，在电荷泵3中，当被输入上述控制信号UP2时，使开关SW2U为导通状态，将第二充电电流作为电流信号IF2从输出端子输出，另一方面，当被输入控制信号DN2时，使开关SW2D为导通状态，将第二放电电流作为电流信号IF2从输出端子输出。

环路滤波器4由电容器C2构成，将包含脉动的来自电荷泵2的直流信号IF1通过在电容器C2中充放电而进行积分动作，并作为控制电压V1向VCO5输出。

电压-电流转换电路51将被输入的控制电压V1转换为与电压值对应的电流值的电流IF3，并将作为其转换结果的电流IF3输出给电流加法电路52。

电流加法电路52将上述电流IF3和电流信号IF2相加，将作为相加结果的电流IF4输出给电流控制振荡电路53。

电流控制振荡电路53输出与从电流加法电路52输入的电流IF4的电流值对应的频率fout的脉冲信号Fout。

接下来，用图1、图2和图3说明本实施方式的PLL电路的动作。图2和图3是说明图1的各电路中的动作例的波形图。

图2是分频脉冲信号的相位比基准脉冲信号Fin滞后的情况。

在时刻t1，如果处于上述控制期间，则相位比较电路1通过检测相位差来输出控制信号UP1和UP2。

然后，电荷泵2使开关SW1U为导通状态，作为电流信号IF1，将作为恒流源CR1U的恒电流的第一充电电流流出环路滤波器4。

由此，环路滤波器4通过由上述电流信号IF1将电容器C2充电，将该被充电后的充电电压作为控制电压V1，向电压-电流转换电路51输出。

然后，电压-电流转换电路51将被输入的控制电压V1转换为电流IF3，将该电流IF3向电流加法电路52输出。

另外，此时，电荷泵3使开关SW2U为导通状态，作为电流信号IF2，将作为恒流源CR2U的恒电流的第二充电电流流出电流加法电路52。

电流加法电路52将上述电流信号IF3和IF2相加，作为电流信号IF4输出给电流控制振荡电路53。

结果，电流控制振荡电路53将与增加后的电流值对应地输出的脉冲信号Fout的频率fout调整得较高。

接下来，在时刻t2，相位比较电路1在检测到经过了控制期间的时刻停止控制信号UP1和UP2的输出。

由于不输入控制信号UP1，电荷泵2使开关SW1U为截止状态，停止作为第一充电电流的电流信号IF1的流出。

由此，环路滤波器4由于充电电流不流入而保持当前的充电电压，将该充电电压作为控制电压V1输出给电压-电流转换电路51。

另外，由于不输入控制信号UP2，电荷泵3与电荷泵2同样地使开关SW2U为截止状态，停止作为第二充电电流的电流信号IF2的流出。

因此，电流加法电路52不输入电流信号IF2而仅输入电流信号IF3，所以将电流信号IF3直接作为电流信号IF4输出。

由此，电流控制振荡电路53根据作为与电流信号IF3的电流值对应的频率的脉冲信号Fout产生频率fout。

图3是分频脉冲信号的相位比基准脉冲信号Fin提前的情况。

在时刻t1，如果处于上述控制期间，则相位比较电路1通过检测相位差来输出控制信号DN1和DN2。

然后，电荷泵2使开关SW1D为导通状态，作为电流信号IF1，从环路滤波器4流入作为恒流源CR1D的恒电流的第一放电电流。

由此，环路滤波器4通过由上述电流信号IF1使电容器放电，将该放电后的充电电压作为控制电压V1，向电压-电流转换电路51输出。

另外，此时，电荷泵3使开关SW2D为导通状态，作为电流信号IF2，从电流加法电路52流入作为恒流源CR2D的恒电流的第二放电电流。

结果，电流控制振荡电路53将与减少后的电流值对应地输出的脉冲信号Fout的频率fout调整得较低。

接下来，在时刻t2，相位比较电路1在检测到经过了控制期间的时刻停止控制信号DN1和DN2的输出。

由于不输入控制信号DN1，电荷泵2使开关SW1D为截止状态，停止作为第一放电电流的电流信号IF1的流入。

由此，环路滤波器4由于放电电流不流出而保持当前的充电电压，将该充电电压作为控制电压V1输出给电压-电流转换电路51。

另外，由于不输入控制信号DN2，电荷泵3与电荷泵2同样地使开关SW2D为截止状态，停止作为第二放电电流的电流信号IF2的流入。

通过上述处理，电流控制振荡电路53根据作为与电流信号IF3的电流值对应的频率的脉冲信号Fout产生频率fout。

接下来，根据图4说明图1中的电压-电流转换电路51和电流加法电路52的结构例。

对于与图1相同的结构标记同一符号并省略其结构的说明。

电压-电流转换电路51由P沟道型的MOS晶体管MP1、N沟道型的MOS晶体管MN1以及电阻R3构成。

上述MOS晶体管MP1的源极连接在电源电压上，栅极与漏极连接而形成二极管连接。

上述MOS晶体管MN1的漏极与上述MOS晶体管MP1的漏极连接，源极与自身形成的阱连接，并经由电阻R3而接地。

按照上述结构，电压-电流转换电路51成为由该电压-电流转换电路51和电流加法电路52构成的电流镜电路中的偏压生成电路，将用于使与控制电压V1对应的电流信号IF3(图2和图3中的V1/r3，r3是电阻R3的电阻值)的复制在电流加法电路52中流过的偏压，输出给电流加法电路52。

另外，电流加法电路52由P沟道型的MOS晶体管MP2和N沟道型的MOS晶体管MN2构成。

MOS晶体管MP2的源极连接在电源电压上，栅极被施加上述电压-电流转换电路51输出的偏压。

MOS晶体管MN2的漏极与上述MOS晶体管MP2的漏极连接，栅极连接在漏极上(二极管连接)，源极接地。另外，MOS晶体管MN2的漏极连接电荷泵3的输出端子，流入或流出电流信号IF2。

按照该结构，电流加法电路52作为将与电流镜结构的电压-电流转换电路51中流过的电流信号IF3对应的电流的电流值和上述电流信号IF2的电流值相加的结果，将电流信号IF4输出到电流控制振荡电路53。

接下来，说明图1和图4中的电流控制振荡电路53。图5是说明图1和图4中的电流控制振荡电路53的结构例的示意电路图。

电流控制振荡电路53由P沟道型的MOS晶体管MP3、MP4、N沟道型的MOS晶体管MN3、MN4、MN5以及电容器C3构成。

MOS晶体管MP3的源极连接在电源电压上，栅极连接在MOS晶体管MP4的漏极上。

MOS晶体管MN3的漏极连接在上述MOS晶体管MP3的漏极上，栅极连接在MOS晶体管MP3的栅极上，源极连接在MOS晶体管MN5的漏极上。

MOS晶体管MP4的源极连接在电源电压上，栅极连接在MOS晶体管MP3的漏极上。

MOS晶体管MN4的漏极连接在MOS晶体管MP4的漏极上，栅极连接在MOS晶体管MP4的栅极上，源极连接在MOS晶体管MN5的漏极上。

电容器C3介于MOS晶体管MN3的漏极和MOS晶体管MN4的漏极之间。

MOS晶体管MN5的源极接地，栅极由电流加法电路52施加流过与电流信号IF4对应的电流的偏压。

按照上述结构，MOS晶体管MN5根据电流加法电路52输出的相加后的电流(IF4)进行电流镜动作。因此，由于电流(IF4)变小，电容器C3的充放电周期变长，振荡频率fout变低，由于电流(IF4)变大，电容器C3的充放电周期变短，振荡频率fout变高。

另外，从电流加法电路52输出的信号电流IF4的电流值可由以下式子(1)(随时间变化的函数)求出。

IF4＝IF3±IF2＝(V1/r3)±IF2 ……(1)

不限于本实施方式所述的电压-电流转换电路51、电流加法电路52、电流控制振荡电路53的结构，只要是进行同样动作的电路，任何结构均可。

Claims

1.一种PLL电路，其特征在于，该PLL电路包括：

电压控制振荡电路，其由电压-电流转换电路、电流加法器以及电流控制振荡电路构成，输出与控制电压和控制电流对应的频率的脉冲；

相位检测器，其根据上述脉冲和上述电压控制振荡电路将要生成的频率的基准脉冲之间的相位差，输出第一控制信号和第二控制信号；

第一电荷泵电路，其根据上述第一控制信号输出第一充电电流或第一放电电流；

环路滤波器，其根据上述第一充电电流或上述第一放电电流生成上述控制电压，并向上述电压控制振荡电路输出；以及

第二电荷泵电路，其根据上述第二控制信号生成作为第二充电电流或第二放电电流的上述控制电流，并向上述电压控制振荡电路输出。

2.根据权利要求1所述的PLL电路，其特征在于，

上述电压-电流转换电路将上述控制电压转换为电流，

上述电流加法器将上述转换后的电流和上述控制电流相加，将该相加后的电流作为频率控制电流提供给上述电流控制振荡电路。

3.根据权利要求1或2所述的PLL电路，其特征在于，

上述环路滤波器由介于第一电荷泵的输出和接地点之间的电容器构成。