CN101453206A - 具有耦接器的缓冲电路 - Google Patents

具有耦接器的缓冲电路 Download PDF

Info

Publication number
CN101453206A
CN101453206A CNA2008101788628A CN200810178862A CN101453206A CN 101453206 A CN101453206 A CN 101453206A CN A2008101788628 A CNA2008101788628 A CN A2008101788628A CN 200810178862 A CN200810178862 A CN 200810178862A CN 101453206 A CN101453206 A CN 101453206A
Authority
CN
China
Prior art keywords
input signal
node
buffer circuit
coupler
reference node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008101788628A
Other languages
English (en)
Inventor
李种天
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101453206A publication Critical patent/CN101453206A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Logic Circuits (AREA)

Abstract

一种缓冲电路，包含一差分放大器，通过感应一参考电压和一输入信号的电位差而差动放大与参考电压对应的参考节点和与输入信号对应的输入节点。耦接单元耦接所述输入信号至该参考节点，因此使得可以改善该缓冲电路的工作速度，并且在输入信号或参考电压的电平变低时可以正常工作。

Description

具有耦接器的缓冲电路
技术领域
本发明是关于一种半导体设备，特别是关于一种能缓冲一输入信号的缓冲电路。
背景技术
通常，一半导体设备包括一接收外部信号(例如：数据、地址、指令等)的缓冲电路，并且将该外部信号转换成适用于一内部逻辑的信号。
一传统缓冲电路包含一差分放大器，能感应和放大一参考电压VREF和一输入信号IN之间的电位差，如图1所示。
具体而言，两个PMOS(P型金属氧化物半导体)晶体管P1、P2以一电流镜结构而形成，以供给二节点ND1_OLD、ND2_OLD相同的电流，并且依据由NMOS(N型金属氧化物半导体)晶体管N1接收的参考电压VREF和由NMOS晶体管N2接收的输入信号IN的电位差来差动放大二节点ND1_OLD、ND2_OLD。被放大的节点ND1_OLD的电位被输出作为一输出信号OUT_OLD。另供参考的是，一NMOS晶体管N3响应一使能信号EN起到一偏置电流源的作用。
再者，当输入信号IN为低电平时，以电流镜结构的两个PMOS晶体管P1、P2可能对于输入信号IN的响应较差。尤其，当该缓冲电路以高速工作时，该缓冲电路的输出由于两个PMOS晶体管P1、P2对输入信号IN响应较差而延迟，这可能导致该缓冲电路的工作特性变差。
此外，当参考电压VREF位于低电平(例如当参考电压VREF的电平接近NMOS晶体管N1、N2的阈值电压电平)时，该NMOS晶体管N1、N2一般会被导通。在这种情况下，该NMOS晶体管N1、N2会限制流动的电流，这减缓了该缓冲电路的工作速度。
发明内容
本发明提供了一种即使在低电平输入时仍可正常工作的缓冲电路。
本发明提供了一种具有改进的工作速度的缓冲电路。
一种根据本发明的一实施例的缓冲电路，包含：一差分放大器，通过感应一参考电压和一输入信号的电位差来差动放大一与该参考电压对应的参考节点和一与该输入信号对应的输入节点；及一耦接该输入信号至参考节点的耦接单元。
该耦接器最好是以该输入信号控制该参考节点的电位。尤其，该耦接器最好是能与该输入信号的状态改变对应地控制该参考节点的电流量。又，该耦接器最好是包含至少一个电容器，所述电容器耦接在接收该输入信号的一输入端和该参考节点之间。
该差分放大器最好是包含：一有源负载，该有源负载用于供给该参考节点和输入节点相同的电流，并且依据该参考节点的状态来控制电流量；一差分对，与该参考电压和输入信号的电位差对应而差动放大参考节点和输入节点，并且输出一与该输入节点的电位对应的信号；及一偏置电流源，用以设定用于放大的使能和工作时间点。
在此配置中，该耦接器最好是控制该有源负载供给与输入信号的状态改变对应的电流的能力。
该有源负载包含以电流镜结构的两个晶体管，用于依据该参考节点的电位来控制由电源流至该参考节点和输入节点的电流，并且该耦接器最好是能控制两个晶体管利用输入信号供给电流的能力。
根据本发明的另一个实施例，提供一种缓冲电路，包含：一差分放大器，感应和放大一参考电压和一输入信号之间的电位差；及一耦接器，供给差分放大器作为反馈的输入信号以控制用于放大的偏置。
根据上述实施例，该耦接器最好是在输入信号的状态改变时，供给差分放大器作为反馈的输入信号以控制偏置。
该差分放大器最好包含：一有源负载，用于供给一与该参考电压对应的参考节点和一与该输入信号对应的输入节点相同的电流，并且依据该参考节点的状态来控制电流量；一差分对，与该参考电压和输入信号的电位差对应而差动放大参考节点和输入节点，并且输出一与该输入节点的电位对应的信号；及一偏置电流源，是设定用于放大的使能和工作时间点。
在此配置中，该耦接器最好能控制参考节点的电流量，其决定与输入信号的状态改变对应的偏置，尤其，该耦接器最好包含至少一个电容器，所述电容器耦接在接收该输入信号的一输入端和该参考节点之间。此外，该耦接器最好能通过控制有源负载供给与输入信号的状态改变对应的电流的能力而控制偏置。
该有源负载包含以电流镜结构的两个晶体管，用于根据参考节点的电位控制由电源流至该参考节点和输入节点的电流，该耦接器最好是控制该晶体管利用输入信号供给与两个晶体管对应的电流的能力。
本发明的一个效果在于，即使当输入信号或参考电压在低电平时，仍可通过利用输入信号来补偿与参考电压对应的参考节点的电流而使缓冲电路可以正常工作。
本发明的一个效果在于，通过输入信号的反馈来控制差动放大工作所需的偏置，因此可改善缓冲电路的工作速度。
附图说明
图1是示出一传统缓冲电路的电路图。
图2是示出一根据本发明的一缓冲电路的电路图。
图3是一示出图2的耦接器22的详细配置的电路图。
图4是一通过比较本发明的缓冲电路和传统缓冲电路的工作而说明根据本发明的缓冲电路的工作的波形图。
具体实施方式
此后，将参考附图详细说明本发明的各具体实施例。
本发明公开了一种缓冲电路，具有一耦接器，通过使一输入信号和一与一参考电压对应的参考节点耦接而控制一用于差动放大的偏置。
具体而言，根据本发明的缓冲电路包括：一差分放大器20，用于感应和放大一参考电压VREF和一输入信号IN的电位差；及一耦接器22，使该输入信号IN和一与参考电压VREW对应的参考节点ND1_NEW耦接，如图2所示。
差分放大器20差动放大该参考节点ND1_NEW和一输入节点ND2_NEW，并且输出一与该被放大的输入节点ND2_NEW的电位对应的输出信号OUT_NEW。该参考节点ND1_NEW通过感应参考电压VREF和输入信号IN的电位差而与该参考电压VREF相对应。该输入节点ND2_NEW与输入信号IN相对应。
这样的差分放大器的一实施例可包含一有源负载、一差分对、及一偏置电流源。
该有源负载被配置为供给参考节点ND1_NEW和输入节点ND2_NEW相同的电流，并且依据参考节点ND1_NEW的状态来控制电流。上述例子可包含：一PMOS晶体管P3，连接在一电源电压端VDD和该参考节点ND1_NEW之间；和一PMOS晶体管P4，连接在电源电压端VDD和输入节点ND2_NEW之间。该两个PMOS晶体管P3和P4的栅极可共同连接到参考节点ND1_NEW。
该差分对被配置为差动放大与参考电压VREF和输入信号IN的电位差相对应的该参考节点ND1_NEW和输入节点ND2_NEW，并且输出与输入节点ND2_NEW的电位对应的输出信号OUT_NEW。上述例子可包含：一NMOS晶体管N4，连接在参考节点ND1_NEW和一公共节点ND_COM之间且其栅极接收参考电压VREF；及一NMOS晶体管N5，连接在输入节点ND2_NEW和公共节点ND_COM之间且其栅极接收输入信号IN。
此外，该偏置电流源接收一使能信号EN，并且依据该使能信号EN设定放大所需的一使能和工作时间点。上述例子可以包含一NMOS晶体管N6，其连接在公共节点ND_COM和一接地电压端VSS之间且其栅极接收使能信号EN。
耦接器22被配置为通过耦接输入信号IN和与参考电压VREF对应的参考节点ND1_NEW来控制差分放大器20的偏置。换言之，该耦接器22可通过供给输入信号IN至差分放大器20的参考节点ND1_NEW作为一反馈信号而控制该参考节点ND1_NEW的电位，并且该耦接器22亦可与输入信号IN的状态改变对应地控制参考节点ND1_NEW的电流量。
再者，当差分放大器20包含上述有源负载时，耦接器22可以被配置为控制该有源负载供给电流的能力。
这样的耦接器22的一个例子包含至少一个电容器CP，耦接到接收输入信号IN的输入端和所述参考节点ND1_NEW，如图3所示。
在此，电容器CP可为一NMOS晶体管型电容器，具有一接收输入信号IN的栅极及共同连接至参考节点ND1_NEW的一源极和一漏极。该电容器CP可为一NMOS晶体管型电容器和一PMOS晶体管型电容器中的任何一种，或其它任何形式的电容器。
下面将参照图4通过与传统缓冲电路的工作进行比较来说明根据本发明的缓冲电路的工作。为了进行参考，图4示出了依赖于时间的参考电压VREF、输入信号IN、二输入节点ND1_OLD、ND1_NEW、及输出信号OUT_OLD、OUT_NEW的电平。
当输入信号IN以比参考电压VREF更低的电平输入时，由于NMOS晶体管N4和N5的相互驱动，所以参考节点ND1_NEW变成一逻辑低电平，且输入节点ND2_NEW变成一逻辑高电平。
在此情况下，当输入信号IN的电平升高时，与输入信号IN对应的电源通过耦接器22而被供给到参考节点ND1_NEW，并且比传统的参考节点ND1_OLD更迅速地增加流至参考节点ND1_NEW的电流量。结果，包含在差分放大器20中的两个PMOS晶体管P3和P4的驱动能力下降，尤其是，当PMOS晶体管P4的驱动能力下降时，输入节点ND2_NEW的电位迅速地降低至逻辑低电平。
换言之，当输入信号IN的电平升高但仍低于参考电压VREF时，所述偏置依赖于通过耦接器22供给至参考节点ND1_NEW的、与该输入信号IN对应的电源而改变，从而差动放大工作时间点较快。结果，输出信号OUT_NEW比传统的输出信号OUT_OLD更迅速地下降。
此后，当输入信号IN被维持在比参考电压VREF更高的一预定电平时，耦接器22的工作停止，以致不供给与输入信号IN对应的电源到参考节点ND1_NEW，并且参考节点ND1_NEW被维持在逻辑高电平，且输入节点ND2_NEW被维持在逻辑低电平。
当输入信号IN的电平下降时，与输入信号IN对应的电源通过耦接器22而与参考节点ND1_NEW耦接，以致流至参考节点ND1_NEW的电流量比传统的参考节点ND1_OLD更快地减少。结果，改善了在差分放大器20中包含的两个PMOS晶体管P3和P4的驱动能力，尤其是，当PMOS晶体管P4的驱动能力改善时，该输入节点ND2_NEW的电位迅速升高至逻辑高电平。
换言之，在输入信号IN被维持在一比参考电压VREF更高的预定电平的情况下，输入信号IN的电平降低，偏置依赖于通过耦接器22将与该输入信号IN对应的电源和参考节点ND1_NEW的耦接而改变，从而差动放大工作时间点较快。结果，输出信号OUT_NEW比传统的输出信号OUT_OLD更快地升高至逻辑高电平。
如上所述，当输入信号IN的状态改变时，根据本发明的缓冲电路供给与输入信号IN对应的电源至参考节点ND1_NEW，以使得参考节点ND1_NEW的电位更迅速地改变。
因此，虽然输入信号IN或参考电压VREF在低电平，但是由于该参考节点ND1_NEW被维持在正常电位，所以该缓冲电路仍可正常工作。
此外，在输入信号IN的状态改变时，根据本发明的缓冲电路供给差分放大器20的参考节点ND1_NEW作为反馈的输入信号IN，因此立即改变用于差动放大操作的偏置。
此时，该缓冲电路的工作速度得以改善，从而由于该差分放大器20的放大工作时间点依赖于偏置改变而变得较快，因此输出信号OUT_NEW可以迅速地被放大至一目标电平。
本领域技术人员应当明白，前述说明中所公开的特定实施例可以容易地作为修改或设计其他实施例以用于执行本发明的相同目的的基础。对于本领域技术人员来说也是明显的是，这样的等价实施例不背离在所附权利要求书中所阐述的本发明的精神和范围。
对相关申请的交叉引用
本申请在此要求以2007年12月7日提出的韩国专利申请第10-2007-0126635号的优先权，其全部内容已合并于本说明书中作为参考。

Claims (14)

1.一种具有一耦接器的缓冲电路，该缓冲电路包括：
一差分放大器，通过感应一参考电压和一输入信号的电位差而差动放大一与参考电压对应的参考节点和一与输入信号对应的输入节点；以及
耦接器，耦接该输入信号至参考节点。
2.根据权利要求1所述的缓冲电路，其中，该耦接器依据所述输入信号来控制该参考节点的电位。
3.根据权利要求2所述的缓冲电路，其中，该耦接器与所述输入信号的状态改变对应地控制所述参考节点的电流量。
4.根据权利要求1所述的缓冲电路，其中，该耦接器包括至少一个电容器，其耦接于一接收输入信号的输入端和所述参考节点之间。
5.根据权利要求1所述的缓冲电路，其中，该差分放大器包括：
一有源负载，供给该参考节点和该输入节点相同的电流，并且依据该参考节点的状态来控制电流量；
一差分对，与该参考电压和该输入信号的电位差对应地差动放大所述参考节点和输入节点，并且输出一与该输入节点的电位对应的信号；以及
一偏置电流源，设定放大所需的使能和工作时间点。
6.根据权利要求5所述的缓冲电路，其中，该耦接器控制该有源负载供给与该输入信号的状态改变对应的电流的能力。
7.根据权利要求6所述的缓冲电路，其中，该有源负载包括以电流镜结构的两个晶体管，所述晶体管依据所述参考节点的电位来控制由电源流至该参考节点和输入节点的电流，并且该耦接器控制所述两个晶体管利用输入信号供给电流的能力。
8.一种具有一耦接器的缓冲电路，该缓冲电路包括：
一差分放大器，感应和放大一参考电压和一输入信号之间的电位差；以及
耦接器，供给作为反馈的输入信号至差分放大器，以控制用于放大的偏置。
9.根据权利要求8所述的缓冲电路，其中，在该输入信号的状态改变时，该耦接器供给作为反馈的输入信号至差分放大器以控制偏置。
10.根据权利要求8所述的缓冲电路，其中，该差分放大器包括：
一有源负载，向一与该参考电压对应的参考节点和一与该输入信号对应的输入节点供给相同的电流，并且依据该参考节点的状态来控制电流量；
一差分对，与该参考电压和输入信号的电位差对应地差动放大所述参考节点和输入节点，并且输出一与该输入节点的电位对应的信号；以及
一偏置电流源，设定放大所需的使能和工作时间点。
11.根据权利要求10所述的缓冲电路，其中，该耦接器控制该参考节点的电流量，其中该参考节点的电流量决定与该输入信号中的状态改变对应的偏置。
12.根据权利要求10所述的缓冲电路，其中，该耦接器包括至少一个电容器，且耦接在接收该输入信号的一输入端和所述参考节点之间。
13.根据权利要求10所述的缓冲电路，其中，该耦接器通过控制该有源负载供给与该输入信号的状态改变对应的电流的能力而控制所述偏置。
14.根据权利要求13所述的缓冲电路，其中，该有源负载包括以电流镜结构的两个晶体管，所述晶体管依据参考节点的电位来控制由电源流至该参考节点和输入节点的电流，并且该耦接器控制所述晶体管利用输入信号供给与所述两个晶体管对应的电流的能力。
CNA2008101788628A 2007-12-07 2008-12-04 具有耦接器的缓冲电路 Pending CN101453206A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR126635/07 2007-12-07
KR1020070126635A KR20090059658A (ko) 2007-12-07 2007-12-07 버퍼 회로

Publications (1)

Publication Number Publication Date
CN101453206A true CN101453206A (zh) 2009-06-10

Family

ID=40720966

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008101788628A Pending CN101453206A (zh) 2007-12-07 2008-12-04 具有耦接器的缓冲电路

Country Status (4)

Country Link
US (1) US20090146697A1 (zh)
KR (1) KR20090059658A (zh)
CN (1) CN101453206A (zh)
TW (1) TW200926578A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102447380A (zh) * 2010-10-12 2012-05-09 Ad技术有限公司 用于电源的软启动电路
CN112118000A (zh) * 2019-06-21 2020-12-22 爱思开海力士有限公司 接收器、接收电路、半导体装置和半导体系统

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI499883B (zh) * 2014-03-13 2015-09-11 Himax Tech Ltd 電壓緩衝器
KR20160068562A (ko) * 2014-12-05 2016-06-15 에스케이하이닉스 주식회사 증폭 성능을 향상시킬 수 있는 버퍼 회로
US11025241B2 (en) * 2018-12-20 2021-06-01 Samsung Electronics Co., Ltd. Comparator circuit and mobile device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4547685A (en) * 1983-10-21 1985-10-15 Advanced Micro Devices, Inc. Sense amplifier circuit for semiconductor memories
KR0132007B1 (ko) * 1993-04-07 1998-10-01 사토 후미오 기준전위 저하회로를 갖춘 불휘발성 반도체 기억장치
KR100256120B1 (ko) * 1993-09-22 2000-05-15 김영환 고속 감지 증폭기
US5568438A (en) * 1995-07-18 1996-10-22 Analog Devices, Inc. Sense amplifier with offset autonulling
US5847581A (en) * 1996-12-31 1998-12-08 Intel Corporation Low power CMOS precision input receiver with integrated reference
US6122212A (en) * 1998-05-01 2000-09-19 Winbond Electronics Corporation Sense amplifier with feedbox mechanism
US6774721B1 (en) * 2003-03-07 2004-08-10 Quake Technologies, Inc. High speed logic circuits
US7154318B2 (en) * 2003-11-18 2006-12-26 Stmicroelectronics Pvt. Ltd. Input/output block with programmable hysteresis
US7187196B2 (en) * 2003-11-18 2007-03-06 Infineon Technologies Ag Low rise/fall skewed input buffer compensating process variation
US7298180B2 (en) * 2005-11-17 2007-11-20 Taiwan Semiconductor Manufacturing Co., Ltd. Latch type sense amplifier

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102447380A (zh) * 2010-10-12 2012-05-09 Ad技术有限公司 用于电源的软启动电路
CN102447380B (zh) * 2010-10-12 2014-08-20 Ad技术有限公司 用于电源的软启动电路
CN112118000A (zh) * 2019-06-21 2020-12-22 爱思开海力士有限公司 接收器、接收电路、半导体装置和半导体系统

Also Published As

Publication number Publication date
TW200926578A (en) 2009-06-16
KR20090059658A (ko) 2009-06-11
US20090146697A1 (en) 2009-06-11

Similar Documents

Publication Publication Date Title
EP2498398B1 (en) Amplifier circuit and method
CN101753126B (zh) 具有自偏补偿电路的掉电电路
US9013942B2 (en) Sense amplifier having loop gain control
JP2009290844A (ja) 増幅器、オフセット調整回路
CN101453206A (zh) 具有耦接器的缓冲电路
CN107463199A (zh) 串联调节器以及半导体集成电路
US6242980B1 (en) Differential amplifier circuit
CN101068106B (zh) 共源共栅放大电路、放大器、和共源共栅放大电路的方法
KR101101512B1 (ko) 씨모스 파워 증폭기
US20120126895A1 (en) Variable gain amplifier with fixed bandwidth
US20080174290A1 (en) Voltage generation circuit
US10574200B2 (en) Transconductance amplifier
US8130034B2 (en) Rail-to-rail amplifier
CN102221840B (zh) 稳压电路与操作放大电路
US20110156673A1 (en) Internal power generating circuit and semiconductor device including the same
USRE47432E1 (en) Output stage circuit
JP2000306385A (ja) 半導体メモリ装置の相補型差動入力バッファ
CN107453723B (zh) 放大器
KR20010003999A (ko) 고속 센스 증폭기
CN113452332B (zh) 差分放大器
US20170237415A1 (en) Buffer circuit
US6710660B1 (en) Class B power buffer with rail to rail output swing and small deadband
US7816989B2 (en) Differential amplifier
KR100833186B1 (ko) 증폭 회로, 및 증폭 회로의 바이어스 전압 발생 방법
US11848649B2 (en) Low power VB class AB amplifier with local common mode feedback

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20090610