CN112118000A - 接收器、接收电路、半导体装置和半导体系统 - Google Patents

Abstract

提供一种接收器、接收电路、半导体装置和半导体系统。接收器包括放大电路和补偿电路。放大电路基于输入信号来改变第一输出节点的电压电平，并且基于参考电压来改变第二输出节点的电压电平。补偿电路基于输入信号来改变第二输出节点的电压电平，并且基于参考电压来改变第一输出节点的电压电平。放大电路包括被配置为接收输入信号和参考电压的第一类型晶体管。补偿电路包括被配置为接收输入信号和参考电压的第二类型晶体管。

Description

接收器、接收电路、半导体装置和半导体系统

相关申请的交叉引用

本申请要求2019年6月21日向韩国知识产权局提交的申请号为10-2019-0074037的韩国专利申请的优先权，其公开内容通过引用整体合并于此。

技术领域

各个实施例涉及集成电路技术，并且更具体地，涉及接收器和接收电路、包括该接收器的半导体装置和半导体系统。

背景技术

电子设备包括许多电子元件，计算机系统包括各种半导体装置，每个半导体装置包括半导体。构成计算机系统的半导体装置可以通过接收和发送控制信号、时钟信号和数据来彼此通信。半导体装置包括接收器，并接收从另一个半导体装置发送的信号，以及从其内部电路接收信号。接收器执行差分放大操作。接收器接收差分信号和单端信号。接收器利用参考电压以放大单端信号。接收器需要保持预定的共模以进行精确的放大操作。然而，在用于低功率操作的不使用端接(termination)的接收器或由单级来配置的接收器内，难以保持与具有任意模式的单端信号相对应的预定的共模。

发明内容

在一个实施例中，一种接收器可以包括第一使能电路、输入电路、电流电路和补偿电路。所述第一使能电路可以被配置为将接收第一电源电压的节点与第一公共节点彼此耦接。所述输入电路被耦接在第一公共节点与第一输出节点和第二输出节点之间，可以被配置为基于输入信号来改变第一输出节点的电压电平，并基于参考电压来改变第二输出节点的电压电平。所述电流电路可以被配置为允许相同量的电流流过第一输出节点和第二输出节点。所述补偿电路可以被配置为通过第二公共节点来接收第一电源电压，被配置为基于所述输入信号将第二公共节点耦接到第二输出节点，并且被配置为基于所述参考电压将第二公共节点耦接到第一输出节点。

在一个实施例中，一种接收器可以包括第一输入晶体管、第二输入晶体管、电阻元件、电流电路、第一补偿晶体管和第二补偿晶体管。所述第一输入晶体管可以被配置为接收输入信号，并且可以被配置为改变第一输出节点的电压电平。所述第二输入晶体管可以被配置为接收参考电压，并且可以被配置为改变第二输出节点的电压电平。所述电阻元件可以被配置为将接收第一电源电压的节点耦接到所述第一输入晶体管和第二输入晶体管。所述电流电路可以被配置为向所述第一输出节点和第二输出节点提供第二电源电压。所述第一补偿晶体管可以被配置为基于所述参考电压来改变所述第一输出节点的电压电平。所述第二补偿晶体管可以被配置为基于所述输入信号来改变所述第二输出节点的电压电平。

在一个实施例中，一种接收器可以包括放大电路和补偿电路。包括第一类型晶体管的放大电路可以被配置为接收输入信号和参考电压，可以被配置为基于所述输入信号来改变第一输出节点的电压电平，并且可以被配置为基于所述参考电压来改变第二输出节点的电压电平。包括第二类型晶体管的补偿电路可以被配置为接收所述输入信号和所述参考电压，可以被配置为基于所述输入信号来改变所述第二输出节点的电压电平，并且可以被配置为基于所述参考电压来改变所述第一输出节点的电压电平。

在一个实施例中，一种接收电路可以包括第一接收器和第二接收器。所述第一接收器可以被配置为在低频模式下通过差分放大输入信号和参考电压来产生接收信号。所述第二接收器可以被配置为在高频模式下通过差分放大所述输入信号和参考电压来产生接收信号。所述第一接收器可以包括放大电路、补偿电路和驱动器。所述放大电路可以被配置为基于所述输入信号来改变输出信号的电压电平，并且基于所述参考电压来改变互补输出信号的电压电平。所述补偿电路可以被配置为基于所述参考电压来改变所述输出信号的电压电平，并且基于所述输入信号来改变所述互补输出信号的电压电平。所述驱动器可以被配置为通过反相驱动所述输出信号来产生所述接收信号。

附图说明

图1是示出根据实施例的接收器的配置的示意图；

图2是示出图1所示的接收器的操作的时序图；

图3是示出根据实施例的接收器的配置的示意图；

图4是示出图3所示的接收器的操作的时序图；

图5是示出根据实施例的半导体系统的配置的示意图；以及

图6是示出根据实施例的接收电路的配置的示意图。

具体实施方式

在下文中，以下将通过各种实施例参考附图来描述基于各种实施例的半导体装置。

基于在本说明书或本申请中公开的构思的实施例的特定结构或功能说明仅被示出用以描述基于本公开的构思的实施例。基于本公开的构思的实施例可以以各种形式来实现，并且所述说明不限于在本说明书或本申请中描述的实施例。

由于可以将各种修改和改变应用于基于本公开的构思的实施例，并且基于本公开的构思的实施例可以具有各种形式，因此将在本说明书或本申请中描述并在附图中示出的是特定实施例。然而，应当理解，基于本公开的构思的实施例不被解释为限于特定的公开形式，而是包括不脱离本公开的精神和技术范围的所有改变、等同物或替代。

尽管可以使用诸如“第一”、“第二”等的术语来描述各种组件，但是这样的组件不应限于上述术语。上述术语可以仅用于区分一个组件与另一组件。例如，在不脱离基于本公开的构思的范围的情况下，第一组件可以被称为第二组件，并且类似地，第二组件可以被称为第一组件。

应该理解的是，当一个组件被称为“连接”或“耦接”到另一组件时，该组件可以直接连接或耦接到另一组件，或者也可以存在中间组件。相反，应该理解的是，当一个组件被称为“直接连接”或“直接耦接”到另一组件时，则不存在中间组件。应该类似地解释描述组件之间的关系的其他表达，例如“在…之间”，“直接在…之间”或“与…相邻”，“直接与…相邻”等。

在本说明书中使用的术语仅用于描述特定的实施例，而无意于限制本公开。除非上下文另外明确指出，否则单数表达包括复数表达。在本说明书中，应当理解，术语“包括”、“具有”等表示在本说明书中描述的特征、数量、步骤、操作、组件、部件或其组合的存在，但不排除存在或增加一个或更多个其他特征、数量、步骤、操作、组件、部件或其组合的可能性。

只要没有另外定义，本文所用的所有术语，包括技术或科学术语，均具有本公开所属领域的技术人员通常理解的含义。以常用字典定义的术语应被解释为具有与在现有技术的背景中会被解释的相同含义，并且，除非在本说明书中另外明确定义，否则不应被解释为具有理想化的或过于形式化的含义。

图1是示出根据实施例的接收器100的配置的示意图。参考图1，接收器100可以接收输入信号IN并且可以产生输出信号OUT。输入信号IN可以是从包括接收器100的半导体装置外部的源提供的信号，或者可以是从半导体装置中所包括的另一电路提供的信号。输入信号IN可以是单端信号。接收器100可以利用参考电压VREF以接收单端信号。为了检测输入信号IN的逻辑电平，参考电压VREF可以具有与输入信号IN的摆动范围的中间值相对应的电压电平。参考电压VREF可以从半导体装置外部的源提供，或者可以由半导体装置中所包括的内部电压发生器和/或参考电压发生器来产生。

接收器100可以包括放大电路110和补偿电路120。放大电路110可以接收输入信号IN和参考电压VREF，并且可以基于输入信号IN和参考电压VREF来产生输出信号OUT。放大电路110可以产生输出信号为OUT并一同产生互补输出信号OUTB。放大电路110可以基于输入信号IN来改变第一输出节点ON1的电压电平。放大电路110可以基于参考电压VREF来改变第二输出节点ON2的电压电平。输出信号OUT可以从第一输出节点ON1输出，并且互补输出信号OUTB可以从第二输出节点ON2输出。放大电路110可以耦接在接收第一电源电压V1的节点与接收第二电源电压V2的节点之间；并且可以差分放大输入信号IN与参考电压VREF。第一电源电压V1可以具有比第二电源电压V2更高的电压电平。

放大电路110可以包括第一类型晶体管，其被配置为接收输入信号IN和参考电压VREF。例如，每个第一类型晶体管可以是P沟道MOS晶体管。当输入信号IN具有逻辑高电平时，参考第一输出节点ON1的电压电平放大电路110可以升高第二输出节点ON2的电压电平。此外，当输入信号IN具有逻辑低电平时，参考第二输出节点ON2的电压电平放大电路110可以升高第一输出节点ON1的电压电平。

补偿电路120可以接收输入信号IN和参考电压VREF，并且可以基于输入信号IN和参考电压VREF来改变输出信号OUT的电压电平。补偿电路120可以接收第一电源电压V1，并且可以基于输入信号IN和参考电压VREF来改变第一输出节点ON1的电压电平和第二输出节点ON2的电压电平。补偿电路120可以基于输入信号IN来改变第二输出节点ON2的电压电平，并且可以基于参考电压VREF来改变第一输出节点ON1的电压电平。补偿电路120可以耦接在第二公共节点CM2与第一输出节点ON1和第二输出节点ON2之间。补偿电路120可以通过第二公共节点CM2接收第一电源电压V1。补偿电路120可以基于参考电压VREF将第二公共节点CM2电耦接到第一输出节点ON1。补偿电路120可以基于输入信号IN将第二公共节点CM2电耦接到第二输出节点ON2。当输入信号IN具有逻辑高电平时，补偿电路120可以上拉驱动第二输出节点ON2。当输入信号IN具有逻辑低电平时，补偿电路120可以上拉驱动第一输出节点ON1。

补偿电路120可以包括第二类型晶体管，其被配置为接收输入信号IN和参考电压VREF。第二类型晶体管可以与第一类型晶体管互补。例如，第一类型晶体管和第二类型晶体管在结构上彼此镜像。当输入信号IN在相对较低的电压电平的范围内摆动时，每个第一类型晶体管可以是P沟道MOS晶体管，并且每个第二类型晶体管可以是N沟道MOS晶体管。在一个实施例中，当输入信号IN在相对较高的电压电平的范围内摆动时，每个第一类型晶体管可以是N沟道MOS晶体管，并且每个第二类型晶体管可以是P沟道MOS晶体管。

参考图1，放大电路110可以包括输入电路111、第一使能电路112和电流电路113。输入电路111可以接收输入信号IN和参考电压VREF，并且可以基于输入信号IN和参考电压VREF来改变第一输出节点ON1的电压电平和第二输出节点ON2的电压电平。输入电路111可以耦接在第一公共节点CM1与第一输出节点ON1和第二输出节点ON2之间。输入电路111可以通过第一公共节点CM1接收第一电源电压V1。输入电路111可以基于输入信号IN来改变第一输出节点ON1的电压电平，并且可以基于参考电压VREF来改变第二输出节点ON2的电压电平。

第一使能电路112可以将第一电源电压V1施加到第一公共节点CM1。第一使能电路112可以耦接在第一公共节点CM1与被提供第一电源电压V1的节点之间。第一使能电路112可以使第一电源电压V1的电压电平下降，并且可以将下降的电压施加到第一公共节点CM1。第一使能电路112还可以接收使能信号EN。使能信号EN可以被使能以允许接收器100进行操作，并且可以是在输入信号IN的输入之前被使能。当使能信号EN被使能时，第一使能电路112可以将从第一电源电压V1下降的电压施加到第一公共节点CM1。

电流电路113可以将第二电源电压V2施加到第一输出节点ON1和第二输出节点ON2。电流电路113可以耦接在第一输出节点ON1和第二输出节点ON2与接收所提供的第二电源电压V2的节点之间。电流电路113可以允许相同量的电流流过第一输出节点ON1和第二输出节点ON2。电流电路113可以控制从第一输出节点ON1流到接收第二电源电压V2的节点的电流量，使其与从第二输出节点ON2流到接收第二电源电压V2的节点的电流量相同。电流电路113可以具有电流镜的形式。

接收器100还可以包括第二使能电路130。第二使能电路130可以耦接在第二公共节点CM2与接收第一电源电压V1的节点之间。第二使能电路130可以接收使能信号EN，并且可以基于使能信号EN将第一电源电压V1施加到第二公共节点CM2。

接收器100还可以包括驱动器140。驱动器140可以接收输出信号OUT并且可以输出接收信号ROUT。驱动器140可以基于输出信号OUT来产生接收信号ROUT。驱动器140可以接收输出信号OUT并一同接收互补输出信号OUTB，并且可以产生接收信号ROUT并一同产生互补接收信号ROUTB。驱动器140可以通过反相驱动输出信号OUT来产生接收信号ROUT，并且可以通过反相驱动互补输出信号OUTB来产生互补接收信号ROUTB。

输入电路111可以包括第一输入晶体管IT1和第二输入晶体管IT2。第一输入晶体管IT1和第二输入晶体管IT2中的每一个可以是P沟道MOS晶体管。第一输入晶体管IT1可以耦接在第一公共节点CM1与第一输出节点ON1之间，并且可以在其栅极处接收输入信号IN。第一输入晶体管IT1可以在其栅极处接收输入信号IN，可以在其源极处耦接到第一公共节点CM1，并且可以在其漏极处耦接到第一输出节点ON1。第二输入晶体管IT2可以耦接在第一公共节点CM1与第二输出节点ON2之间，并且可以在其栅极处接收参考电压VREF。第二输入晶体管IT2可以在其栅极处接收参考电压VREF，可以在其源极处耦接到第一公共节点CM1，并且可以在其漏极处耦接到第二输出节点ON2。当输入信号IN具有逻辑低电平时，第一输入晶体管IT1可以被导通，并且第一电源电压V1或通过第一使能电路112而从第一电源电压V1下降的电压可以通过第一公共节点CM1被施加到第一输出节点ON1。因此，当与第二输出节点ON2的电压电平相比时，第一输出节点ON1的电压电平可以上升。当输入信号IN具有逻辑高电平时，第一输入晶体管IT1可以截止，并且没有电流或电压可以通过第一输入晶体管IT1被提供到第一输出节点ON1。第二输入晶体管IT2可以基于参考电压VREF而将恒定的电流或电压从第一公共节点CM1提供到第二输出节点ON2。因此，当与第二输出节点ON2的电压电平相比时，第一输出节点ON1的电压电平可以降低。

第一使能电路112可以包括电阻元件DR。电阻元件DR可以是退化电阻(degeneration resistor)，其被配置为改善放大电路110的线性。电阻元件DR可以将接收第一电源电压V1的节点电耦接到第一输入晶体管IT1和第二输入晶体管IT2。电阻元件DR的一端可以耦接到接收第一电源电压V1的节点。电阻元件DR可以使第一电源电压V1的电压电平下降，并且可以向第一输入晶体管IT1和第二输入晶体管IT2提供下降的电压。第一使能电路112还可以包括第一使能晶体管ET1。电阻元件DR可以向第一使能晶体管ET1提供所述下降的电压。第一使能晶体管ET1可以是P沟道MOS晶体管。第一使能晶体管ET1可以耦接在电阻元件DR的另一端与第一公共节点CM1之间；并且可以在其栅极处接收使能信号EN。第一使能晶体管ET1可在其栅极处接收使能信号EN；可以在其源极处耦接到电阻元件DR的所述另一端；并可以在其漏极处耦接到第一公共节点CM1。使能信号EN可以被使能到逻辑低电平。

电流电路113可以包括第一电流晶体管CT1和第二电流晶体管CT2。第一电流晶体管CT1和第二电流晶体管CT2中的每一个可以是N沟道MOS晶体管。第一电流晶体管CT1可以耦接在第一输出节点ON1与接收第二电源电压V2的节点之间，并且可以在其栅极处耦接到第二输出节点ON2。第一电流晶体管CT1可以在其栅极处耦接到第二输出节点ON2；可以在其漏极处耦接到第一输出节点ON1；并且可以在其源极处耦接到接收第二电源电压V2的节点。第二电流晶体管CT2可以耦接在第二输出节点ON2与接收第二电源电压V2的节点之间，并且可以在其栅极处耦接到第二输出节点ON2。第二电流晶体管CT2可以在其栅极处耦接到第一电流晶体管CT1的栅极；可以在其栅极和漏极处共同耦接到第二输出节点ON2；并且可以在其源极处耦接到接收所提供的第二电源电压V2的节点。第一电流晶体管CT1和第二电流晶体管CT2可以基于第二输出节点ON2的电压电平而允许相同量的电流分别从第一输出节点ON1和第二输出节点ON2流到接收所提供的第二电源电压V2的节点。

补偿电路120可以包括第一补偿晶体管PT1和第二补偿晶体管PT2。第一补偿晶体管PT1和第二补偿晶体管PT2可以与第一输入晶体管IT1和第二输入晶体管IT2互补。第一补偿晶体管PT1和第二补偿晶体管PT2中的每一个可以是N沟道MOS晶体管。第一补偿晶体管PT1可以耦接在第二公共节点CM2与第一输出节点ON1之间，并且可以在其栅极处接收参考电压VREF。第一补偿晶体管PT1可以在其栅极处接收参考电压VREF；可以在其漏极处耦接到第二公共节点CM2；并且可以在其源极处耦接到第一输出节点ON1。第二补偿晶体管PT2可以耦接在第二公共节点CM2和第二输出节点ON2之间，并且可以在其栅极处接收输入信号IN。第二补偿晶体管PT2可以在其栅极处接收输入信号IN；可以在其漏极处耦接到第二公共节点CM2；并且可以在其源极处耦接到第二输出节点ON2。

如上所述，补偿电路120可以具有与输入电路111互补的连接关系。补偿电路120可以基于参考电压VREF来补偿根据输入信号IN而变化的、第一输出节点ON1的电压电平。补偿电路120可以基于输入信号IN来补偿根据参考电压VREF而变化的、第二输出节点ON2的电压电平。输入电路111内的第一输入晶体管IT1可以基于输入信号IN来改变第一输出节点ON1的电压电平，而补偿电路120内的第一补偿晶体管PT1可以基于参考电压VREF来改变第一输出节点ON1的电压电平。输入电路111内的第二输入晶体管IT2可以基于参考电压VREF来改变第二输出节点ON2的电压电平，而补偿电路120内的第二补偿晶体管PT2可以基于输入信号IN来改变第二输出节点ON2的电压电平。当输入信号IN具有逻辑高电平时，与第二输出节点ON2的电压电平相比，第一输出节点ON1的电压电平可以上升；并且第一补偿晶体管PT1可以额外地升高第一输出节点ON1的电压电平。当输入信号IN具有逻辑低电平时，与第一输出节点ON1的电压电平相比，第二输出节点ON2的电压电平可以上升；并且第二补偿晶体管PT2可以额外地升高第二输出节点ON2的电压电平。

补偿电路120可以基于共模的变化来补偿第一输出节点ON1的电压电平和第二输出节点ON2的电压电平。因此，当与放大电路110内的被配置为接收输入信号IN和参考电压VREF的晶体管相比时，补偿电路120内的被配置为接收输入信号IN和参考电压VREF的晶体管可以具有相对较小的尺寸和相对较小的电流驱动力。第一输入晶体管IT1与第二输入晶体管IT2可以具有彼此相同的尺寸，并且第一补偿晶体管PT1与第二补偿晶体管PT2可以具有彼此相同的尺寸。第一补偿晶体管PT1和第二补偿晶体管PT2的尺寸可以小于第一输入晶体管IT1和第二输入晶体管IT2的尺寸。

第二使能电路130可以包括第二使能晶体管ET2。第二使能晶体管ET2可以是P沟道MOS晶体管。第二使能晶体管ET2可以耦接在第二公共节点CM2与接收第一电源电压V1的节点之间；并且可以在其栅极处接收使能信号EN。第二使能晶体管ET2可以在其栅极处接收使能信号EN；可以在其源极处耦接到接收第一电源电压V1的节点；并且可以在其漏极处耦接到第二公共节点CM2。

输入电路111可以通过第一公共节点CM1来接收通过所述电阻元件DR而被下降的电压，而补偿电路120可以通过与第一公共节点CM1电隔离的第二公共节点CM2来接收第一电源电压V1。第一公共节点CM1和第二公共节点CM2可以彼此电隔离，并且在第二使能电路130内可以不设置电阻元件DR；并且因此，可以补偿在第一补偿晶体管PT1和第二补偿晶体管PT2(均是N沟道MOS晶体管)被导通时发生的阈值电压降。即，能够通过第一输入晶体管IT1和第二输入晶体管IT2提供给第一输出节点ON1和第二输出节点ON2的最大电压电平可以变得与能够通过第一补偿晶体管PT1和第二补偿晶体管PT2提供给第一输出节点ON1和第二输出晶体管ON2的最大电压电平基本相同。第一补偿晶体管PT1的阈值电压和第二补偿晶体管PT2的阈值电压中的每一者可以具有与通过电阻元件DR而被下降的电压电平相对应的电压电平。

驱动器140可以包括第一反相器141和第二反相器142。第一反相器141可以接收输出信号OUT。第一反相器141可以通过反相驱动输出信号OUT来输出接收信号ROUT。第二反相器142可以接收互补输出信号OUTB。第二反相器142可以通过反相驱动互补输出信号OUTB来输出互补接收信号ROUTB。

图2是示出图1所示的接收器100的操作的时序图。在下文中，将参考图1和图2来描述接收器100的操作。参考图2，输入信号IN可以是单端信号，该单端信号在相对较低的电压电平的范围内摆动，如虚线所示。参考电压VREF可以具有与输入信号IN的摆动范围内的中间值相对应的电压电平。取决于接收器100操作的环境，输入信号IN的摆动范围的电压电平和/或参考电压VREF的电压电平可能由于共模的变化而上升，如实线所示。当包括接收器100的半导体装置被配置为以低频率和低功率操作时，接收器100可能不会使用端接(无端接)，并且共模的变化可能变得严重。此外，参考电压VREF的电压电平可能基于工艺或温度上的变化而变化。放大电路110可以包括第一输入晶体管IT1和第二输入晶体管IT2，它们中的每一个是P沟道MOS晶体管，以放大在相对较低的电压电平范围内摆动的输入信号。通常，P沟道MOS晶体管对于具有低电压电平的栅极电压具有快速的响应时间，而对于具有高电压电平的栅极电压具有慢的响应时间。因此，当输入信号IN与参考电压VREF之中的一个的电压电平上升时，放大电路110可能难以执行正常的放大操作。

<在接收器不包括补偿电路的情况下>

当接收到具有逻辑低电平的输入信号IN时，与第二输出节点ON2的电压电平相比，第一输入晶体管IT1可以相对地升高第一输出节点ON1的电压电平。此时，共模可能变化，输入信号IN的摆动范围的电压电平可能上升，并且从第一输出节点ON1输出的输出信号OUTP(用实线表示)的电压电平可能不足以上升到目标电平(用虚线表示)。目标电平可以对应于通过第一公共节点CM1提供的电压电平。当输出信号OUTP的电压电平没有充分上升到目标电平时，用于使驱动器140的反相器141具有超过阈值电压的电压电平的部分可能变得不足，并且因此从驱动器140输出的接收信号ROUTP的占空比可能变得失真。即，接收信号ROUTP的高电平部分的占空可能变得大于接收信号ROUTP的低电平部分的占空。当接收信号ROUTP的占空比失真时，被配置为基于接收信号ROUTP进行操作的内部电路的操作可靠性可能降低。

<接收器包括补偿电路的情况>

根据一个实施例，接收器100可以包括补偿电路120，并且可以对共模的变化进行补偿。补偿电路120可以包括与放大电路110中所包括的晶体管互补的晶体管。因此，补偿电路120可以对具有放大电路110所不能完全检测到的电压电平的输入信号IN进行检测，并且可以补偿输出信号OUT的电压电平和互补输出信号OUTB的电压电平。当输入信号IN具有逻辑低电平时，第一补偿晶体管PT1可以基于参考电压VREF来上拉驱动第一输出节点ON1。因此，从第一输出节点ON1输出的输出信号OUT(以实线示出)可以被额外地上拉驱动，并且因此可以充分地上升到目标电平(以虚线示出)。因此，从驱动器140输出的接收信号ROUT的占空比可以是大约50:50。因此，当与接收信号ROUTP相比时，接收信号ROUT可以具有改进的占空比。

图3是示出根据实施例的接收器300的配置的示意图。接收器300可以包括第一放大电路310、第二放大电路320和耦接电路330。第一放大电路310可以接收输入信号IN和参考电压VREF，并且可以通过差分放大输入信号IN和参考电压VREF来产生放大信号AOUT。第一放大电路310可以产生放大信号AOUT并一同产生互补放大信号AOUTB。第二放大电路320可以接收放大信号AOUT和互补放大信号AOUTB，并且可以通过对放大信号AOUT和互补放大信号AOUTB进行差分放大来产生接收信号ROUT。第一放大电路310和第二放大电路320中的每一个可以包括通用的差分放大器。

耦接电路330可以接收输入信号IN。耦接电路330可以基于输入信号IN来改变接收信号ROUT的电压电平。耦接电路330可以是AC耦接电路。为了用作AC耦接电路来操作，耦接电路330可以包括高通滤波器。耦接电路330可以基于输入信号IN的AC分量而不是输入信号IN的DC分量来改变接收信号ROUT的电压电平。例如，当输入信号IN具有保持在稳定状态的电压电平时，耦接电路330可以不响应于输入信号IN。然而，当输入信号IN的电压电平改变时，耦接电路330可以基于输入信号IN的电压电平的改变来改变接收信号ROUT的电压电平。例如，当输入信号IN的电压电平从逻辑低电平变为逻辑高电平时，耦接电路330可以基于输入信号IN来升高接收信号ROUT的电压电平。当输入信号IN的电压电平从逻辑高电平变为逻辑低电平时，耦接电路330可以基于输入信号IN来降低接收信号ROUT的电压电平。接收器300还可以包括缓冲器340。缓冲器340可以耦接到第二放大电路320的输出节点A。缓冲器340可以对从第二放大电路320输出的、电压电平通过耦接电路330来补偿的信号进行缓冲，并且可以将经缓冲的信号输出为接收信号ROUT。耦接电路330的延迟量可以与从第一放大电路310接收输入信号IN时到第二放大电路320输出接收信号ROUT时的时间长度相同。

耦接电路330可以包括电容器331、第一反相器332、电阻器333和第二反相器334。电容器331可以在其一端接收输入信号IN，并且可以在其另一端耦接到第一节点B1。第一反相器332可以在其输入节点处耦接到第一节点B1，并且可以在其输出节点处耦接到第二节点B2。电阻器333可以在其一端耦接到第一节点B1，并且可以在其另一端耦接到第二节点B2。电阻器333可以与第一反相器332并联耦接。第二反相器334可以在其输入节点处耦接到第二节点B2，并且可以在其输出节点处耦接到第二放大电路320的输出节点A。电容器331可以用作高通滤波器。当接收到输入信号IN时，电容器331可以将与输入信号IN的AC分量相对应的信号输出到第一节点B1。第一反相器332和电阻器333可以将通过第一节点B1提供的信号反相，并且可以将反相的信号输出到第二节点B2。电阻器333可以将从电容器331输出的脉冲信号的DC电平设置为第一反相器332的逻辑阈值电平。所述DC电平可以是从电容器331输出的脉冲信号的电压电平的平均值。此外，电阻器333可以通过将第一反相器332的输出反馈到第一反相器332的输入来形成通过第二节点B2输出的信号的AC峰值。第二反相器334可以将通过第二节点B2输入的信号输出到第二放大电路320的输出节点A。第一反相器332和第二反相器334的尺寸可以非常小，以防止增大接收器300的整体负载。

图4是示出图3中示出的接收器300的操作的时序图。在下文中，将参考图3和图4来描述接收器300的操作。假设参考所述参考电压VREF，输入信号IN的电压电平从逻辑低电平变为逻辑高电平，然后从逻辑高电平变为逻辑低电平。当输入信号IN的电压电平从逻辑低电平变为逻辑高电平时，电容器331可以基于输入信号IN的变化来输出逻辑高电平的脉冲信号。因为电容器331消除输入信号IN的DC分量，所以当输入信号IN的电压电平保持在稳定状态时(即，当输入信号IN的电压电平保持为逻辑高电平时)，电容器331可以不输出脉冲信号。第一反相器332可以使从电容器331输出的脉冲信号反相并且可以输出反相的信号。第一反相器332的延迟量可以对应于第一放大电路310将输入信号IN放大并产生放大信号AOUT所花费的时间量。第二反相器334可以将第一反相器332的输出反相，并且将反相的信号输出到第二放大电路320的输出节点A。第二反相器334的延迟量可以对应于第二放大电路320将放大信号AOUT放大并将放大的信号输出到输出节点A所花费的时间量。因此，第二反相器334的输出与从第二放大电路320输出的信号可以在基本上相同的时间在输出节点A处被组合。在输出节点A的电压电平从逻辑低电平变为逻辑高电平时，第二反相器334可以提供逻辑高电平的脉冲给输出节点A，并且因此可以帮助输出节点A的电压电平更快速地变为逻辑高电平。

当输入信号IN的电压电平从逻辑高电平变为逻辑低电平时，电容器331可以基于输入信号IN的变化来输出逻辑低电平的脉冲信号。第一反相器332可以使从电容器331输出的脉冲信号反相并且可以输出反相的信号。第二反相器334可以使第一反相器332的输出反相，并且可以将反相的信号输出到第二放大电路320的输出节点A。在输出节点A的电压电平从逻辑高电平变为逻辑低电平时，第二反相器334可以提供逻辑低电平的脉冲给输出节点A，并且因此可以帮助输出节点A的电压电平更快速地变为逻辑低电平。

图5是示出根据实施例的半导体系统500的配置的示意图。参考图5，半导体系统500可以包括第一半导体装置510和第二半导体装置520。第一半导体装置510可以提供用于第二半导体装置520操作所需的各种控制信号。第一半导体装置510可以包括各种类型的设备。例如，第一半导体装置510可以是主机设备，诸如中央处理单元(CPU)、图形处理单元(GPU)、多媒体处理器(MMP)、数字信号处理器、应用处理器(AP)以及存储器控制器。例如，第二半导体装置520可以是存储器件，并且所述存储器件可以包括易失性存储器和非易失性存储器。易失性存储器可以包括静态随机存取存储器(静态RAM：SRAM)、动态RAM(DRAM)和同步DRAM(SDRAM)。非易失性存储器可以包括只读存储器(ROM)、可编程ROM(PROM)、电可擦除可编程ROM(EEPROM)、电可编程ROM(EPROM)、快闪存储器、相变RAM(PRAM)、磁性RAM(MRAM)、电阻RAM(RRAM)、铁电RAM(FRAM)等。

第二半导体装置520可以通过第一总线501和第二总线502耦接到第一半导体装置510。第一总线501和第二总线502中的每一个可以是信号传输路径、链路或信道，其被配置为传送信号。第一总线501可以是单向总线。第一半导体装置510可以通过第一总线501向第二半导体装置520发送第一信号TS1。第二半导体装置520可以与第一总线501耦接，并且可以接收从第一半导体装置510发送的第一信号TS1。第一信号TS1可以是单端信号。第一信号TS1可以包括控制信号，例如，诸如命令信号、时钟信号和地址信号。第二总线502可以是双向总线。第一半导体装置510可以通过第二总线502向第二半导体装置520发送第二信号TS2，并且可以通过第二总线502来接收从第二半导体装置520发送的第二信号TS2。第二半导体装置520可以通过第二总线502向第一半导体装置510发送第二信号TS2，并且可以通过第二总线502来接收从第一半导体装置510发送的第二信号TS2。第二信号TS2可以是单端信号。例如，第二信号TS2可以是数据。

第一半导体装置510可以包括第一发送电路(TX)511、第二发送电路(TX)513和接收电路(RX)514。第一发送电路511可以耦接到第一总线501，并且可以通过基于第一半导体装置510内的内部信号而驱动第一总线501来向第二半导体装置520发送第一信号TS1。第二发送电路513可以耦接到第二总线502，并且可以通过基于第一半导体装置510内的内部信号而驱动第二总线502来向第二半导体装置520发送第二信号TS2。接收电路514可以耦接到第二总线502，并且可以通过第二总线502接收从第二半导体装置520发送的第二信号TS2。接收电路514可以通过差分放大通过第二总线502从第二半导体装置520发送的第二信号TS2来产生要在第一半导体装置510内使用的内部信号。接收电路514可以利用第一参考信号VREF1以接收第二信号TS2。接收电路514可以通过差分放大第二信号TS2和第一参考信号VREF1来产生内部信号。第一参考信号VREF1可以具有与第二信号TS2的摆动范围的中间值相对应的电压电平。接收电路514可以包括图1和图3所示的接收器100和300中的至少一个。

第二半导体装置520可以包括第一接收电路(RX)522、发送电路(TX)523和第二接收电路(RX)524。第一接收电路522可以耦接到第一总线501，并且可以通过第一总线501接收从第一半导体装置510发送的第一信号TS1。第一接收电路522可以通过差分放大通过第一总线501从第一半导体装置510发送的第一信号TS1来产生要在第二半导体装置520内使用的内部信号。第一接收电路522可以利用第二参考信号VREF2以接收第一信号TS1。第一接收电路522可以通过差分放大第一信号TS1和第二参考信号VREF2来产生内部信号。第二参考信号VREF2可以具有与第一信号TS1的摆动范围的中间值相对应的电压电平。发送电路523可以耦接到第二总线502，并且可以通过基于第二半导体装置520内的内部信号而驱动第二总线502来向第一半导体装置510发送第二信号TS2。第二接收电路524可以耦接到第二总线502，并且可以通过第二总线502接收从第一半导体装置510发送的第二信号TS2。第二接收电路524可以通过差分放大通过第二总线502从第一半导体装置510发送的第二信号TS2来产生要在第二半导体装置520内使用的内部信号。当通过第二总线502传输一对差分信号时，第二接收电路524可以通过对第二信号TS2和第二信号TS2的互补信号TS2B进行差分放大来产生内部信号。当通过第二总线502传输单端信号时，第二接收电路524可以通过对第二信号TS2和第一参考信号VREF1进行差分放大来产生内部信号。第一接收电路522和第二接收电路524中的每个可以包括图1和图3所示的接收器100和300中的至少一个。

图6是示出根据实施例的接收电路600的配置的示意图。参考图6，接收电路600可以被应用为图5所示的接收电路514、第一接收电路522和第二接收电路524中的至少一个。接收电路600可以包括第一接收器610、第二接收器620和锁存电路630。第一接收器610和第二接收器620中的每一个可以接收输入信号IN和参考电压VREF。第一接收器610可以以低频模式操作，而第二接收器620可以以高频模式操作。第一接收器610可以基于低频模式信号LS而被激活。当低频模式信号LS被使能时，第一接收器610可以通过对输入信号IN和参考电压VREF进行差分放大来产生接收信号ROUT。第一接收器610可以是单级放大电路，其包括单个放大电路。第二接收器620可以基于高频模式信号HS而被激活。当高频模式信号HS被使能时，第二接收器620可以通过对输入信号IN和参考电压VREF进行差分放大来产生接收信号ROUT。第二接收器620可以是包括至少两个放大电路的多级放大电路。

低频模式信号LS可以在低频模式下被使能，而高频模式信号HS可以在高频模式下被使能。可以基于接收电路600操作的环境来选择性地使能低频模式信号LS和高频模式信号HS。包括接收电路600的半导体装置可以基于半导体装置的操作速度或时钟信号的频率而将低频模式信号LS和高频模式信号HS中的至少一个使能。图1所示的接收器100可以被应用为第一接收器610。图3所示的接收器300可以被应用为第二接收器620。可以将接收器100修改为基于低频模式信号LS而被激活。可以将接收器300修改为基于高频模式信号HS而被激活。

在低频模式下，低频模式信号LS可以被使能，并且通过单级来配置的第一接收器610可以通过放大输入信号IN和参考电压VREF来产生接收信号ROUT。因为第一接收器610包括单级，所以第一接收器610可以在接收输入信号IN时使功耗最小化。在高频模式下，高频模式信号HS可以被使能，并且通过至少两级来配置的第二接收器620可以通过放大输入信号IN和参考电压VREF来产生接收信号ROUT。因为第二接收器620可以由至少两级来配置，所以即使当第二接收器620老化并且共模变化时，第二接收器620也可以容易地恢复共模。因此，第二接收器620可以精确地放大高频的输入信号以产生接收信号。

锁存电路630可以接收所述接收信号ROUT并且可以输出锁存信号LOUT。锁存电路630可以接收时钟信号CLK并且可以基于时钟信号CLK来锁存接收信号ROUT。锁存电路630可以通过使接收信号ROUT与时钟信号CLK同步来产生锁存信号LOUT。例如，锁存电路630可以同步于时钟信号CLK的边沿来锁存接收信号ROUT的电压电平，并且可以将锁存的信号输出为锁存信号LOUT。锁存信号LOUT可以被输入到与接收电路600耦接的内部电路，并且可以用于内部电路的操作。

尽管上面已经描述了某些实施例，但是本领域技术人员将理解，所描述的实施例仅是示例性的。因此，接收器、接收电路、半导体装置以及包括该接收器的半导体系统不应基于所描述的实施例而受到限制。相反，本文所述的接收器、接收电路、半导体装置和包括该接收器的半导体系统应当结合以上说明和附图仅根据所附权利要求书而受到限制。

Claims (29)

1.一种接收器，包括：

第一使能电路，其被配置为将接收第一电源电压的节点与第一公共节点彼此耦接；

输入电路，其耦接在所述第一公共节点与第一输出节点和第二输出节点之间，被配置为基于输入信号来改变所述第一输出节点的电压电平，并且基于参考电压来改变所述第二输出节点的电压电平；

电流电路，其被配置为允许相同量的电流流过所述第一输出节点和所述第二输出节点；和

补偿电路，其被配置为通过第二公共节点接收所述第一电源电压，被配置为基于所述输入信号将所述第二公共节点耦接到所述第二输出节点，并被配置为基于所述参考电压将所述第二公共节点耦接到所述第一输出节点。

2.根据权利要求1所述的接收器，其中，所述第一使能电路包括：

电阻元件，其在一端被耦接到接收所述第一电源电压的节点；和

第一使能晶体管，其耦接在所述电阻元件的另一端与所述第一公共节点之间，被配置为在其栅极处接收使能信号。

3.根据权利要求1所述的接收器，其中，所述输入电路包括：

第一输入晶体管，其耦接在所述第一公共节点与所述第一输出节点之间，被配置为在其栅极处接收所述输入信号；和

第二输入晶体管，其耦接在所述第一公共节点与所述第二输出节点之间，被配置为在其栅极处接收所述参考电压。

4.根据权利要求1所述的接收器，其中，所述电流电路包括：

第一电流晶体管，其耦接在所述第一输出节点与被提供第二电源电压的节点之间，并在其栅极处耦接到所述第二输出节点；和

第二电流晶体管，其耦接在所述第二输出节点与接收所述第二电源电压的节点之间，并在其栅极处耦接到所述第二输出节点。

5.根据权利要求1所述的接收器，其中，所述补偿电路在所述输入信号具有逻辑高电平时上拉驱动所述第二输出节点，并且在所述输入信号具有逻辑低电平时上拉驱动所述第一输出节点。

6.根据权利要求1所述的接收器，其中，所述补偿电路包括：

第一补偿晶体管，其耦接在所述第二公共节点与所述第一输出节点之间，被配置为在其栅极处接收所述参考电压；和

第二补偿晶体管，其耦接在所述第二公共节点与所述第二输出节点之间，被配置为在其栅极处接收所述输入信号。

7.根据权利要求2所述的接收器，还包括第二使能电路，

其中，所述第二使能电路包括第二使能晶体管，所述第二使能晶体管耦接在接收所述第一电源电压的节点与所述第二公共节点之间，并被配置为在其栅极处接收所述使能信号。

8.一种接收器，包括：

第一输入晶体管，其被配置为接收输入信号，并且被配置为改变第一输出节点的电压电平；

第二输入晶体管，其被配置为接收参考电压，并且被配置为改变第二输出节点的电压电平；

电阻元件，其被配置为将接收第一电源电压的节点与所述第一输入晶体管和所述第二输入晶体管彼此耦接；

电流电路，其被配置为向所述第一输出节点和所述第二输出节点提供第二电源电压；

第一补偿晶体管，其被配置为基于所述参考电压来改变所述第一输出节点的电压电平；和

第二补偿晶体管，其被配置为基于所述输入信号来改变所述第二输出节点的电压电平。

9.根据权利要求8所述的接收器，其中，所述第一输入晶体管和所述第二输入晶体管的类型与所述第一补偿晶体管和所述第二补偿晶体管的类型在结构上彼此镜像。

10.根据权利要求8所述的接收器，其中，所述第一补偿晶体管和所述第二补偿晶体管具有小于所述第一输入晶体管和所述第二输入晶体管的尺寸。

11.根据权利要求8所述的接收器，其中，当所述输入信号具有逻辑高电平时，参考所述第一输出节点的电压电平所述第二输入晶体管升高所述第二输出节点的电压电平，并且所述第二补偿晶体管额外地升高所述第二输出节点的电压电平。

12.根据权利要求8所述的接收器，其中，当所述输入信号具有逻辑低电平时，参考所述第二输出节点的电压电平所述第一输入晶体管升高所述第一输出节点的电压电平，并且所述第一补偿晶体管额外地升高所述第一输出节点的电压电平。

13.根据权利要求8所述的接收器，其中，所述电流电路包括：

第一电流晶体管，其耦接在所述第一输出节点与接收所述第二电源电压的节点之间，并在其栅极处耦接到所述第二输出节点；和

第二电流晶体管，其耦接在所述第二输出节点与接收所述第二电源电压的节点之间，并在其栅极处耦接到所述第二输出节点。

14.一种接收器，包括：

放大电路，其包括第一类型晶体管，被配置为接收输入信号和参考电压，被配置为基于所述输入信号来改变第一输出节点的电压电平，并且被配置为基于所述参考电压来改变第二输出节点的电压电平；和

补偿电路，其包括第二类型晶体管，被配置为接收所述输入信号和所述参考电压，被配置为基于所述输入信号来改变所述第二输出节点的电压电平，并且被配置为基于所述参考电压来改变所述第一输出节点的电压电平。

15.根据权利要求14所述的接收器，其中，所述放大电路包括：

第一P沟道MOS晶体管，其耦接在接收第一电源电压的第一公共节点与所述第一输出节点之间，被配置为在其栅极处接收所述输入信号；和

第二P沟道MOS晶体管，其耦接在所述第一公共节点与所述第二输出节点之间，被配置为在其栅极处接收所述参考电压。

16.根据权利要求15所述的接收器，其中，所述补偿电路包括：

第一N沟道MOS晶体管，其耦接在接收所述第一电源电压的第二公共节点与所述第一输出节点之间，被配置为在其栅极处接收所述参考电压；和

第二N沟道MOS晶体管，其耦接在所述第二公共节点与所述第二输出节点之间，被配置为在其栅极处接收所述输入信号。

17.根据权利要求16所述的接收器，其中，所述第一P沟道MOS晶体管和所述第二P沟道MOS晶体管具有比所述第一N沟道MOS晶体管和所述第二N沟道MOS晶体管更大的尺寸。

18.根据权利要求15所述的接收器，其中，所述放大电路还包括：

电阻元件，其耦接在接收所述第一电源电压的节点与所述第一公共节点之间；和

电流电路，其被配置为将所述第一输出节点和所述第二输出节点耦接到接收第二电源电压的节点。

19.根据权利要求18所述的接收器，其中，所述电流电路包括：

第一电流晶体管，其耦接在所述第一输出节点与接收所提供的所述第二电源电压的节点之间，并在其栅极处耦接到所述第二输出节点；和

第二电流晶体管，其耦接在所述第二输出节点与接收所提供的所述第二电源电压的节点之间，并在其栅极处耦接到所述第二输出节点。

20.一种接收电路，包括：

第一接收器，其被配置为在低频模式下通过差分放大输入信号和参考电压来产生接收信号；和

第二接收器，其被配置为在高频模式下通过差分放大所述输入信号和所述参考电压来产生所述接收信号，

其中，所述第一接收器包括：

放大电路，其被配置为基于所述输入信号来改变输出信号的电压电平，并且基于所述参考电压来改变互补输出信号的电压电平；

补偿电路，其被配置为基于所述参考电压来改变所述输出信号的电压电平，并且基于所述输入信号来改变所述互补输出信号的电压电平；和

驱动器，其被配置为通过反相驱动所述输出信号来产生所述接收信号。

21.根据权利要求20所述的接收电路，其中，具有第一类型晶体管的所述放大电路被配置为接收所述输入信号和所述参考电压，以及

其中，具有第二类型晶体管的所述补偿电路被配置为接收所述输入信号和所述参考电压。

22.根据权利要求21所述的接收电路，其中，每个所述第一类型晶体管是P沟道MOS晶体管，并且每个所述第二类型晶体管是N沟道MOS晶体管。

23.根据权利要求20所述的接收电路，其中，所述放大电路包括：

电阻元件，其被配置为将接收第一电源电压的节点与第一公共节点彼此耦接；

第一输入晶体管，其耦接在所述第一公共节点与第一输出节点之间，并被配置为在其栅极处接收所述输入信号，所述输出信号从所述第一输出节点输出；

第二输入晶体管，其耦接在所述第一公共节点与第二输出节点之间，被配置为在其栅极处接收所述参考电压，所述互补输出信号从所述第二输出节点输出；和

电流电路，其被配置为将所述第一输出节点和所述第二输出节点耦接到接收第二电源电压的节点。

24.根据权利要求23所述的接收电路，其中，所述电流电路包括：

第一电流晶体管，其耦接在所述第一输出节点与接收所述第二电源电压的节点之间，并在其栅极处耦接到所述第二输出节点；和

第二电流晶体管，其耦接在所述第二输出节点与接收所述第二电源电压的节点之间，并在其栅极处耦接到所述第二输出节点。

25.根据权利要求23所述的接收电路，其中，所述补偿电路包括：

第一补偿晶体管，其耦接在接收所提供的所述第一电源电压的第二公共节点与所述第一输出节点之间，被配置为在其栅极处接收所述参考电压；和

第二补偿晶体管，其耦接在所述第二公共节点与所述第二输出节点之间，被配置为在其栅极处接收所述输入信号。

26.根据权利要求20所述的接收电路，其中，所述第二接收器包括：

第一放大电路，其被配置为通过放大所述输入信号和所述参考电压来产生第一放大信号和第二放大信号；

第二放大电路，其被配置为通过放大所述第一放大信号和所述第二放大信号来产生所述接收信号；和

耦接电路，其被配置为基于所述输入信号来改变所述接收信号的电压电平。

27.根据权利要求26所述的接收电路，其中，当所述输入信号的电压电平改变时，所述耦接电路改变所述接收信号的电压电平。

28.根据权利要求26所述的接收电路，其中，所述耦接电路包括高通滤波器，并且响应于所述输入信号的AC分量来改变所述接收信号的电压电平。

29.根据权利要求26所述的接收电路，其中，所述耦接电路的延迟量与从所述第一放大电路接收所述输入信号时到所述第二放大电路输出所述接收信号时的时间量实质相同。

Images