CN113452332B - 差分放大器 - Google Patents

差分放大器 Download PDF

Info

Publication number
CN113452332B
CN113452332B CN202010955374.4A CN202010955374A CN113452332B CN 113452332 B CN113452332 B CN 113452332B CN 202010955374 A CN202010955374 A CN 202010955374A CN 113452332 B CN113452332 B CN 113452332B
Authority
CN
China
Prior art keywords
transistor
differential
differential signal
signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010955374.4A
Other languages
English (en)
Other versions
CN113452332A (zh
Inventor
张根珍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN113452332A publication Critical patent/CN113452332A/zh
Application granted granted Critical
Publication of CN113452332B publication Critical patent/CN113452332B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45248—Indexing scheme relating to differential amplifiers the dif amp being designed for improving the slew rate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45404—Indexing scheme relating to differential amplifiers the CMCL comprising capacitors containing, not in parallel with the resistors, an addition circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45594—Indexing scheme relating to differential amplifiers the IC comprising one or more resistors, which are not biasing resistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本公开涉及一种存储器控制器的差分放大器。该差分放大器可包括：放大级，被配置成放大输入差分信号以生成中间差分信号；控制电路，被配置成控制针对中间差分信号的转换速率；以及输出电路，被配置成根据中间差分信号来选择性地执行一个或多个切换操作以生成输出差分信号。

Description

差分放大器
相关申请的交叉引用
本申请要求于2020年3月27日提交的申请号为10-2020-0037297的韩国专利申请的优先权，其通过引用整体并入本文。
技术领域
各个实施例总体涉及一种半导体电路，且更特别地，涉及一种差分放大器。
背景技术
半导体电路接收各种信号，并且控制所接收的信号的电压电平，以便在内部处理所接收的信号或将所接收的信号输出到外部。
因此，半导体电路可使用例如差分放大器的放大器来控制信号的电压电平。
发明内容
各个实施例涉及一种低功率和高性能的差分放大器。
在实施例中，一种存储器控制器的差分放大器可包括：放大级，被配置成放大输入差分信号以生成中间差分信号；控制电路，被配置成控制针对中间差分信号的转换速率；以及输出电路，被配置成根据中间差分信号来选择性地执行一个或多个切换操作以生成输出差分信号。
在实施例中，一种差分放大器可包括：放大级，被配置成根据补偿信号，通过放大输入差分信号来调整第一中间差分信号的值；控制电路，被配置成根据第一中间差分信号来调整第二中间差分信号的值，并且根据一个或多个偏置信号来控制针对第一中间差分信号和第二中间差分信号的转换速率；输出电路，被配置成根据第一中间差分信号和第二中间差分信号来选择性地执行一个或多个切换操作以生成输出差分信号；偏置电路，被配置成生成一个或多个偏置信号；以及补偿电路，被配置为根据输入差分信号和参考电压来生成补偿信号。
在实施例中，一种差分放大器可包括：放大电路，被配置成根据补偿信号，通过放大输入差分信号来调整浮置节点的中间差分信号的值，并通过选择性地切换联接到浮置节点的输出驱动栅极来生成输出差分信号；以及补偿电路，被配置成根据参考电压和输入差分信号来生成补偿信号。
附图说明
图1是示出根据实施例的差分放大器的配置的示图。
图2是示出根据实施例的图1的放大电路的配置的示图。
图3是示出根据实施例的图1的偏置电路的配置的示图。
图4是示出根据实施例的图1的补偿电路的配置的示图。
图5和图6是根据实施例的每个用于描述图2的放大电路的操作的示图。
图7是示出根据实施例的存储器系统的配置的示图。
具体实施方式
在下文中，将参照附图描述根据本公开的实施例的差分放大器。
图1是示出根据实施例的放大器(例如，差分放大器)10的配置的示图。
参照图1，差分放大器10可包括放大电路100、偏置电路300和补偿电路500。
放大电路100可根据通过放大第一差分信号INN和INP而生成的第二差分信号(例如，图2中的第二差分信号TN、TP、SN和SP)来控制浮置节点(例如，图2中的第一浮置节点123-1、第二浮置节点126-1、第三浮置节点123-2和第四浮置节点126-2)，并且通过选择性地切换联接到浮置节点的输出驱动栅极来输出第三差分信号OUTN和OUTP。
第一差分信号INN和INP可被称为输入差分信号。
第二差分信号是内部信号，并且可被称为中间差分信号。
第三差分信号OUTN和OUTP可被称为输出差分信号。
放大电路100可根据补偿信号CMFB通过放大第一差分信号来生成第二差分信号。
放大电路100可根据偏置信号VB1和VB2来控制针对第二差分信号的转换速率。
偏置电路300可生成适于调整放大电路100的操作偏置点的偏置信号VB1和VB2。
补偿电路500可根据第一差分信号INN和INP以及参考电压VCOM来生成补偿信号CMFB。
图2是示出根据实施例的图1的放大电路100的配置的示图。
参照图2，放大电路100可包括放大级110、控制电路120-1和120-2以及输出电路130-1和130-2。放大电路100可被称为差分放大电路或者差分放大器。
放大电路100可进一步包括第一电流控制电路150-1和第二电流控制电路150-2和150-3。
放大级110可根据补偿信号CMFB通过放大第一差分信号INN和INP来生成第二差分信号TN/TP和SN/SP。
放大级110可包括第一至第四晶体管111至114。
第一晶体管111可具有联接到电源端子VDD的第一端子(例如，源极)、配置为接收补偿信号CMFB的控制端子(例如，栅极)以及联接到第一浮置节点123-1的第二端子(例如，漏极)。
可将第一浮置节点123-1的电压电平输出为第二差分信号TN/TP和SN/SP中的任意一个，例如，TN。
第二晶体管112可具有联接到第一浮置节点123-1的漏极、配置为接收例如INN的第一差分信号INN和INP中的任意一个的栅极以及联接到第一电流控制电路150-1的源极。
第三晶体管113可具有联接到电源端子VDD的源极、配置为接收补偿信号CMFB的栅极以及联接到第二浮置节点126-1的漏极。
可将第二浮置节点126-1的电压电平输出为第二差分信号TN/TP和SN/SP中的任意一个，例如，TP。
第四晶体管114可具有联接到第二浮置节点126-1的漏极、配置为接收例如INP的第一差分信号INN和INP中的另一个的栅极以及联接到第一电流控制电路150-1的源极。
控制电路120-1和120-2可根据偏置信号VB1和VB2来控制针对第二差分信号TN/TP和SN/SP中的每一个的转换速率。
控制电路120-1和120-2可分别被称为第一控制电路120-1和第二控制电路120-2。
第一控制电路120-1可包括第五晶体管121和第六晶体管122。
第五晶体管121可具有联接到第三浮置节点123-2的源极、联接到第一浮置节点123-1的漏极以及被配置为接收例如VB1的偏置信号VB1和VB2中的任意一个的栅极。
可将第三浮置节点123-2的电压电平输出为第二差分信号TN/TP和SN/SP中的任意一个，例如，SN。
第六晶体管122可具有联接到第一浮置节点123-1的源极、联接到第三浮置节点123-2的漏极以及被配置为接收例如VB2的偏置信号VB1和VB2中的另一个的栅极。
第二控制电路120-2可包括第七晶体管124和第八晶体管125。
第七晶体管124可具有联接到第四浮置节点126-2的源极、联接到第二浮置节点126-1的漏极以及被配置为接收例如VB1的偏置信号VB1和VB2中的一个的栅极。
可将第四浮置节点126-2的电压输出为第二差分信号TN/TP和SN/SP中的任意一个，例如，SP。
第八晶体管125可具有联接到第二浮置节点126-1的源极、联接到第四浮置节点126-2的漏极以及被配置为接收例如VB2的偏置信号VB1和VB2中的另一个的栅极。
输出电路130-1和130-2可根据第三差分信号OUTN和OUTP的电压电平变化，基本上线性地控制第二差分信号TN/TP和SN/SP的电压电平。
输出电路130-1和130-2可通过选择性地切换联接到第一至第四浮置节点123-1、126-1、123-2和126-2的输出驱动栅极，分别输出第三差分信号OUTN和OUTP。
输出驱动栅极可包括输出电路130-1和130-2的第九至第12晶体管131、132、138和139。
输出电路130-1和130-2可分别被称为第一输出电路130-1和第二输出电路130-2。
第一输出电路130-1可包括第九晶体管131、第十晶体管132、第一电阻器133、第二电阻器134和第一至第三电容器135至137。
第九晶体管131可具有联接到电源端子VDD的源极和联接到第一浮置节点123-1的栅极。
第十晶体管132可具有联接到接地端子的源极和联接到第三浮置节点123-2的栅极。
第一电阻器133可具有共同联接到第九晶体管131的栅极和第一浮置节点123-1的一端。
第二电阻器134可具有共同联接到第十晶体管132的栅极和第三浮置节点123-2的一端。
第一电容器135可具有联接到第一电阻器133的另一端的一端。
第二电容器136可具有联接到第二电阻器134的另一端的一端。
第三电容器137可具有共同联接到第九晶体管131的漏极、第一电容器135的另一端、第二电容器136的另一端以及第十晶体管132的漏极的一端。
第二输出电路130-2可包括第11晶体管138、第12晶体管139、第三电阻器140、第四电阻器141以及第四至第六电容器142至144。
第11晶体管138可具有联接到电源端子VDD的源极和联接到第二浮置节点126-1的栅极。
第12晶体管139可具有联接到接地端子的源极和联接到第四浮置节点126-2的栅极。
第三电阻器140可具有共同联接到第11晶体管138的栅极和第二浮置节点126-1的一端。
第四电阻器141可具有共同联接到第12晶体管139的栅极和第四浮置节点126-2的一端。
第四电容器142可具有联接到第三电阻器140的另一端的一端。
第五电容器143可具有联接到第四电阻器141的另一端的一端。
第六电容器144可具有共同联接到第11晶体管138的漏极、第四电容器142的另一端、第五电容器143的另一端以及第12晶体管139的漏极的一端。
第一电流控制电路150-1可控制放大级110的流出电流。
在放大级110中，第一电流控制电路150-1可联接在接地端子与第二晶体管112的源极、第四晶体管114的源极之间。
第二电流控制电路150-2和150-3可分别控制控制电路120-1和120-2的流出电流。
第二电流控制电路150-2和150-3可分别联接到第三浮置节点123-2和第四浮置节点126-2。
第二电流控制电路150-2和150-3中的任意一个，例如，第二电流控制电路150-2可联接到第三浮置节点123-2。
第二电流控制电路150-2和150-3中的另一个，例如，第二电流控制电路150-3可联接到第四浮置节点126-2。
图3是示出根据实施例的图1的偏置电路300的配置的示图。
参照图3，偏置电路300可生成适于调整放大电路100的操作偏置点的偏置信号VB1和VB2。
偏置电路300可包括第一至第四晶体管310、320、330和340以及电流控制电路350和360。
第一晶体管310可具有联接到该第一晶体管310的漏极的栅极。
第二晶体管320可具有联接到接地端子的源极、联接到该第二晶体管320的漏极以及第一晶体管310的源极的栅极。
第一晶体管310和第二晶体管320可形成第一电流路径，并且第一晶体管310和第二晶体管320中的任意一个的栅极电平，例如第一晶体管310的栅极电平，可用作偏置信号VB1。例如，尽管图3中的偏置电路300在第一晶体管310的栅极处生成电压VB1作为偏置信号VB1，但是根据另一实施例的偏置电路300可在第二晶体管320的栅极处生成电压BN1作为偏置信号VB1。
第三晶体管330可具有联接到电源端子VDD的源极和联接到该第三晶体管330的源极的栅极。
第四晶体管340可具有联接到第三晶体管330的漏极以及该第四晶体管340的栅极的源极。
第三和第四晶体管330和340可形成第二电流路径，并且第三晶体管330和第四晶体管340中的任意一个的栅极电平，例如第四晶体管340的栅极电平，可用作偏置信号VB2。例如，尽管图3中的偏置电路300在第四晶体管340的栅极处生成电压VB2作为偏置信号VB2，但是根据另一实施例的偏置电路300可在第三晶体管330的栅极处生成电压BP1作为偏置信号VB2。
电流控制电路350可控制第一电流路径的流入电流。
电流控制电路350可联接在电源端子VDD和第一晶体管310的漏极之间。
另一电流控制电路360可控制第二电流路径的流出电流。
电流控制电路360可联接在第四晶体管340的漏极和接地端子之间。
第一至第四晶体管310、320、330和340可被配置为二极管接法晶体管。
偏置电路300的设计可考虑电流量(例如图3中的Ip3和In3以及图2中的I1、I2-1、I2-2、Iop和Ion)之中的关系以及偏置电路300的晶体管310、320、330和340相对于输出电路130-1和130-2的晶体管(例如，图2中的晶体管131、132、138和139)以及控制电路120-1和120-2的晶体管(例如，图2中的晶体管121、122、124和125)的大小(例如，栅极宽度)。
通过根据上述设计而生成的偏置信号VB1和VB2可将放大电路100的操作偏置点调整到目标值。
图4是示出根据实施例的图1的补偿电路500的配置的示图。
参照图4，补偿电路500可根据第一差分信号INN和INP以及参考电压VCOM来生成补偿信号CMFB。
补偿电路500可包括复制电路510和分压器电阻器520。
可通过复制放大级110和第一电流控制电路150-1来配置复制电路510。
复制电路510可包括第一至第四晶体管511至514和电流控制电路515。
第一晶体管511可具有联接到电源端子VDD的源极和联接到该第一晶体管511的漏极的栅极。
第一晶体管511的栅极的电压电平可用作补偿信号CMFB。
第二晶体管512可具有联接到第一晶体管511的漏极的漏极、配置为接收分压VCM的栅极以及联接到电流控制电路515的源极。
第三晶体管513可具有联接到电源端子VDD的源极和联接到该第三晶体管513的漏极的栅极。
第四晶体管514可具有联接到第三晶体管513的漏极的漏极、配置为接收参考电压VCOM的栅极以及联接到电流控制电路515的源极。
电流控制电路515可控制通过第一至第四晶体管511至514形成的电流路径的流出电流。
电流控制电路515可联接在第二晶体管512和第四晶体管514的源极与接地端子之间。
分压器电阻器520可将第一差分信号INN和INP分开，并且将第一差分信号INN和INP之间的中间电压电平输出为分压VCM。
分压器电阻器520可包括第一电阻器521和第二电阻器522。
第一电阻器521的一端可被配置为接收第一差分信号INN和INP中的任意一个，例如INP。
第二电阻器522的一端可联接到第一电阻器521的另一端，第二电阻器522的另一端可被配置成接收第一差分信号INN和INP中的另一个，例如INN。
以下将描述上述补偿电路500的操作。
可将参考电压VCOM设置为与第一差分信号INN和INP相关联的目标电压电平中的一个，例如第一差分信号INN和INP的公共电压电平。
分压VCM对应于第一差分信号INN和INP之间的中间电压电平。
因此，补偿电路500控制补偿信号CMFB的电平，使得分压VCM基本上始终与参考电压VCOM一致。
图5和图6分别是用于描述根据实施例的图2的放大电路100的操作的示图。具体地，图5是用于描述当第一差分信号(或输入差分信号)INN和INP中的第一个INP的电压电平高于第二个INN的电压电平(INP>INN)时的放大电路100的操作的示图，图6是用于描述当输入差分信号INN和INP中的第二个INN的电压电平高于第一个INP的电压电平时的放大电路100的操作的示图。
参照图5，因为第一差分信号INN和INP中的INP的电压电平高于INN的电压电平，所以第三差分信号OUTN和OUTP中的OUTP的电压电平下降。
随着OUTP的电压电平下降，第二差分信号(或中间差分信号)TN/TP和SN/SP中第二浮置节点126-1处的TP的电压电平降低。换言之，当INP的电压电平高于INN的电压电平时，放大级110可根据输入差分信号INN和INP来降低TP的电压电平。
因为即使TP的电压电平降低，偏置信号VB1和VB2的电压电平基本上保持恒定，所以第二控制电路120-2的第八晶体管125被关断，并且电流仅流过第七晶体管124。因此，流过第七晶体管124的电流量增加，并且第七晶体管124的栅极-源极电压增加。因为第七晶体管124的栅极接收具有基本上恒定的电压电平的偏置信号VB1，并且第七晶体管124的源极联接到第四浮置节点126-2，所以第四浮置节点126-2处的SP的电压电平也降低。换言之，当INP的电压电平高于INN的电压电平时，第二控制电路120-2可根据TP的电压电平来降低SP的电压电平。
因为TP和SP的电压电平两者都降低，所以第二输出电路130-2的第12晶体管139被关断，并且电流IOP通过第11晶体管138流入到第六电容器144。流过第11晶体管138的电流IOP对第六电容器(或第二负载电容器)144充电，从而增加第一输出差分信号OUTP的电压电平。换言之，第二输出电路130-2可根据中间差分信号TP来选择性地对第12晶体管139执行切换操作，从而生成第一输出差分信号OUTP。例如，第二输出电路130-2中的第12晶体管139可被选择性地关断，同时第11晶体管138保持导通。
因为INN的电压电平低于INP，所以第二差分信号TN/TP和SN/SP之中的TN和SN的电压电平增加。
因为TN和SN的电压电平增加，所以第一输出电路130-1的第九晶体管131被关断，并且电流ION从第三电容器137通过第十晶体管132流出。流过第十晶体管132的电流ION对第三电容器(或第一负载电容器)137放电，从而降低第二输出差分信号OUTN的电压电平。
参照图6，因为第一差分信号INN和INP中的INN的电压电平高于INP的电压电平，所以第三差分信号OUTN和OUTP中的OUTN的电压电平下降。
随着OUTN的电压电平下降，第二差分信号TN/TP和SN/SP中的第一浮置节点123-1处的TN的电压电平降低。
因为即使TN的电压电平下降，偏置信号VB1和VB2的电压电平基本保持恒定，所以第一控制电路120-1的第六晶体管122被关断，并且电流仅流过第五晶体管121。因此，流过第五晶体管121的电流量增加，并且第五晶体管121的栅极-源极电压增加。因为第五晶体管121的栅极接收具有基本上恒定的电压电平的偏置信号VB1，并且第五晶体管121的源极联接到第三浮置节点123-2，所以第三浮置节点123-2处的SN的电压电平也降低。
因为TN和SN的电压电平都降低，所以第一输出电路130-1的第十晶体管132被关断，并且电流ION通过第九晶体管131流入到第三电容器137。流过第九晶体管131的电流ION对第三电容器(或第一负载电容器)137充电，从而增加第二输出差分信号OUTN的电压电平。
因为INP的电压电平低于INN，所以第二差分信号TN/TP和SN/SP之中的TP和SP的电压电平增加。
因为TP和SP的电压电平增加，所以第二输出电路130-2的第11晶体管138被关断，并且电流IOP从第六电容器144通过第12晶体管139流出。流过第12晶体管139的电流IOP对第六电容器(或第二负载电容器)144放电，从而降低第一输出差分信号OUTP的电压电平。
如参照图5和图6所描述的，根据本公开的实施例的第一至第四浮置节点123-1、126-1、123-2和126-2的电压电平根据第一差分信号INN和INP而被自动地控制。具体地，差分放大电路100自动调整分别联接到第九至第十二晶体管131、132、138和139的第一至第四浮置节点123-1、126-1、123-2和126-2的电压电平。在实施例中，差分放大电路100可用作AB类放大器电路。例如，第一输出电路130-1中的一对第九晶体管131和第十晶体管132中的一个可被导通，并且第一输出电路130-1中的一对晶体管131和132中的另一个可被关断。因此，与用作A类放大器电路的、包括各自被偏置以在其线性区域内操作的晶体管的常规放大器电路相比，第一负载电容器137可利用相对较少量的电流ION以相对快的速率充电或放电。因此，根据本公开的实施例的差分放大电路100可有效地驱动负载电容器137和144，同时降低功耗。另外，因为根据实施例的差分放大电路100使用相对少量的、每个流过晶体管131、132、138和139中的相应一个的电流IOP和ION，因此与常规放大电路相比，可减小晶体管131、132、138和139中的每一个的大小，以降低差分放大电路100的电路面积。
因此，当输入信号即INN和INP在误差范围内彼此一致时，差分放大电路100可消耗少量的静态电流，并且当INN和INP中的任意一个的电压电平升高时，可执行电流流入和电流流出，从而通过动态的电流供应来输出较宽范围的电压。
图7是示出根据实施例的存储器系统11的配置的示图。
参照图7，存储器系统11可包括存储器700和存储器控制器900。
存储器700可被配置为芯片或包括多个芯片的存储器模块。
存储器700可包括诸如DRAM、Flash RAM、MRAM、FRAM和ReRAM或它们中的两个或更多个的组合的各种存储器中的一个。
存储器控制器900可控制存储器700的数据输入/输出。
存储器控制器900可包括接收器(RX)910和传输器(TX)920。
接收器910可通过接收从存储器700传输的数据DQ来生成RX数据DIN。
传输器920可将存储器控制器900的TX数据DOUT传输到存储器700。
TX数据DOUT可包括数据、地址和命令中的一个或多个。
根据本公开的实施例的差分放大器(例如，参照图1至图6所描述的差分放大器10)可被包括在存储器控制器900的接收器910或传输器920中，或这两者中。
差分放大器10被包括在存储器控制器900的接收器910或传输器920中或这两者中的配置。然而，本公开的实施例不限于此。例如，差分放大器10可被包括在存储器700中，或者被包括在接收信号或输出信号的各种半导体装置中，或者两者皆可。
根据本公开的实施例的差分放大器10可根据输入信号消耗少量的静态电流，并且根据输入信号之间的电压差来执行电流流入和电流流出，从而通过动态电流供应来输出较宽范围的电压。因此，包括差分放大器10的半导体装置可减少电流消耗，同时提高输入/输出性能。
在实施例中，用于差分放大器的方法包括：放大输入差分信号以生成中间差分信号。控制针对中间差分信号的转换速率。根据中间差分信号而选择性地执行一个或多个切换操作以生成输出差分信号。
在实施例中，该方法进一步包括：根据输入差分信号，调整浮置节点处的中间差分信号的值。
在实施例中，中间差分信号包括第一中间差分信号和第二中间差分信号。该方法进一步包括：通过放大输入差分信号来调整第一中间差分信号的值，并且根据第一中间差分信号来调整第二中间差分信号的值。
虽然上文已经描述了各个实施例，但是本领域技术人员将理解的是，所描述的实施例仅为示例。因此，本文描述的差分放大电路不应基于所描述的实施例而受到限制。

Claims (22)

1.一种差分放大器，包括：
放大级，放大输入差分信号以生成中间差分信号；
控制电路，控制针对所述中间差分信号的转换速率；以及
输出电路，根据所述中间差分信号来选择性地执行一个或多个切换操作以生成输出差分信号，
其中所述输出电路包括分别联接到用于输出所述输出差分信号的节点的多个电容器，并且当所述输入差分信号中的一个输入差分信号的电压电平高于所述输入差分信号中的另一个输入差分信号的电压电平时，使电流流入到所述多个电容器中的第一个电容器，并且使电流从所述多个电容器中的第二个电容器流出。
2.根据权利要求1所述的差分放大器，其中所述控制电路根据一个或多个偏置信号来控制针对所述中间差分信号的所述转换速率。
3.根据权利要求1所述的差分放大器，所述控制电路包括：
第一晶体管和第二晶体管，与被施加了所述中间差分信号中的第一个中间差分信号的第一浮置节点并联联接；以及
第三晶体管和第四晶体管，与被施加了所述中间差分信号中的第二个中间差分信号的第二浮置节点并联联接。
4.根据权利要求3所述的差分放大器，其中由第一偏置信号控制所述第一晶体管和所述第三晶体管，由第二偏置信号控制所述第二晶体管和所述第四晶体管。
5.根据权利要求1所述的差分放大器，其中所述输出电路根据所述输出差分信号的电压电平变化来线性地控制所述中间差分信号的电压电平。
6.根据权利要求1所述的差分放大器，其中所述输出电路包括彼此联接的晶体管、电阻器和电容器，并且
其中所述中间差分信号中的任意一个被施加到共同联接到浮置节点的所述晶体管和所述电阻器。
7.根据权利要求1所述的差分放大器，进一步包括第一电流控制电路，控制所述放大级的流出电流。
8.根据权利要求7所述的差分放大器，进一步包括第二电流控制电路，控制所述输出电路的流出电流。
9.一种差分放大器，包括：
放大级，根据补偿信号，通过放大输入差分信号来调整第一中间差分信号的值；
控制电路，根据所述第一中间差分信号来调整第二中间差分信号的值，并且根据一个或多个偏置信号来控制针对所述第一中间差分信号和所述第二中间差分信号的转换速率；
输出电路，根据所述第一中间差分信号和所述第二中间差分信号来选择性地执行一个或多个切换操作以生成输出差分信号；
偏置电路，生成所述一个或多个偏置信号；以及
补偿电路，根据所述输入差分信号和参考电压来生成所述补偿信号，
其中所述输出电路包括分别联接到用于输出所述输出差分信号的节点的多个电容器，并且当所述输入差分信号中的一个输入差分信号的电压电平高于所述输入差分信号中的另一个输入差分信号的电压电平时，使电流流入到所述多个电容器中的第一个电容器，并且使电流从所述多个电容器中的第二个电容器流出。
10.根据权利要求9所述的差分放大器，其中所述控制电路包括：
第一晶体管和第二晶体管，与被施加了所述第一中间差分信号中的一个第一中间差分信号的第一浮置节点并联联接；以及
第三晶体管和第四晶体管，与被施加了所述第一中间差分信号中的另一个第一中间差分信号的第二浮置节点并联联接。
11.根据权利要求10所述的差分放大器，其中所述偏置信号包括第一偏置信号和第二偏置信号，并且
其中由所述第一偏置信号控制所述第一晶体管和所述第三晶体管，由所述第二偏置信号控制所述第二晶体管和所述第四晶体管。
12.根据权利要求9所述的差分放大器，其中所述输出电路根据所述输出差分信号的电压电平变化来线性地控制所述第一中间差分信号和所述第二中间差分信号的电压电平。
13.根据权利要求9所述的差分放大器，进一步包括：
第一电流控制电路，控制所述放大级的流出电流；以及
第二电流控制电路，控制所述输出电路的流出电流。
14.一种差分放大器，包括：
放大电路，根据补偿信号，通过放大输入差分信号来调整浮置节点的中间差分信号的值，并通过选择性地切换联接到所述浮置节点的输出驱动栅极来生成输出差分信号；以及
补偿电路，根据参考电压和所述输入差分信号来生成所述补偿信号，
其中所述放大电路包括分别联接到用于输出所述输出差分信号的节点的多个电容器，并且当所述输入差分信号中的一个输入差分信号的电压电平高于所述输入差分信号中的另一个输入差分信号的电压电平时，使电流流入到所述多个电容器中的第一个电容器，并且使电流从所述多个电容器中的第二个电容器流出。
15.根据权利要求14所述的差分放大器，其中所述放大电路根据偏置信号来控制针对所述中间差分信号的转换速率。
16.根据权利要求15所述的差分放大器，进一步包括偏置电路，生成适于调整所述放大电路的操作偏置点的所述偏置信号。
17.根据权利要求14所述的差分放大器，其中所述中间差分信号包括第一中间差分信号和第二中间差分信号，并且
其中所述放大电路包括：
放大级，通过放大所述输入差分信号来调整所述第一中间差分信号的值；
控制电路，根据所述第一中间差分信号来调整所述第二中间差分信号的值，并且控制针对所述第一中间差分信号和所述第二中间差分信号的转换速率；以及
输出电路，根据所述第一中间差分信号和所述第二中间差分信号来选择性地执行一个或多个切换操作并生成所述输出差分信号。
18.根据权利要求17所述的差分放大器，其中所述控制电路根据偏置信号来控制针对所述第一中间差分信号和所述第二中间差分信号的转换速率。
19.根据权利要求17所述的差分放大器，其中所述控制电路包括：
第一晶体管和第二晶体管，与所述浮置节点中的第一个浮置节点并联联接，所述浮置节点中的第一个浮置节点被施加了所述第一中间差分信号和所述第二中间差分信号中的第一个中间差分信号；以及
第三晶体管和第四晶体管，与所述浮置节点中的第二个浮置节点并联联接，所述浮置节点中的第二个浮置节点被施加了所述第一中间差分信号和所述第二中间差分信号中的第二个中间差分信号。
20.根据权利要求17所述的差分放大器，其中所述输出电路根据所述输出差分信号的电压电平变化，线性地控制所述第一中间差分信号和所述第二中间差分信号的电压电平。
21.根据权利要求17所述的差分放大器，其中所述输出电路包括彼此联接的晶体管、电阻器和电容器，并且
其中所述第一中间差分信号和所述第二中间差分信号中的任意一个中间差分信号被施加到所述晶体管和所述电阻器，所述晶体管和所述电阻器共同联接到所述浮置节点中的相应的一个浮置节点。
22.根据权利要求17所述的差分放大器，进一步包括：
第一电流控制电路，控制所述放大级的流出电流；以及
第二电流控制电路，控制所述输出电路的流出电流。
CN202010955374.4A 2020-03-27 2020-09-11 差分放大器 Active CN113452332B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0037297 2020-03-27
KR1020200037297A KR20210120506A (ko) 2020-03-27 2020-03-27 차동 증폭 회로

Publications (2)

Publication Number Publication Date
CN113452332A CN113452332A (zh) 2021-09-28
CN113452332B true CN113452332B (zh) 2024-04-09

Family

ID=77808608

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010955374.4A Active CN113452332B (zh) 2020-03-27 2020-09-11 差分放大器

Country Status (3)

Country Link
US (1) US11489500B2 (zh)
KR (1) KR20210120506A (zh)
CN (1) CN113452332B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11934609B2 (en) * 2020-07-31 2024-03-19 Microchip Technology Incorporated Multi-bias mode current conveyor, configuring a multi-bias mode current conveyor, touch sensing systems including a multi-bias mode current conveyor, and related systems, methods and devices

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1573902A (zh) * 2003-06-24 2005-02-02 恩益禧电子股份有限公司 显示控制电路
CN1767379A (zh) * 2004-09-24 2006-05-03 三星电子株式会社 用于提高差动放大器转换速率的电路和方法
CN101911479A (zh) * 2007-10-31 2010-12-08 德克萨斯仪器股份有限公司 差分放大器系统
CN104094523A (zh) * 2012-01-24 2014-10-08 德克萨斯仪器股份有限公司 高功率效率的跨导放大器设备和系统
CN104242839A (zh) * 2013-07-05 2014-12-24 西安电子科技大学 可编程全差分增益自举跨导放大器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100460794B1 (ko) 2002-06-04 2004-12-09 주식회사 티엘아이 클락신호에 의하여 제어되는 공통 모드 궤환 회로
KR100674913B1 (ko) * 2004-09-24 2007-01-26 삼성전자주식회사 캐스코드 형태의 클래스 ａｂ 제어단을 구비하는 차동증폭 회로
KR100833624B1 (ko) 2007-03-26 2008-05-30 삼성전자주식회사 싱글 엔디드 2단 증폭기를 이용한 ａｂ급 전차동 증폭기 및증폭 방법
US8890611B2 (en) * 2012-02-08 2014-11-18 Mediatek Inc. Operational amplifier circuits

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1573902A (zh) * 2003-06-24 2005-02-02 恩益禧电子股份有限公司 显示控制电路
CN1767379A (zh) * 2004-09-24 2006-05-03 三星电子株式会社 用于提高差动放大器转换速率的电路和方法
CN101911479A (zh) * 2007-10-31 2010-12-08 德克萨斯仪器股份有限公司 差分放大器系统
CN104094523A (zh) * 2012-01-24 2014-10-08 德克萨斯仪器股份有限公司 高功率效率的跨导放大器设备和系统
CN104242839A (zh) * 2013-07-05 2014-12-24 西安电子科技大学 可编程全差分增益自举跨导放大器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
高性能Rail-to-Rail恒定跨导CMOS运算放大器;张强;李攀;田泽;陈贵灿;刘宁;;微电子学与计算机(第03期);全文 *

Also Published As

Publication number Publication date
US20210305954A1 (en) 2021-09-30
US11489500B2 (en) 2022-11-01
CN113452332A (zh) 2021-09-28
KR20210120506A (ko) 2021-10-07

Similar Documents

Publication Publication Date Title
US7973605B2 (en) Three-stage frequency-compensated operational amplifier for driving large capacitive loads
US8149055B2 (en) Semiconductor integrated circuit device
KR101916224B1 (ko) 출력 버퍼용 증폭기 및 이를 이용한 신호 처리 장치
US7884671B2 (en) Low power operational amplifier
JP2006094533A (ja) カスコード形態のクラスａｂ制御端を備える差動増幅回路
US7312660B2 (en) Differential amplifier and active load for the same
US20060244531A1 (en) Apparatus and method for increasing a slew rate of an operational amplifier
CN107852137B (zh) 用于自适应放大器偏置的放大器电路和方法
US20020190793A1 (en) Operational transconductance amplifier for an output buffer
US6590453B2 (en) Folded cascode high voltage operational amplifier with class AB source follower output stage
US7282990B2 (en) Operational amplifier for output buffer and signal processing circuit using the same
US20080048728A1 (en) Stable sense amplifier
CN113452332B (zh) 差分放大器
US8130034B2 (en) Rail-to-rail amplifier
US20140111278A1 (en) Dynamically biased output structure
US20110156673A1 (en) Internal power generating circuit and semiconductor device including the same
CN108696260A (zh) 跨导放大器
US20090146697A1 (en) Circuit for buffering having a coupler
US20070024367A1 (en) Operational amplifier and constant-current generation circuit using the same
US11309843B2 (en) Input receiver
US10187024B2 (en) Input feed-forward technique for class AB amplifier
JP4571431B2 (ja) 信号増幅回路
US7071772B2 (en) Differential amplifier
US11848649B2 (en) Low power VB class AB amplifier with local common mode feedback
JP5402368B2 (ja) 差動増幅装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant