CN101447452A - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN101447452A
CN101447452A CNA2008101732745A CN200810173274A CN101447452A CN 101447452 A CN101447452 A CN 101447452A CN A2008101732745 A CNA2008101732745 A CN A2008101732745A CN 200810173274 A CN200810173274 A CN 200810173274A CN 101447452 A CN101447452 A CN 101447452A
Authority
CN
China
Prior art keywords
film
groove
mentioned
alignment mark
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008101732745A
Other languages
English (en)
Inventor
成田匡
大岛胜雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Semiconductor Co Ltd filed Critical Oki Semiconductor Co Ltd
Publication of CN101447452A publication Critical patent/CN101447452A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/975—Substrate or mask aligning feature

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明提供一种半导体器件的制造方法，在半导体器件的制造中可削减制造成本，并且总是能够确保充分的对准精度。根据本发明的制造方法，在半导体基板上，形成多个元件隔离用沟槽和多个对准标记用沟槽，并在形成有该两种沟槽的半导体基板上层叠氧化膜，并且进行使用了遮盖该元件隔离用沟槽的抗蚀剂掩模的蚀刻，将层叠于有源区域的氧化膜和层叠于该对准标记用沟槽内部的氧化膜几乎全部去除。接着，通过对去除了该氧化膜的半导体基板的面进行研磨，使层叠于该元件隔离用沟槽而残留的氧化膜平坦化，按照每个上述半导体元件来隔离该有源区域，并进行抗蚀剂掩模的定位，以使用该对准标记用沟槽来形成该半导体元件。

Description

半导体器件的制造方法
技术领域
本发明涉及半导体器件的制造方法，特别是涉及在半导体基板上，在进行了元件隔离的活性区域(以下，称为有源区域)形成半导体元件的制造方法。
背景技术
随着半导体器件的高度集成化及高性能化的进展，要求隔离MOS晶体管等半导体元件的元件隔离区域的细微化。作为将元件隔离区域细微化的技术，近年来沟槽元件隔离(Shallow Trench Isolation，以下称为STI)技术受到关注。
在STI技术中，通过蚀刻而形成槽(以下，称为沟槽)，并通过在该沟槽内埋入绝缘物而形成元件隔离。因此，设计尺寸的尺寸变换差较小，理论上适于细微化。另外还存在如下优点，即，在埋入绝缘物之后，由于要利用背蚀(etching back)法和化学机械研磨法(Chemical MechanicalPolishing，以下称为CMP)法进行平坦化，因而能获得高精度的光刻工序所需的表面平坦性。另外，所形成的沟槽不只是用于元件隔离，也作为对准标记(alignment mark)来使用，该对准标记用于进行光刻工序中的高精度位置对准。在这种情况下，为了维持对准光的足够的光学波形强度，作为对准标记所使用的沟槽内的氧化膜需要在进行了CMP之后通过蚀刻来去除。
图1表示以往的半导体器件的制造方法，特别是表示进行使用了STI技术的元件隔离以及对准标记形成的工序。
在沟槽埋入工序(a)中，在硅基板101的表面形成垫(pad)氧化膜102、硅氮化膜103，此外，通过光刻及蚀刻，形成元件隔离及对准标记用的多个沟槽110及120之后，将氧化膜105埋入沟槽110及120内。
在ACW光刻及蚀刻工序(b)中，通过光刻及蚀刻将除了元件隔离用沟槽110以外的有源区域130上的氧化膜105去除。这是为了防止经过后续工序STI-CMP还残留有大面积的氧化膜105。在此，ACW表示有源窗口(Active Window)。
在STI-CMP工序(c)中，通过CMP的研磨使残存有氧化膜105的硅基板101平坦化，并只在沟槽110及120内部保留氧化膜105。
在AM光刻及蚀刻工序(d)中，通过光刻及蚀刻去除对准标记用沟槽120内的氧化物105。AM表示对准标记(Alignment Mark)。实施该工序是因为，在存在吸收对准光较多的膜、例如多晶硅膜的情况下，在光刻工序中，对准标记的阶梯差不充分，将使得不能获得足够的对准波形强度。当不能获得足够的对准波形强度时，不仅使对准精度劣化，有时还不能进行对准。
另一方面，该AM光刻及蚀刻工序的必要性是推高制造成本的主要原因。因此，人们提出了用于削减该工序的几个方案。例如，在专利文献1中公开了如下技术，即，通过光刻及蚀刻工序，将形成大面积有源区域的区域中的埋入绝缘膜、和形成对准标记的区域中的埋入绝缘膜的一部分同时去除的技术(参见图1(c)及说明书[0022]～[0024]，以及图4(a)及说明书[0034]～[0035])。在专利文献2中，记载有如下的技术，即，借用形成阱和调整阈值的离子注入的抗蚀剂图形的掩模，进行对准标记用沟槽隔离氧化膜的蚀刻。另外，在专利文献3中，记载了将大面积有源区域上以及对准图形用沟槽上的氧化硅膜同时去除的技术(参见图1(2)及说明书[0021]～[0022])。
专利文献1：日本特开2002-134701号公报
专利文献2：日本特开2001-102440号公报
专利文献3：日本特开2002-50682号公报
然而，即使在同一工序中实施大面积有源区域上的氧化膜的去除和对准标记部的氧化膜的去除的情况下，也可能存在以下问题：对准标记部的氧化膜残存，因晶片的面内位置或批次的不同而导致氧化膜的厚度不同，使对准精度恶化。
发明内容
本发明的目的在于，提供一种实现在半导体器件的制造中削减制造成本，并且总是能够确保充分的对准精度的半导体器件的制造方法。
本发明的制造方法，是一种在设置于半导体基板上的有源区域形成多个半导体元件来制造半导体器件的制造方法，其特征在于，包括：第一工序，在该半导体基板上，形成多个元件隔离用沟槽和多个对准标记用沟槽，并在形成了该两种沟槽的半导体基板上层叠氧化膜；第二工序，进行使用了遮盖该元件隔离用沟槽的抗蚀剂掩模的蚀刻，去除层叠于该有源区域的氧化膜和层叠于该对准标记用沟槽内部的几乎全部的氧化膜；第三工序，通过对去除了该氧化膜的半导体基板的面进行研磨，使层叠于该元件隔离用沟槽而残留的氧化膜平坦化，按照每个该半导体元件来隔离该有源区域；第四工序，进行抗蚀剂掩模的定位，以使用该对准标记用沟槽来形成该半导体元件。
根据本发明的制造方法，在半导体器件的制造中，通过削除多余的光刻及蚀刻工序，可实现制造成本的削减，并且总是能够确保充分的对准精度。
附图说明
图1是表示以往的半导体器件的制造方法的工序图。
图2表示本发明的第一实施例，是表示本发明的半导体器件的制造方法的工序图。
图3是表示对准波形的验证例的图。
图4是说明对准标记部的放大照片以及异物残存状态的说明图。
图5表示本发明的第二实施例，是表示本发明的半导体器件的制造方法的工序图。
图中符号说明：100...半导体器件；101...硅基板；102...垫氧化膜；103...硅氮化膜；105...氧化膜；106...器件沟槽部；107、108...牺牲氧化膜；110...元件隔离用沟槽；120...对准标记用沟槽；130...有源区域；140...半导体元件
具体实施方式
参见附图，对本发明的实施例进行详细地说明。
第一实施例
图2表示本发明的第一实施例，示出了本发明的半导体器件的制造方法的工序。在此，在该半导体器件上，形成有：元件隔离用沟槽，用于隔离用于形成MOS晶体管等的有源区域；以及对准标记用沟槽。对准标记用沟槽，沿着规定半导体元件的排列的栅极线来形成。
在沟槽埋入工序(a)中，在硅基板101的表面形成了垫(PAD)氧化膜102、硅氮化膜103，进而通过光刻和蚀刻，形成了元件隔离及对准标记用的多个沟槽110和120，之后，通过在半导体基板101上层叠硅氧化膜，而将氧化膜105埋入沟槽110及120内。
在ACW光刻及蚀刻工序(b)中，通过光刻及蚀刻将除了元件隔离用沟槽110以外的有源区域130上的氧化膜105去除。此时，也同时去除对准标记用沟槽120内的氧化膜105。即，在ACW光刻中，对使有源区域130及对准标记用沟槽120形成开口的抗蚀剂掩模进行曝光和显影，并在ACW蚀刻中，使用该抗蚀剂掩模完全去除对准标记用沟槽120的氧化膜105，并且完全去除大面积的有源区域130上的氧化膜105，而露出氮化膜103。
证实了：实际上，通过适当地调整蚀刻条件，能够完全去除搭载于栅极线上的用于对准标记以及测量定位偏移量用标记的沟槽内的氧化膜。另外，还证实了狭缝(0.8um左右)～宽缝(4um左右)的缝隙标记的沟槽，氧化膜已被完全去除。
在STI-CMI工序(c)中，通过CMP的研磨使残存有氧化膜105的硅基板101的表面平坦化。由此，层叠于元件隔离用沟槽110而残留的氧化膜105被平坦化，有源区域130按照每个半导体元件被隔离。之后，进行使用了稀HF的清洗(DHF)，进而使用加热了的磷酸去除硅氮化膜103及垫氧化膜102。
在半导体元件形成工序(d)中，在硅基板101上层叠了多晶硅膜后，通过将对准标记用沟槽120用于抗蚀剂掩模的定位的公知光刻技术，形成晶体管等半导体元件140，从而完成半导体器件。
图3是表示对准波形形状及对准精度结果的例子。在此，针对如下两种情况，对在半导体元件形成工序中应用光刻时的对准波形形状进行了比较，即，利用AM光刻及蚀刻工序进行对准标记用沟槽内的氧化膜去除的情况(a)，和通过应用本发明而利用ACW光刻及蚀刻工序进行对准标记用沟槽内的氧化膜去除的情况(b)。可知在两种情况下，能够获得完全同等的对准波形形状，并能够获得足够分辨率的对准精度。
在以上的第一实施例中，通过应用本发明，而无需如以往那样设置AM光刻及蚀刻工序来去除对准标记用沟槽内的氧化膜，因而能够削减制造成本。该工序的削减，也牵涉到掩模数的削减，因此降低成本的效果显著。另外，在第一实施例中，在ACM光刻及蚀刻工序中，沉积在对准标记用沟槽内的全部氧化膜基本上被完全去除，因而消除了因残存的氧化膜的厚度偏差而给对准精度造成的恶劣影响。
第二实施例
第二实施例是在ACW光刻及蚀刻工序中，将沉积在对准标记用沟槽内的氧化膜全部去除之后，通过在包括对准标记用沟槽内部的晶片整个面上形成氧化膜(牺牲氧化膜)来去除异物的方式。关于这点，在第一实施例中，有可能难以从对准标记部的沟槽内去除CMP工序中产生的异物。
图4是实际的掩模部放大SEM照片以及掩模部剖面的想像图。参照(a)的掩模部放大SEM照片，沟槽(TR)是被放大至50K倍所拍摄的。在此，在沟槽侧壁所包围的沟槽内部可观察到几个异物。另外，参照(b)的掩模部剖面，表示了在沟槽内部及其侧壁残留的异物的状态。假想该异物是CMP工序中的研磨剂(浆液)或研磨垫的碎屑等残留物，或在大面积有源区域边缘产生的尖部因后面实施的CMP工序而折断所导致的剩余物。
另外，由于沟槽内部的硅基板露出，因此，在STI-CMP工序后的清洗中，使用了稀HF的清洗(DHF)也难以去除异物。假设使用除了稀HF以外，还利用氨水进行清洗来去除该异物的方法，然而在该方法中，是对露出的硅表面施加过度的药液处理，因而有可能对最终的半导体器件的元件特性带来恶劣影响。
此外，在STI-CMP工序后去除氮化硅膜时通常使用加热了的磷酸，然而加热了的磷酸也蚀刻硅本身，因此有可能使对准标记用沟槽内和上部露出的硅基板被蚀刻而变得表面粗糙(黑Si)。该表面粗糙还将导致后续光刻工序中的抗蚀剂掩模定位精度的降低。
图5表示本发明的第二实施例，表示了本发明的半导体器件的制造方法的工序。在第二实施例中，沟槽埋入工序(a)及ACW光刻及蚀刻工序(b)与第一实施例的情况同样地实施。
接着，作为牺牲氧化膜形成工序(c)，在硅基板101的晶片整个面上，通过CDV法或热氧化等方法形成牺牲氧化膜107及108。该牺牲氧化膜108的膜厚，调整为覆盖对准标记用沟槽120内和上部露出的硅基板101。此外，如果需要，牺牲氧化膜108的膜厚，也可以调整为在利用STI-CMP后的清洗而去除了异物之后，不使对准标记用沟槽120内和上部的硅基板101露出的膜厚。
在STI-CMP工序(d)中，通过CMP的研磨使残存有牺牲氧化膜107、108及氧化膜105的硅基板101的表面平坦化。由此，层叠于元件隔离用沟槽110而残留的氧化膜105被平坦化，有源领域130按照每个半导体元件被隔离。之后，通过使用了稀HF的清洗(DHF)等的湿蚀刻，来去除牺牲氧化膜107及108。在该过程中，残存于对准标记用沟槽120内的异物被去除。此外使用加热了的磷酸去除硅氮化膜103和垫氧化膜102。
在半导体元件形成工序(e)中，在硅基板101上层叠了多晶硅膜后，通过将对准标记用沟槽120用于抗蚀剂掩模定位的公知光刻技术，形成晶体管等半导体元件140，从而完成半导体器件。
在以上的第二实施例中，通过应用本发明，可消除AM光刻及蚀刻工序，削减制造成本。此外，利用ACW光刻及蚀刻将露出的对准标记区域的硅基板表面用牺牲氧化膜108覆盖。由此，在之后的STI-CMP工序中，即使在CMP的研磨剂(浆液)或研磨垫的碎屑等异物进入到沟槽120内部的情况下，通过去除牺牲氧化膜108，并通过稀HF等一般的清洗就能够容易地去除异物。另外，在有源区域130附近的氧化膜105的边缘产生的尖部，被牺牲氧化膜加强，因而可防止因CMP而成为异物。
此外，在利用STI-CMP后的清洗而去除了沟槽120内部的异物之后，若确保牺牲氧化膜108的膜厚，以不使对准标记用沟槽120内和上部的硅基板101露出，则在后续工序中去除硅氮化膜103时，硅基板101的表面不会因蚀刻而粗糙。由此能够防止在后续的光刻工序中抗蚀剂掩模的定位精度的降低。

Claims (3)

1.一种制造半导体器件的制造方法，在设置于半导体基板上的有源区域形成多个半导体元件来制造半导体器件，其特征在于，包括：
第一工序，在上述半导体基板上，形成多个元件隔离用沟槽和多个对准标记用沟槽，并在形成有两种上述沟槽的半导体基板上层叠氧化膜；
第二工序，进行使用了遮盖上述元件隔离用沟槽的抗蚀剂掩模的蚀刻，将层叠于上述有源区域的氧化膜和层叠于上述对准标记用沟槽内部的氧化膜几乎全部去除；
第三工序，通过对去除了上述氧化膜的半导体基板的面进行研磨，使层叠于上述元件隔离用沟槽而残留的氧化膜平坦化，按照每个上述半导体元件来隔离上述有源区域；以及
第四工序，进行抗蚀剂掩模的定位，以利用上述对准标记用沟槽来形成上述半导体元件。
2.根据权利要求1所述的制造方法，其特征在于，还包括：
在上述第二工序后上述第三工序之前，用牺牲氧化膜覆盖上述对准标记用沟槽内部的工序；以及
在上述第四工序后，剥离上述牺牲氧化膜的工序。
3.根据权利要求2所述的制造方法，其特征在于，
用上述牺牲氧化膜进行覆盖的工序，是用上述牺牲氧化膜覆盖上述对准标记用沟槽内部，以及层叠于上述元件隔离用沟槽的氧化膜的工序。
CNA2008101732745A 2007-11-27 2008-10-31 半导体器件的制造方法 Pending CN101447452A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007305510A JP4598047B2 (ja) 2007-11-27 2007-11-27 半導体装置の製造方法
JP2007305510 2007-11-27

Publications (1)

Publication Number Publication Date
CN101447452A true CN101447452A (zh) 2009-06-03

Family

ID=40670092

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008101732745A Pending CN101447452A (zh) 2007-11-27 2008-10-31 半导体器件的制造方法

Country Status (3)

Country Link
US (1) US7629223B2 (zh)
JP (1) JP4598047B2 (zh)
CN (1) CN101447452A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103035511A (zh) * 2011-10-09 2013-04-10 上海华虹Nec电子有限公司 制作无阻挡层的高压器件的零层光刻标记的方法
CN103378137A (zh) * 2012-04-24 2013-10-30 台湾积体电路制造股份有限公司 带有凹口的栅电极及其形成方法
CN109979807A (zh) * 2017-12-28 2019-07-05 富士电机株式会社 半导体装置的制造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9171726B2 (en) 2009-11-06 2015-10-27 Infineon Technologies Ag Low noise semiconductor devices
US20110244683A1 (en) * 2010-04-01 2011-10-06 Michiaki Sano Fabricating Voids Using Slurry Protect Coat Before Chemical-Mechanical Polishing
KR101725978B1 (ko) * 2010-10-05 2017-04-12 에스케이하이닉스 주식회사 반도체 소자의 형성 방법
JP5950514B2 (ja) * 2011-08-12 2016-07-13 キヤノン株式会社 光電変換装置の製造方法
US9385069B2 (en) * 2013-03-07 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Gate contact structure for FinFET
JP6541659B2 (ja) 2013-08-23 2019-07-10 フォセ テクノロジー インテルナシオナル ベー ヴェ シングル・モード・ファイバ・ブラッグ・グレーティング圧力センサ
US10007114B2 (en) 2015-05-01 2018-06-26 Seiko Epson Corporation Electro-optical device, electronic apparatus, and manufacturing method of electro-optical device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001052993A (ja) * 1999-08-16 2001-02-23 Sony Corp 半導体装置及び半導体装置の製造方法
US6573151B1 (en) * 2000-08-22 2003-06-03 Advanced Micro Devices, Inc. Method of forming zero marks
CN1641854A (zh) * 2004-01-14 2005-07-20 株式会社瑞萨科技 制造半导体器件的方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07283302A (ja) * 1994-04-05 1995-10-27 Kawasaki Steel Corp 半導体集積回路装置の製造方法
JP2001102440A (ja) 1999-09-29 2001-04-13 Nec Corp 半導体集積回路装置の製造方法
JP2002050682A (ja) 2000-08-07 2002-02-15 Sony Corp 半導体装置の製造方法およびレチクルマスク
JP2002134701A (ja) 2000-10-25 2002-05-10 Nec Corp 半導体装置の製造方法
JP4075625B2 (ja) * 2003-01-28 2008-04-16 株式会社デンソー 半導体装置の製造方法
US7338909B2 (en) * 2004-06-18 2008-03-04 Taiwan Semiconductor Manufacturing Co. Ltd. Micro-etching method to replicate alignment marks for semiconductor wafer photolithography

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001052993A (ja) * 1999-08-16 2001-02-23 Sony Corp 半導体装置及び半導体装置の製造方法
US6573151B1 (en) * 2000-08-22 2003-06-03 Advanced Micro Devices, Inc. Method of forming zero marks
CN1641854A (zh) * 2004-01-14 2005-07-20 株式会社瑞萨科技 制造半导体器件的方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103035511A (zh) * 2011-10-09 2013-04-10 上海华虹Nec电子有限公司 制作无阻挡层的高压器件的零层光刻标记的方法
CN103035511B (zh) * 2011-10-09 2015-08-19 上海华虹宏力半导体制造有限公司 制作无阻挡层的高压器件的零层光刻标记的方法
CN103378137A (zh) * 2012-04-24 2013-10-30 台湾积体电路制造股份有限公司 带有凹口的栅电极及其形成方法
CN109979807A (zh) * 2017-12-28 2019-07-05 富士电机株式会社 半导体装置的制造方法
CN109979807B (zh) * 2017-12-28 2024-06-04 富士电机株式会社 半导体装置的制造方法

Also Published As

Publication number Publication date
US7629223B2 (en) 2009-12-08
US20090137092A1 (en) 2009-05-28
JP2009130242A (ja) 2009-06-11
JP4598047B2 (ja) 2010-12-15

Similar Documents

Publication Publication Date Title
CN101447452A (zh) 半导体器件的制造方法
US9275956B2 (en) Semiconductor integrated circuit device and process for manufacturing the same
US5893744A (en) Method of forming a zero layer mark for alignment in integrated circuit manufacturing process employing shallow trench isolation
US6465897B1 (en) Method for photo alignment after CMP planarization
US7611961B2 (en) Method for fabricating semiconductor wafer with enhanced alignment performance
US6743694B2 (en) Method of wafer marking for multi-layer metal processes
US6624039B1 (en) Alignment mark having a protective oxide layer for use with shallow trench isolation
US6566225B2 (en) Formation method of shallow trench isolation
JP3407023B2 (ja) 半導体装置の製造方法
US6958280B2 (en) Method for manufacturing alignment mark of semiconductor device using STI process
US6667222B1 (en) Method to combine zero-etch and STI-etch processes into one process
US8324743B2 (en) Semiconductor device with a structure to protect alignment marks from damage in a planarization process
US20020030290A1 (en) Semiconductor device and method for manufacturing the same
US20010046750A1 (en) Method for manufacturing semiconductor device having a STI structure
US6794263B1 (en) Method of manufacturing a semiconductor device including alignment mark
US6960411B2 (en) Mask with extended mask clear-out window and method of dummy exposure using the same
KR100835420B1 (ko) 반도체장치의 제조방법
CN1260803C (zh) 一种浅沟槽的形成方法
KR100871375B1 (ko) 반도체 소자의 소자분리막 형성방법
US20030082888A1 (en) Method of incorporating deep trench into shallow trench isolation process without added masks
JPH1154607A (ja) 半導体装置の製造方法
KR100831676B1 (ko) 반도체 디바이스의 소자 분리막 제조방법
US6218307B1 (en) Method of fabricating shallow trench isolation structure
KR20050003292A (ko) 반도체 소자의 소자 분리막 형성 방법
KR20040060292A (ko) 반도체 소자 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20090603