CN101430574B - 能阶电路的控制电路 - Google Patents

能阶电路的控制电路 Download PDF

Info

Publication number
CN101430574B
CN101430574B CN2008100991032A CN200810099103A CN101430574B CN 101430574 B CN101430574 B CN 101430574B CN 2008100991032 A CN2008100991032 A CN 2008100991032A CN 200810099103 A CN200810099103 A CN 200810099103A CN 101430574 B CN101430574 B CN 101430574B
Authority
CN
China
Prior art keywords
circuit
mos
grid
rank
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008100991032A
Other languages
English (en)
Other versions
CN101430574A (zh
Inventor
庄凯岚
李国铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Himax Technologies Ltd
Original Assignee
Himax Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Himax Technologies Ltd filed Critical Himax Technologies Ltd
Publication of CN101430574A publication Critical patent/CN101430574A/zh
Application granted granted Critical
Publication of CN101430574B publication Critical patent/CN101430574B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • Power Engineering (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明关于能阶电路的控制电路。一种启动电路的控制电路，该启动电路在启动阶段时使得能阶(bandgap)电路引致产生电流。该控制电路根据能阶电路的内部节点，于启动阶段之后通过一电源至启动电路。

Description

能阶电路的控制电路
技术领域
本发明涉及一种能阶(bandgap)电路，特别是涉及能阶电路的辅助控制电路。 
背景技术
参考电压电路(voltage reference)用以产生不受负载影响的固定电压。能阶电路为参考电压电路的一种，其产生的固定参考电压值约相当于硅的电子能阶(大约为1.2伏特)，且所产生的参考电压几乎不受温度的影响。能阶电路普遍使用于电子系统中，如图1所示，能阶电路101用于液晶显示器(LCD)面板12的源极驱动器(source driver)10当中。镜射(mirror)电路103镜射能阶电路101的电流。能阶电路101和镜射电路103构成源极驱动器10的电源电路100的一部分。镜射电路103的输出馈至通道(channels)102的缓冲器。能阶电路101属于一种自偏压(self-biased)电路，其在启动(start-up)阶段可能会遭遇到零偏压(zero bias)状态，使得能阶电路中无法通过电流。为了克服此问题，通常需要使用一启动电路105。 
一个理想的启动电路在正常(normal)阶段时必须能够不影响到能阶电路101的正常工作。换句话说，启动电路在正常阶段时(或在启动阶段之后)必须不起作用(inactive)，且流经启动电路的电流必须为零或者非常小。然而，传统的启动电路105却会影响到能阶电路101的工作。也就是说，当正电源VDDA到达一预设值并进入正常阶段时，启动电路105的部分组成元件并未完全关闭，其导致能阶电路101产生有害的电流增加。更糟的是，当正电源VDDA大于一预设值时，此将造成镜射电路103的输出电流大幅的增加，其不但浪费电源，还会使得接收此电流的下一级电路的功能失效。 
鉴于上述，因此亟需适当地控制启动电路105，使其在正常阶段时不至于影响到能阶电路101的工作。 
发明内容
本发明的目的之一在于提出一种控制电路，用以防止启动电路在正常阶段时对能阶电路及其下一级电路的影响。 
本发明提供一种用以启动能阶电路的电路。启动电路在启动阶段时，使得能阶电路引致产生电流。接着，控制电路根据能阶电路的内部节点，在启动阶段之后通过一电源至启动电路。 
附图说明
本发明提供了一种用以启动能阶电路的电路，包含：一启动电路，在启动阶段时使得该能阶电路引致产生电流；及一控制电路，其根据该能阶电路的内部节点，在启动阶段之后通过一电源至该启动电路，其中上述的启动电路包含：一阻抗负载，其一端连接至该电源；一第一MOS，其栅极自该控制电路接收该通过电源；及至少一第二MOS，其栅极连接至该第一MOS的源极/漏极之一，并连接至该阻抗负载的另一端，其源极/漏极之一提供输出电源至该能阶电路的栅极，其中该第二MOS在启动阶段时使得该能阶电路引致产生电流，并且该第二MOS在启动阶段之后受控于该第一MOS而关闭。 
本发明还提供了一种液晶显示器的源极驱动器，包含：一电源电路，其包含：一能阶电路，用以产生一参考信号；一源电路，其根据该能阶电路的参考信号以产生电压或电流；一启动电路，在启动阶段时使得该能阶电路引致产生电流；及一控制电路，其根据该能阶电路的内部节点，在启动阶段之后通过一电源至该启动电路，其中上述的启动电路包含：一阻抗负载，其一端连接至该电源；一第一MOS，其栅极自该控制电路接收该通过电源；及至少一第二MOS，其栅极连接至该第一MOS的源极/漏极之一，并连接至该阻抗负载的另一端，其源极/漏极之一提供输出电源至该能阶电路的栅极，其中该第二MOS在启动阶段时使得能阶电路引致产生电流，并且该第二MOS在启动阶段之后受控于该第一MOS而关闭。 
图1显示传统液晶显示器(LCD)面板的源极驱动器(source driver)当中的启动电路及能阶电路。 
图2A显示本发明实施例的功能方块图。 
图2B显示根据本发明实施例的例示电路。 
图3显示本发明实施例与传统电路输出电流的比较。 
附图符号说明 
10     源极驱动器 
12     液晶显示器面板 
100    电源电路 
101    能阶电路 
102    通道 
103    镜射电路 
105    启动电路 
20     能阶电路 
22     启动电路 
24     控制电路 
26     源电路 
200    电源电路 
220    阻抗负载 
240    反相器 
260    镜射电流电路 
222    本发明实施例的NMOS(NQ2、NQ3)的电流 
262    本发明实施例的镜射电路的输出电流 
1032    传统镜射电路的输出电流 
1051、1053传统启动电路的漏电流 
具体实施方式
图2A显示本发明实施例的电源电路200的功能方块图。能阶电路20产生固定参考电压，其电压值几乎不受温度的影响。启动电路22在启动(start-up)阶段会使得能阶电路20的内部节点引致(induce)产生电流，用以避免或脱离零偏压状态。在启动阶段之后，当正电源达到一预设值并进入正常(normal)阶段时，辅助控制电路24将关闭启动电路22，使得启动电路22不会有漏电流的产生，也使得能阶电路20不会导致有害的电流增加。再者，源电路(source)26，例如电流源电路，其根据能阶电路20所产生的电流在正电源大于一预设值时，不会有输出电流大幅增加的情形。在本实施例中，能阶电路20在源极驱动器中产生参考信号，用以驱动液晶显示器面板(未显示于图中)。 
图2B显示根据本发明实施例的电源电路200的例示电路。在本实施例中，能阶电路20提供参考信号给液晶显示器面板的源极驱动器当中的电流源电路26；然而，能阶电路20的结构及其应用并不限定于此。能阶电路20主要包含有二极管连接型态(diode-connected)的P型金属氧化物半导体(PMOS)P1及N型金属氧化物半导体(NMOS)N1。再者，二极管连接型态的双极结型(bipolar)PNP晶体管B1连接至P2-N2分支的NMOS(N2)源极；串接的电阻器R及二极管连接型态的双极结型PNP晶体管B2则连接至P1-N1分支的NMOS(N1)源极。在本实施例中，PMOS(P1)及PMOS(P2)的栅极直接连接至第一节点PB1；NMOS(N1)及NMOS(N2)的栅极直接连接至第二节点NB1；PMOS(P1)及NMOS(N1)的漏极经由其他元件而互为串接；PMOS(P2)及NMOS(N2)的漏极经由其他元件而互为串接。根据上述的架构，流经PNP晶体管B1及电阻器R的电流会相等。藉此，电阻器R的压降会随温度上升而上升(PTAT，proportional-to-absolute-temperature)，而PNP晶体管B2的压降会随温度上升而下降(CTAT，complementary-to-absolute-temperature)。PTAT压降及CTAT压降共同形成不受温度影响的能阶电路20。 
在本实施例中，除上述的基本架构外，能阶电路20还包含串接的PMOS(P5、P6)及NMOS(N5、N6)。在本例示电路中，画有斜线的PMOS/NMOS符号代表高压PMOS/NMOS元件，其工作于十或更高伏特，而未画有斜线的PMOS/NMOS符号则代表低压PMOS/NMOS元件，其工作于低压。 
继续参阅图2B图，在本实施例中，电流源电路26为镜射电路，其镜射能阶电路20的参考电流，用以输出多个电流I1-IN。镜射电路26的每一行构成一个别的镜射电流电路。某一行镜射电流电路(例如镜射电流电路260)的PMOS的栅极连接至能阶电路20的相对应PMOS的栅极，藉此，能阶电路20的参考电流即会镜射至镜射电流电路260。 
如前所述，能阶电路20在启动阶段可能会遭遇到零偏压状态，使得能阶电路中无法通过电流，因此，需要连接使用启动电路22以克服此问题。在本实施例中，启动电路22主要包含一阻抗负载220及如图所示的多个NMOS(NQ1、NQ2、NQ3)。阻抗负载220包含串接的多个PMOS，其栅极连接在一起且受到底(base)电源VSSA的偏压。NMOS(NQ1)的漏极连接至阻抗负载220和NMOS(NQ2、NQ3)的栅极。虽然本实施例使用两个NMOS(NQ2、NQ3)，然而，也可以仅使用一个或者使用两个以上。启动电路22的输出为NMOS(NQ2、NQ3)的漏极，其分别连接至能阶电路20的PMOS的栅极。在启动阶段时，上升的电源VDDA经由阻抗负载220而作用(activate)于NMOS(NQ2、NQ3)的栅极。接着，被作用后的NMOS(NQ2、NQ3)的漏极提供底(base)电源VSSA至能阶电路20的PMOS栅极，因而使得能阶电路20内部引致产生电流。上述的实施例中，可以使用PMOS来取代NMOS(NQ2、NQ3)，而被作用后的PMOS则提供正电源VDDA至能阶电路20的NMOS栅极，因而使得能阶电路20内部引致产生电流。在理想情形下，在启动阶段之后(亦即，当正电源VDDA达到一预设值而进入正常阶段)，NMOS(NQ2、NQ3)会关闭，因此没有电流流经。然而，传统启动电路并不会完全关闭，因此会造成能阶电路20及镜射电路26内有害的电流增加。因此，本实施例使用辅助控制电路24来克服此问题。 
在本实施例中，控制电路24主要包含PMOS(M1)，其栅极受控于能阶电路20内部节点(例如PB1)。PMOS(M1)的源极接收正电源VDDA，其漏极作为输出并(直接或间接)连接至NMOS(NQ1)的栅极。控制电路24还可以包含串接的反相器(inyerter)240，每一反相器均含有串接的PMOS及NMOS。 
在电路运作时，在启动阶段之后(亦即，当正电源VDDA达到一预设值而进入正常阶段)，节点PB1达到一预设低电压值而作用于PMOS(M1)，其让正电源VDDA得以通过，并(经由反相器240)作用于NMOS(NQ1)。详细来说，NMOS(NQ1)的漏极被下拉至底(base)电源VSSA，使得NMOS(NQ2、NQ3)完全关闭。因此，启动电路22得以完全关闭，而能阶电路20及镜射电路26就不会产生有害的电流增加。在本实施例中，正电源VDDA会在一延迟时间之后才会通过PMOS(M1)，此可用以保障启动电路22不会过早就关闭而无法进行启动。串接的反相器240用以修整(shape)通过PMOS(M1)的正电源VDDA的波形，用以确保并加强启动电路22于启动阶段后的关闭。 
图3显示本发明实施例与传统电路的比较，纵轴代表启动电路22的NMOS(NQ2、NQ3)的漏电流(单位为安培)，横轴代表正电源VDDA(单位为伏特)。本发明实施例的NMOS(NQ2、NQ3)的电流222保持于零电流，而传统启动电路105的漏电流1051、1053则随着正电源VDDA的增加而增加。特别注意的是，本发明实施例的镜射电路26的输出电流262能够保持稳定，然而传统镜射电路103的输出电流1032则随着正电源VDDA的增加而大幅度增加。 
以上所述仅为本发明的较佳实施例而已，并非用以限定本发明的范围；凡其它未脱离发明所揭示的精神下所完成的等效改变或修饰，均应包含在本发明的权利要求的范围内。 

Claims (13)

1.一种用以启动能阶电路的电路，包含：
一启动电路，在启动阶段时使得该能阶电路引致产生电流；及
一控制电路，其根据该能阶电路的内部节点，在启动阶段之后通过一电源至该启动电路，
其中上述的启动电路包含：
一阻抗负载，其一端连接至该电源；
一第一MOS，其栅极自该控制电路接收该通过电源；及
至少一第二MOS，其栅极连接至该第一MOS的源极/漏极之一，并连接至该阻抗负载的另一端，其源极/漏极之一提供输出电源至该能阶电路的栅极，其中该第二MOS在启动阶段时使得该能阶电路引致产生电流，并且该第二MOS在启动阶段之后受控于该第一MOS而关闭。
2.如权利要求1所述用以启动能阶电路的电路，其中上述的控制电路包含一延迟装置，在该电源通过之前延迟一段时间。
3.如权利要求2所述用以启动能阶电路的电路，其中上述的延迟装置包含一P型金属氧化物半导体，其栅极受控于该能阶电路的内部节点。
4.如权利要求1所述用以启动能阶电路的电路，还包含一波形修整装置，用以将该通过的电源的波形加以修整。
5.如权利要求4所述用以启动能阶电路的电路，其中该波形修整装置包含串接的反相器，其中每一该反相器包含串接的P型金属氧化物半导体及N型金属氧化物半导体。
6.如权利要求5所述用以启动能阶电路的电路，其中上述的阻抗负载包含串接的多个P型金属氧化物半导体，其栅极连接在一起且受到一底电源的偏压。
7.一种液晶显示器的源极驱动器，包含：
一电源电路，其包含：
一能阶电路，用以产生一参考信号；
一源电路，其根据该能阶电路的参考信号以产生电压或电流；
一启动电路，在启动阶段时使得该能阶电路引致产生电流；及
一控制电路，其根据该能阶电路的内部节点，在启动阶段之后通过一电源至该启动电路，
其中上述的启动电路包含：
一阻抗负载，其一端连接至该电源；
一第一MOS，其栅极自该控制电路接收该通过电源；及
至少一第二MOS，其栅极连接至该第一MOS的源极/漏极之一，并连接至该阻抗负载的另一端，其源极/漏极之一提供输出电源至该能阶电路的栅极，其中该第二MOS在启动阶段时使得能阶电路引致产生电流，并且该第二MOS在启动阶段之后受控于该第一MOS而关闭。
8.如权利要求7所述液晶显示器的源极驱动器，其中上述的能阶电路包含：
一二极管连接型态的第一P型金属氧化物半导体；
一第二P型金属氧化物半导体；
一第一N型金属氧化物半导体，电性串接至该第一P型金属氧化物半导体；
一二极管连接型态的第二N型金属氧化物半导体，电性串接至该第二P型金属氧化物半导体；
一二极管连接型态的第一晶体管，电性连接至该第二N型金属氧化物半导体的源极；及
一电阻器及二极管连接型态的第二晶体管，互为串接，且连接至该第一N型金属氧化物半导体的源极；
其中上述第一P型金属氧化物半导体的栅极和该第二P型金属氧化物半导体的栅极连接于第一节点，而该第一N型金属氧化物半导体的栅极和该第二N型金属氧化物半导体的栅极连接于第二节点。
9.如权利要求7所述液晶显示器的源极驱动器，其中上述的源电路包含镜射电路，其镜射该能阶电路的电流，以提供至少一输出电流。
10.如权利要求7所述液晶显示器的源极驱动器，其中上述的控制电路包含一延迟装置，在该电源通过之前延迟一段时间。
11.如权利要求10所述液晶显示器的源极驱动器，其中上述的延迟装置包含一P型金属氧化物半导体，其栅极受控于该能阶电路的内部节点。
12.如权利要求7所述液晶显示器的源极驱动器，还包含一波形修整装置，用以将该通过的电源的波形加以修整。
13.如权利要求12所述液晶显示器的源极驱动器，其中该波形修整装置包含串接的反相器，其中每一该反相器包含串接的P型金属氧化物半导体及N型金属氧化物半导体。
CN2008100991032A 2007-11-06 2008-05-09 能阶电路的控制电路 Expired - Fee Related CN101430574B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/982,984 2007-11-06
US11/982,984 US20090115775A1 (en) 2007-11-06 2007-11-06 Control circuit for a bandgap circuit

Publications (2)

Publication Number Publication Date
CN101430574A CN101430574A (zh) 2009-05-13
CN101430574B true CN101430574B (zh) 2012-04-18

Family

ID=40587658

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100991032A Expired - Fee Related CN101430574B (zh) 2007-11-06 2008-05-09 能阶电路的控制电路

Country Status (3)

Country Link
US (1) US20090115775A1 (zh)
CN (1) CN101430574B (zh)
TW (1) TWI446328B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI451394B (zh) * 2011-12-30 2014-09-01 Orise Technology Co Ltd 應用於顯示面板之控制裝置及其控制方法
CN104536504B (zh) * 2014-12-12 2016-04-06 长沙景嘉微电子股份有限公司 一种自启动基准电路
TWI804042B (zh) * 2021-11-08 2023-06-01 奇景光電股份有限公司 參考電壓產生系統及其啟動電路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6906581B2 (en) * 2002-04-30 2005-06-14 Realtek Semiconductor Corp. Fast start-up low-voltage bandgap voltage reference circuit
US7145372B2 (en) * 2004-08-31 2006-12-05 Micron Technology, Inc. Startup circuit and method
CN1901344A (zh) * 2006-07-17 2007-01-24 南京大学 脉宽调制器的电压基准电路
CN101004617A (zh) * 2005-10-27 2007-07-25 瑞昱半导体股份有限公司 一种启动电路用来启动能隙电压产生电路以及相关方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5686823A (en) * 1996-08-07 1997-11-11 National Semiconductor Corporation Bandgap voltage reference circuit
TWI269955B (en) * 2005-08-17 2007-01-01 Ind Tech Res Inst Circuit for reference current and voltage generation
TWI394367B (zh) * 2006-02-18 2013-04-21 Seiko Instr Inc 帶隙定電壓電路
DE102006017480B4 (de) * 2006-04-13 2008-11-27 Austriamicrosystems Ag Schaltungsanordnung mit einer nicht-flüchtigen Speicherzelle und Verfahren

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6906581B2 (en) * 2002-04-30 2005-06-14 Realtek Semiconductor Corp. Fast start-up low-voltage bandgap voltage reference circuit
US7145372B2 (en) * 2004-08-31 2006-12-05 Micron Technology, Inc. Startup circuit and method
CN101004617A (zh) * 2005-10-27 2007-07-25 瑞昱半导体股份有限公司 一种启动电路用来启动能隙电压产生电路以及相关方法
CN1901344A (zh) * 2006-07-17 2007-01-24 南京大学 脉宽调制器的电压基准电路

Also Published As

Publication number Publication date
TW200921621A (en) 2009-05-16
US20090115775A1 (en) 2009-05-07
TWI446328B (zh) 2014-07-21
CN101430574A (zh) 2009-05-13

Similar Documents

Publication Publication Date Title
US7215183B2 (en) Reference voltage generator circuit
CN112527042B (zh) 衬底偏压产生电路
CN108958344B (zh) 基体偏压产生电路
KR20110109960A (ko) 내부 전원 전압 생성 회로
CN103051161A (zh) 用于驱动具有高阈值电压的晶体管的系统和方法
CN101430573B (zh) 能阶电路的控制电路
JP5361614B2 (ja) 降圧回路
CN101430574B (zh) 能阶电路的控制电路
CN108233917B (zh) 电平转换电路
CN102385413A (zh) 低压带隙基准电压产生电路
CN114624485A (zh) 应用于高压模拟集成电路的低压熔丝修调电路
US6753707B2 (en) Delay circuit and semiconductor device using the same
US10270446B2 (en) Buffer circuit
KR20060103091A (ko) 반도체 집적회로
CN202257343U (zh) 低压带隙基准电压产生电路
CN116088620A (zh) 参考电压产生系统及其启动电路
JP2001117654A (ja) 基準電圧発生回路
KR20060091060A (ko) 스타트-업 실패가 발생하지 않는 밴드갭 기준전압 생성장치
JP6732707B2 (ja) 定電圧回路
CN101581948B (zh) 基准电压发生电路
JP5245871B2 (ja) 基準電圧発生回路
JP2020174323A (ja) 半導体装置
KR0172342B1 (ko) 기준전압 발생회로
CN117059020B (zh) 一种低转折电压的led显示屏驱动电路及led显示屏
CN102681586B (zh) 具有上电保护功能的电压调节器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120418