CN103051161A - 用于驱动具有高阈值电压的晶体管的系统和方法 - Google Patents

用于驱动具有高阈值电压的晶体管的系统和方法 Download PDF

Info

Publication number
CN103051161A
CN103051161A CN2011103170871A CN201110317087A CN103051161A CN 103051161 A CN103051161 A CN 103051161A CN 2011103170871 A CN2011103170871 A CN 2011103170871A CN 201110317087 A CN201110317087 A CN 201110317087A CN 103051161 A CN103051161 A CN 103051161A
Authority
CN
China
Prior art keywords
terminal
transistor
bias voltage
resistor
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011103170871A
Other languages
English (en)
Other versions
CN103051161B (zh
Inventor
杨吉庆
李萌
罗强
方烈义
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
On Bright Electronics Shanghai Co Ltd
Original Assignee
On Bright Electronics Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by On Bright Electronics Shanghai Co Ltd filed Critical On Bright Electronics Shanghai Co Ltd
Priority to CN201110317087.1A priority Critical patent/CN103051161B/zh
Priority to CN201510823308.0A priority patent/CN105391282B/zh
Priority to US13/297,085 priority patent/US8648630B2/en
Priority to TW100143180A priority patent/TWI485984B/zh
Publication of CN103051161A publication Critical patent/CN103051161A/zh
Priority to US14/106,660 priority patent/US9276571B2/en
Application granted granted Critical
Publication of CN103051161B publication Critical patent/CN103051161B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/30—Modifications for providing a predetermined threshold before switching
    • H03K17/302—Modifications for providing a predetermined threshold before switching in field-effect transistor switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver

Landscapes

  • Electronic Switches (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Amplifiers (AREA)
  • Power Conversion In General (AREA)

Abstract

本发明公开了用于驱动具有高阈值电压的晶体管的系统和方法。该系统包括浮动电压生成器、第一驱动电路和第二驱动电路。浮动电压生成器被配置为接收第一偏置电压并且生成浮动电压，该浮动电压生成器还被配置为当第一偏置电压改变时改变该浮动电压，并且维持浮动电压的大小比第一偏置电压低第一预定值。第一驱动电路被配置为接收输入信号、第一偏置电压和浮动电压。第二驱动电路被配置为接收输入信号、第二偏置电压和第三偏置电压，第一驱动电路和第二驱动电路被配置为生成用以驱动晶体管的输出信号。

Description

用于驱动具有高阈值电压的晶体管的系统和方法
技术领域
本发明涉及集成电路。更具体地，本发明提供了用于驱动晶体管的系统和方法。仅仅作为示例，本发明已应用于驱动具有高阈值电压的晶体管。但是将认识到，本发明具有更广泛的应用范围。
背景技术
在高电压应用中，功率场效应晶体管(FET)通常应具有高的漏极-源极击穿电压(例如，≥100V)。这样的功率FET通常具有3-4V的阈值电压。使用具有低输出电压(例如，5V)的栅极驱动器来驱动功率FET常常导致功率FET的高导通电阻或者不完全导通。因此，常常需要具有大于5V的较高输出电压(例如，输出电压为8-10V)的栅极驱动器。
图1是示出用于驱动晶体管104的系统100的简化传统示图。栅极驱动系统100包括栅极驱动器102和晶体管104。栅极驱动器102包括电源122以及四个反相器124、126、128和130。反相器124包括彼此相连的晶体管106和114，并且反相器126包括彼此相连的晶体管108和116。另外，反相器128包括彼此相连的晶体管110和118，并且反相器130包括彼此相连的晶体管112和120。这四个反相器124、126、128和130以级联方式相连。例如，晶体管106、108、110和112是P沟道FET，并且晶体管114、116、118和120是N沟道FET。在另一示例中，晶体管104是功率FET。电源122向级联连接的反相器124、126、128和130的每个提供低电平偏置电压132(例如，GND)和高电平偏置电压134(例如，VDD)。
输入信号136(例如，GATE_IN)由级联连接的反相器124、126、128和130接收，并且作为响应，栅极驱动器102生成用于驱动晶体管104的输出信号138。具体地，在操作中，反相器124接收输入信号136(例如，GATE_IN)，并且生成第一反相信号140。反相器126接收该第一反相信号140，并且生成由反相器128接收的第二反相信号142。反相器128随后生成由反相器130接收的第三反相信号144。反相器130最后生成用于驱动晶体管104的输出信号138。例如，如果输入信号136为逻辑高电平，则晶体管106截止并且晶体管114导通。于是第一反相信号140被生成为近似等于低电平偏置电压132(例如，GND)。反相器126接收第一反相信号140，并且晶体管108导通而晶体管116截止。第二反相信号142被生成为近似等于高电平偏置电压134(例如，VDD)。进而，第三反相信号144近似等于低电平偏置电压132(例如，GND)，并且输出信号138近似等于高电平偏置电压134(例如，VDD)。于是，如果晶体管104是N沟道FET，则输出信号138使晶体管104导通。在另一示例中，当输入信号136为逻辑低电平时，则如果晶体管104是N沟道FET，则输出信号138使晶体管104截止。
通常，栅极驱动器102中的晶体管(例如，晶体管106等)是制造成本常常较高的高电压器件。此外，这些晶体管通常每单位面积具有低的驱动能力并且具有高的导通电阻。因此，为了驱动相同负载，栅极驱动器102中的晶体管常常要使用比低电压器件大的多的面积。
为了提高每单位面积的驱动能力，自举升压结构(bootstrapstructure)和低电压器件常被用在栅极驱动器中。图2是示出具有用于驱动晶体管204的自举升压结构的系统200的简化传统示图。该栅极驱动系统200包括栅极驱动器202和晶体管204。栅极驱动器202包括低压侧驱动器206、高压侧驱动器208和电源210。栅极驱动器202还包括自举升压端子248(例如，BS)。低压侧驱动器206包括反相器212、214、216和218以及晶体管220。高压侧驱动器208包括反相器222，224，226和228、电平位移器230、晶体管232、升压电容器234以及二极管236。反相器212、214、216和218以级联方式相连接，并且反相器222、224、226和228以级联方式相连接。例如，晶体管220和232是横向扩散MOSFET(LDMOS)，例如横向扩散N沟道MOSFET。在另一示例中，晶体管204是功率FET。
电源210向低压侧驱动器206中的每个反相器提供高电平偏置电压238(例如，VDD)和低电平偏置电压246(例如，GND)。输入信号240(例如，GATE_IN)被提供给低压侧驱动器206和高压侧驱动器208两者，并且栅极驱动器202作为响应生成用于驱动晶体管204的输出信号242。具体地，在操作中，在低压侧驱动器206中，反相器212接收输入信号240(例如，GATE_IN)，并且生成第一反相信号260。反相器214接收第一反相信号260，并且生成由反相器216接收的第二反相信号262。反相器216然后生成由反相器218接收的第三反相信号264。反相器218生成用于驱动晶体管220的信号244。如果信号244使晶体管220导通同时晶体管232截止，则输出信号242(例如，GATE_OUT)变得近似等于低电平偏置电压246(例如，GND)。例如，高电平偏置电压238(例如，VDD)为5V。
另一方面，输入信号240也由电平位移器230接收，并且作为响应，电平位移器230生成信号256。级联连接的反相器222、224、226和228接收信号256，并且生成用于驱动晶体管232的信号258。高电平偏置电压252(例如，Vcc)被提供给晶体管232。如果信号258使晶体管232导通，同时晶体管220截止，则输出信号242(例如，GATE_OUT)变得近似等于高电平偏置电压252(例如，Vcc)。例如，偏置电压252(例如，Vcc)为10V。
升压电容器234操作来将自举升压端子248(例如，BS)的电压增加为在大小上比输出信号242(例如，GATE_OUT)大预定电压，并且为高压侧驱动器208提供电压250以进行操作。二极管236操作来对从电源210流到二极管236的电流254进行整流，以防止当自举升压端子248(例如，BS)的电压变得大于由电源210提供的偏置电压238(例如，VDD)时电流从高压侧驱动器208流向电源210。
传统的栅极驱动器202通常使用包括升压电容器234和自举升压端子248(例如，BS)的自举升压结构来为高压侧驱动器208提供合适的工作电压。然而，升压电容器234常常具有几十或几百nF的电容，因此可能不易被包括进集成电路(IC)芯片中。此外，如果端子(例如，引脚)在IC芯片上受到限制，则自举升压端子248是不合适的。另外，栅极驱动器202通常需要二极管236来对电流254整流。如果二极管236是通常具有良好整流性能的肖特基二极管，则制造成本可能增加。
因此，开发出用于驱动具有高阈值电压的晶体管的技术变得非常重要。
发明内容
本发明涉及集成电路。更具体地，本发明提供了用于驱动晶体管的系统和方法。仅仅作为示例，本发明已应用于驱动具有高阈值电压的晶体管。但是将认识到，本发明具有更广泛的应用范围。
根据一个实施例，一种用于驱动晶体管的系统包括浮动电压生成器、第一驱动电路和第二驱动电路。浮动电压生成器被配置为接收第一偏置电压并生成浮动电压，浮动电压生成器还被配置为当第一偏置电压改变时改变浮动电压，并且维持浮动电压的大小比第一偏置电压低第一预定值。第一驱动电路被配置为接收输入信号、第一偏置电压和浮动电压。第二驱动电路被配置为接收输入信号、第二偏置电压和第三偏置电压，第一驱动电路和第二驱动电路被配置为生成用以驱动晶体管的输出信号。另外，第一驱动电路包括第一驱动晶体管，该第一驱动晶体管被配置为接收第一偏置电压和第一栅极信号，该第一栅极信号至少与输入信号、第一偏置电压和浮动电压相关联。第二驱动电路包括第二驱动晶体管，第二驱动晶体管被配置为接收第三偏置电压和第二栅极信号，该第二栅极信号至少与输入信号、第二偏置电压和第三偏置电压相关联。第一驱动晶体管和第二驱动晶体管还被配置为生成输出信号。此外，如果第一栅极信号使第一驱动晶体管导通，则第二栅极信号使第二驱动晶体管截止。如果第一栅极信号使第一驱动晶体管截止，则第二栅极信号使第二驱动晶体管导通。
根据另一实施例，一种用于驱动晶体管的方法包括：接收第一偏置电压，处理与第一偏置电压相关联的信息，并且至少基于与第一偏置电压相关联的信息生成浮动电压。该方法还包括：接收输入信号、第一偏置电压、第二偏置电压、第三偏置电压和浮动电压；处理与输入信号、第一偏置电压、第二偏置电压、第三偏置电压和浮动电压相关联的信息；并且至少基于与输入信号、第一偏置电压、第二偏置电压、第三偏置电压和浮动电压相关联的信息生成用以驱动晶体管的输出信号。另外，用于至少基于与第一偏置电压相关联的信息生成浮动电压的处理包括：当第一偏置电压改变时改变浮动电压；并且维持浮动电压的大小比第一偏置电压低第一预定值。
根据又一实施例，一种用于驱动晶体管的系统包括第一驱动电路和第二驱动电路。第一驱动电路被配置为接收输入信号、第一偏置电压和第二偏置电压，该第一驱动电路包括电流镜电路、开关和电流阱。第二驱动电路被配置为接收输入信号和第二偏置电压，第一驱动电路和第二驱动电路被配置为生成用以驱动晶体管的输出信号。另外，开关被配置为接收输入信号。电流阱被配置为生成第一电流。电流镜电路通过开关被耦合到电流阱，并被配置为基于第一电流生成第二电流。此外，输出信号至少是基于与第二电流相关联的信息生成的。
根据又一实施例，一种用于驱动晶体管的方法包括：接收输入信号、第一偏置电压和第二偏置电压；处理与输入信号、第一偏置电压和第二偏置电压相关联的信息；并且至少基于与输入信号、第一偏置电压和第二偏置电压相关联的信息生成第一电流。该方法还包括：处理与第一电流相关联的信息；至少基于与第一电流相关联的信息生成第二电流；并且处理与第二电流相关联的信息。另外，该方法包括：至少基于与第二电流相关联的信息生成用以驱动晶体管的输出信号。此外，第二电流的大小与第一电流成比例。
相比于传统技术，通过本发明可以获得许多益处。本发明的某些实施例使用吸收电流的低压降稳压器(LDO)来提供用于驱动晶体管的适当工作电压，而不使用传统的高电压器件栅极驱动结构或自举升压结构。本发明的一些实施例在不使用升压电容器或自举升压端子的情况下来提供用于驱动晶体管的适当工作电压。本发明的某些实施例使用低电压器件来构建栅极驱动结构，并且提供用于驱动晶体管的高成本效益解决方案。
取决于实施例，可以获得一个或多个益处。参考下面的详细描述和附图可以全面地理解本发明的这些益处以及各个另外的目的、特征和优点。
附图说明
图1是示出用于驱动晶体管的系统的简化传统示图。
图2是示出具有用于驱动晶体管的自举升压结构的系统的简化传统示图。
图3是示出根据本发明一实施例的用于驱动晶体管的系统的简化示图。
图4是示出根据本发明实施例的用于生成浮动接地信号的浮动接地组件的简化示图。
图5是示出根据本发明一个实施例的用于生成浮动接地信号的浮动接地组件的简化示图。
图6是示出根据本发明另一实施例的用于生成浮动接地信号的浮动接地组件的简化示图。
图7是示出根据本发明又一实施例的用于生成浮动接地信号的浮动接地组件的简化示图。
图8是示出根据本发明另一实施例的用于驱动晶体管的系统的简化示图。
具体实施方式
本发明涉及集成电路。更具体地，本发明提供了用于驱动晶体管的系统和方法。仅仅作为示例，本发明已应用于驱动具有高阈值电压的晶体管。但是将认识到，本发明具有更广泛的应用范围。
图3是示出根据本发明实施例的用于驱动晶体管的系统300的简化示图。该示图仅仅是示例，其不应当不当地限制权利要求的范围。本领域技术人员将认识到许多变体、替换和修改。
栅极驱动系统300包括栅极驱动器302和晶体管304。栅极驱动器302包括低压侧驱动器306、高压侧驱动器308以及两个电源310和312。低压侧驱动器306包括反相器314、316、318和320以及晶体管322。高压侧驱动器308包括反相器324，326，328和330、电平位移器332、晶体管334以及浮动接地组件336。例如，反相器314、316、318和320以级联方式相连。在另一示例中，反相器324、326、328和330以级联方式相连。在又一示例中，晶体管304是功率FET。在又一示例中，晶体管322是N沟道FET。在又一示例中，晶体管334是P沟道FET。
根据一个实施例，电源312向低压侧驱动器306提供高电平偏置电压340(例如，VDD)和低电平偏置电压342(例如，GND)。例如，电源310向高压侧驱动器308提供高电平偏置电压338(例如，VCC)。在另一示例中，高电平偏置电压340(例如，VDD)为5V。在又一示例中，高电平偏置电压338(例如，VCC)为10V。
根据另一实施例，输入信号344(例如，GATE_IN)被提供给低压侧驱动器306和高压侧驱动器308两者。例如，作为响应，栅极驱动器302生成用于驱动晶体管304的输出信号346(例如，GATE_OUT)。在另一示例中，在操作时，在低压侧驱动器306中，反相器314接收输入信号344(例如，GATE IN)，并且生成第一反相信号356。在又一示例中，反相器316接收第一反相信号356，并且生成由反相器318接收的第二反相信号358。在又一示例中，反相器318然后生成由反相器320接收的第三反相信号360。在又一示例中，反相器320生成用以驱动晶体管322的信号348。在又一示例中，如果高压侧驱动器308中的晶体管334截止，则信号348使晶体管322导通。在又一示例中，输出信号346(例如，GATE_OUT)变得近似等于低电平偏置电压342(例如，GND)。
根据又一实施例，电平位移器332接收输入信号344(例如，GATE_IN)，并且作为响应生成信号352。例如，级联连接的反相器324、326、328和330接收该信号352，并且生成用以驱动晶体管334的信号354。在另一示例中，如果信号348使晶体管322截止，则信号354使晶体管334导通。在又一示例中，输出信号346(例如，GATE_OUT)变得近似等于高电平偏置电压338(例如，VCC)。
根据又一实施例，浮动接地组件336接收高电平偏置电压338(例如，VCC)，并且作为响应生成浮动接地信号350(例如，HS_GND)。例如，浮动接地组件336自动地追踪高电平偏置电压338(例如，VCC)以生成浮动接地信号350(例如，HS_GND)。在另一示例中，如果高电平偏置电压338(例如，VCC)的大小连续地改变，则浮动接地组件336自动地连续改变浮动接地信号350(例如，HS_GND)的大小，以跟随高电平偏置电压338(例如，VCC)。在又一示例中，使浮动接地信号350(例如，HS_GND)的大小维持比高电平偏置电压338(例如，VCC)低预定电压V0。在另一示例中，浮动接地信号350(例如，HS_GND)作为偏置电压被提供给级联连接的反相器324、326、328和330以及电平位移器332。在又一示例中，高压侧驱动器308的工作电压不大于高电平偏置电压338(例如，VCC)与浮动接地信号350(例如，HS_GND)之差，例如不大于预定电压V0。在又一示例中，预定电压V0为5V。
图4是示出根据本发明实施例的用于生成浮动接地信号的浮动接地组件400的简化示图。该示图仅仅是示例，其不应当不当地限制权利要求的范围。本领域技术人员将认识到许多变体、替换和修改。浮动接地组件400包括基准电压生成器402、电流阱404、两个电阻器406和408以及电容器410。例如，浮动接地组件400与作为栅极驱动系统300一部分的浮动接地组件336相同。
根据一个实施例，电阻器408和电容器410并联地彼此相耦合。例如，电阻器408和电容器410被耦合到电流阱404和基准电压生成器402。在另一示例中，电阻器406被耦合到基准电压生成器402和电流阱404。在又一示例中，电流阱404是源极跟随器。在又一示例中，电流阱404是射极跟随器。
根据另一实施例，高电平偏置电压412(例如，VCC)被提供给基准电压生成器402、电阻器408和电容器410。例如，基准电压生成器402作为响应生成基准电压信号414(例如，VZ)。在另一示例中，如果高电平偏置电压412(例如，VCC)改变，则基准电压生成器402改变基准电压信号414(例如，VZ)。在又一示例中，电阻器406和电流阱404接收基准电压信号414(例如，VZ)。在又一示例中，电流阱404和电阻器406还接收低电平偏置电压418(例如，GND)。在又一示例中，由浮动接地组件400生成浮动接地信号416(例如，HS_GND)。在又一示例中，可以通过适当调节基准电压信号414(例如，VZ)和电流阱404的电压，来将高电平偏置电压412(例如，VCC)与浮动接地信号416(例如，HS_GND)之差保持为不大于预定电压V1。在又一示例中，浮动接地信号416(例如，HS_GND)低于高电平偏置电压412(例如，VCC)。在又一示例中，浮动接地信号416(例如，HS_GND)与浮动接地信号350相同。在又一示例中，电流阱404(例如，源极跟随器或射极跟随器)与电阻器408一起操作来吸收电流并且将浮动接地信号416(例如，HS_GND)的大小近似保持在所希望电平。在又一示例中，高电平偏置电压412(例如，VCC)为10V。在又一示例中，预定电压V1为5V。在又一示例中，使基准电压信号414(例如，VZ)的大小维持比高电平偏置电压412(例如，VCC)低预定值Vr。在又一示例中，预定值Vr不同于预定电压V1。
图5是示出根据本发明一个实施例的用于生成浮动接地信号的浮动接地组件500的简化示图。该示图仅仅是示例，其不应当不当地限制权利要求的范围。本领域技术人员将认识到许多变体、替换和修改。
浮动接地组件500包括基准电压生成器502、电流阱504、两个电阻器506和508以及晶体管510。基准电压生成器502包括电阻器520、二极管522和晶体管524。电流阱504包括两个晶体管526和528。例如，浮动接地组件500与作为栅极驱动系统300一部分的浮动接地组件336相同。在另一示例中，浮动接地组件500与浮动接地组件400相同。在又一示例中，二极管522是齐纳二极管。在又一示例中，晶体管524是N-P-N双极结型晶体管(BJT)。在又一示例中，晶体管526和528是达灵顿连接式P-N-P BJT。在又一示例中，晶体管510是P沟道FET。
根据一个实施例，晶体管510的源极和漏极被耦合在一起。例如，电阻器508和晶体管510彼此相耦合。在另一示例中，电阻器508和晶体管510被耦合到电流阱504和基准电压生成器502。在又一示例中，电阻器506被耦合到基准电压生成器502和电流阱504。
根据另一实施例，高电平偏置电压512(例如，VCC)被提供给基准电压生成器502、电阻器508和晶体管510。例如，基准电压生成器502作为响应生成基准电压信号514(例如，VZ)。在另一示例中，电阻器506和电流阱504接收基准电压信号514(例如，VZ)。在又一示例中，电流阱504和电阻器506还接收低电平偏置电压518(例如，GND)。在又一示例中，由浮动接地组件500生成浮动接地信号516(例如，HS_GND)。在又一示例中，可以通过适当调节基准电压信号514(例如，VZ)和电流阱504的电压，来将高电平偏置电压512(例如，VCC)与浮动接地信号516(例如，HS_GND)之差保持为不大于预定电压V2。在又一示例中，浮动接地信号516(例如，HS_GND)低于高电平偏置电压512(例如，VCC)。在又一示例中，浮动接地信号516(例如，HS_GND)与浮动接地信号350或浮动接地信号416相同。在又一示例中，高电平偏置电压512(例如，VCC)为10V。在又一示例中，预定电压V2为5V。
根据又一实施例，电阻器520操作来调节高电平偏置电压512(例如，VCC)与浮动接地信号516(例如，HS_GND)之差。例如，晶体管526和528与电阻器508一起操作来吸收电流并且将浮动接地信号516(例如，HS_GND)的大小近似保持在所希望电平。在另一示例中，晶体管510作为电容器操作来阻止高电平偏置电压512(例如，VCC)与浮动接地信号516(例如，HS_GND)之差大幅地改变。在又一示例中，晶体管524操作来减少晶体管526的基极-射极电压对浮动接地信号516(例如，HS_GND)的影响。在又一示例中，电阻器506操作来为二极管522和晶体管526提供直流路径。
根据又一实施例，高电平偏置电压512(例如，VCC)与浮动接地信号516(例如，HS_GND)之差可以基于以下等式来确定：
VCC-VHS_GND＝Ib×R1+Vbk_zener+VBE1-VBE2-VBE3    (等式1)
其中，VCC表示高电平偏置电压512，并且VHS_GND表示浮动接地信号516。另外，Ib表示二极管522的反向击穿电流，Vbk_zener表示二极管522的反向击穿电压，并且R1表示电阻器520的电阻。此外，VBE1表示晶体管524的基极-射极电压，VBE2表示晶体管526的基极-射极电压，并且VBE3表示晶体管528的基极-射极电压。
例如，根据等式1，电阻器520的电阻(例如，R1)可以基于二极管522的某些器件特性(例如，二极管522的反向击穿电压与反向击穿电流的特定关系)而被适当设置为保持高电平偏置电压512与浮动接地信号516之差不大于预定电压V2。在另一示例中，二极管522的反向击穿电压(例如，Vbk_zener)等于6V，晶体管524的基极-射极电压(例如，VBE1)和晶体管526的基极-射极电压(例如，VBE2)都等于它们各自的二极管的正向电压，例如0.65V，并且晶体管528的基极-射极电压(例如，VBE3)等于其自己的二极管的另一正向电压，例如0.8V。根据某些实施例，于是，可以根据等式1确定高电平偏置电压512与浮动接地信号516之差等于5.2V。在另一示例中，电阻器520的电阻(例如，R1)可被适当调节以减小因随机制造误差引起的浮动接地信号516的偏差。
根据又一实施例，晶体管526和528是达林顿连接式P-N-P BJT，并且接收电压信号514(例如，VZ)。例如，晶体管526和528与电阻器508一起操作来形成作为电流阱的射极跟随器。
图6是示出根据本发明另一实施例的用于生成浮动接地信号的浮动接地组件600的简化示图。该示图仅仅是示例，其不应当不当地限制权利要求的范围。本领域技术人员将认识到许多变体、替换和修改。
浮动接地组件600包括基准电压生成器602、电流阱604、两个电阻器606和608以及晶体管610。基准电压生成器602包括电阻器620、二极管622和晶体管624。电流阱604包括晶体管626。例如，浮动接地组件600与作为栅极驱动系统300一部分的浮动接地组件336相同。在另一示例中，浮动接地组件600与浮动接地组件400相同。在又一示例中，二极管622是齐纳二极管。在又一示例中，晶体管624是N-P-N双极结型晶体管(BJT)。在又一示例中，晶体管626是P沟道FET。在又一示例中，晶体管610是P沟道FET。
根据一个实施例，晶体管610的源极和漏极被耦合在一起。例如，电阻器608和晶体管610彼此相耦合。在另一示例中，电阻器608和晶体管610被耦合到电流阱604和基准电压生成器602。在又一示例中，电阻器606被耦合到基准电压生成器602和电流阱604。
根据另一实施例，高电平偏置电压612(例如，VCC)被提供给基准电压生成器602、电阻器608和晶体管610。例如，基准电压生成器602作为响应生成基准电压信号614(例如，VZ)。在另一示例中，电阻器606和电流阱604接收基准电压信号614(例如，VZ)。在又一示例中，电流阱604和电阻器606还接收低电平偏置电压618(例如，GND)。在又一示例中，由浮动接地组件600生成浮动接地信号616(例如，HS_GND)。在又一示例中，可以通过适当调节基准电压信号614(例如，VZ)和电流阱604的电压，来将高电平偏置电压612(例如，VCC)与浮动接地信号616(例如，HS_GND)之差保持为不大于预定电压V3。在又一示例中，浮动接地信号616(例如，HS_GND)低于高电平偏置电压612(例如，VCC)。在又一示例中，浮动接地信号616(例如，HS_GND)与浮动接地信号350或浮动接地信号416相同。在又一示例中，高电平偏置电压612(例如，VCC)为10V。在又一示例中，预定电压V3为5V。
根据又一实施例，电阻器620和晶体管624操作来调节高电平偏置电压612(例如，VCC)与浮动接地信号616(例如，HS_GND)之差。例如，晶体管626与电阻器608一起操作来吸收电流并且将浮动接地信号616(例如，HS_GND)的大小近似保持在所希望电平。在另一示例中，晶体管610作为电容器操作来阻止高电平偏置电压612(例如，VCC)与浮动接地信号616(例如，HS_GND)之差大幅地改变。在又一示例中，晶体管626接收电压信号614(例如，VZ)，并且与电阻器608一起操作来形成作为电流阱的源极跟随器。
图7是示出根据本发明又一实施例的用于生成浮动接地信号的浮动接地组件700的简化示图。该示图仅仅是示例，其不应当不当地限制权利要求的范围。本领域技术人员将认识到许多变体、替换和修改。
浮动接地组件700包括基准电压生成器702、电流阱704、两个电阻器706和708以及电容器710。基准电压生成器702包括电阻器720。电流阱704包括晶体管726。例如，浮动接地组件700与作为栅极驱动系统300一部分的浮动接地组件336相同。在另一示例中，浮动接地组件700与浮动接地组件400相同。在又一示例中，晶体管726是P沟道FET。
根据一个实施例，电阻器708和电容器710并联地彼此相耦合。在另一示例中，电阻器708和电容器710被耦合到电流阱704和基准电压生成器702。在又一示例中，电阻器706被耦合到基准电压生成器702和电流阱704。
根据另一实施例，高电平偏置电压712(例如，VCC)被提供给基准电压生成器702、电阻器708和电容器710。例如，基准电压生成器702作为响应生成基准电压信号714(例如，VREF)。在另一示例中，如果高电平偏置电压712(例如，VCC)的大小恒定，则基准电压信号714(例如，VREF)基于电阻器720与706的分压被生成。在另一示例中，电阻器706和电流阱704接收基准电压信号714(例如，VREF)。在又一示例中，电流阱704和电阻器706还接收低电平偏置电压718(例如，GND)。在又一示例中，由浮动接地组件700生成浮动接地信号716(例如，HS_GND)。在又一示例中，可以通过适当调节基准电压信号714(例如，VREF)和电流阱704的电压，来将高电平偏置电压712(例如，VCC)与浮动接地信号716(例如，HS_GND)之差保持为不大于预定电压V4。在又一示例中，浮动接地信号716(例如，HS_GND)低于高电平偏置电压712(例如，VCC)。在又一示例中，浮动接地信号716(例如，HS_GND)与浮动接地信号350或浮动接地信号416相同。在又一示例中，高电平偏置电压712(例如，VCC)为10V。在又一示例中，预定电压V4为5V。在又一示例中，电阻器720和706的电阻可被调节以输出具有合适大小的浮动接地信号716。在又一示例中，晶体管726接收电压信号714，并且与电阻器708一起操作来形成作为电流阱的源极跟随器。
图8是示出根据本发明另一实施例的用于驱动晶体管的系统800的简化示图。该示图仅仅是示例，其不应当不当地限制权利要求的范围。本领域技术人员将认识到许多变体、替换和修改。
栅极驱动系统800包括栅极驱动器802和晶体管804。栅极驱动器802包括低压侧驱动器806和高压侧驱动器808。低压侧驱动器806包括低压侧驱动组件816和晶体管820。高压侧驱动器808包括两个晶体管812和814、电阻器818、二极管822、开关810和电流阱826。例如，二极管822是齐纳二极管。在另一示例中，晶体管812和814是P沟道FET，并被包括在电流镜电路中。在又一示例中，开关810是N沟道FET。在又一示例中，晶体管820是N沟道FET。在又一示例中，低电平偏置电压828(例如，GND)被提供给低压侧驱动器806。在又一示例中，高电平偏置电压830(例如，VCC)被提供给高压侧驱动器808。在又一示例中，偏置电压830(例如，VCC)为10V。
根据一个实施例，输入信号824(例如，GATE_IN)被提供给低压侧驱动器806和高压侧驱动器808两者。例如，作为响应，栅极驱动器802生成用以驱动晶体管804的输出信号832(例如，GATE_OUT)。在另一示例中，在操作时，低压侧驱动组件816接收输入信号824(例如，GATE_IN)，并且作为响应生成用以驱动晶体管820的信号838。在又一示例中，如果输入信号824(例如，GATE_IN)为逻辑高电平，则信号838为逻辑低电平，并且晶体管820截止。在又一示例中，输入信号824(例如，GATE_IN)被直接提供给低压侧驱动组件816，而不经过开关810。
根据另一实施例，高压侧驱动器808在开关810处接收输入信号824(例如，GATE_IN)。例如，如果输入信号824(例如，GATE_IN)为逻辑高电平，则开关810闭合(例如，导通)。在又一示例中，电流阱826生成流经开关810和晶体管812的电流834。在又一示例中，电流834被晶体管814以预定比率镜像反映，以生成流经晶体管814的电流836。因此，根据某些实施例，输出信号832的大小增大。例如，电流834以及晶体管812和814的物理性质可被适当地调节以控制电流836。在另一示例中，电阻器818和二极管822操作来使得晶体管812和814适当地工作。
根据又一实施例，一种用于驱动晶体管的系统包括浮动电压生成器、第一驱动电路和第二驱动电路。浮动电压生成器被配置为接收第一偏置电压并生成浮动电压，浮动电压生成器还被配置为当第一偏置电压改变时改变浮动电压，并且维持浮动电压的大小比第一偏置电压低第一预定值。第一驱动电路被配置为接收输入信号、第一偏置电压和浮动电压。第二驱动电路被配置为接收输入信号、第二偏置电压和第三偏置电压，第一驱动电路和第二驱动电路被配置为生成用以驱动晶体管的输出信号。另外，第一驱动电路包括第一驱动晶体管，该第一驱动晶体管被配置为接收第一偏置电压和第一栅极信号，该第一栅极信号至少与输入信号、第一偏置电压和浮动电压相关联。第二驱动电路包括第二驱动晶体管，第二驱动晶体管被配置为接收第三偏置电压和第二栅极信号，该第二栅极信号至少与输入信号、第二偏置电压和第三偏置电压相关联。第一驱动晶体管和第二驱动晶体管还被配置为生成输出信号。此外，如果第一栅极信号使第一驱动晶体管导通，则第二栅极信号使第二驱动晶体管截止。如果第一栅极信号使第一驱动晶体管截止，则第二栅极信号使第二驱动晶体管导通。例如，该系统至少根据图3、图4、图5、图6和/或图7来实现。
在一个实施例中，一种用于驱动晶体管的方法包括：接收第一偏置电压，处理与第一偏置电压相关联的信息，并且至少基于与第一偏置电压相关联的信息生成浮动电压。该方法还包括：接收输入信号、第一偏置电压、第二偏置电压、第三偏置电压和浮动电压；处理与输入信号、第一偏置电压、第二偏置电压、第三偏置电压和浮动电压相关联的信息；并且至少基于与输入信号、第一偏置电压、第二偏置电压、第三偏置电压和浮动电压相关联的信息生成用以驱动晶体管的输出信号。另外，用于至少基于与第一偏置电压相关联的信息生成浮动电压的处理包括：当第一偏置电压改变时改变浮动电压；并且维持浮动电压的大小比第一偏置电压低第一预定值。例如，该方法至少根据图3、图4、图5、图6和/或图7来实现。
根据另一实施例，一种用于驱动晶体管的系统包括第一驱动电路和第二驱动电路。第一驱动电路被配置为接收输入信号、第一偏置电压和第二偏置电压，该第一驱动电路包括电流镜电路、开关和电流阱。第二驱动电路被配置为接收输入信号和第二偏置电压，第一驱动电路和第二驱动电路被配置为生成用以驱动晶体管的输出信号。另外，开关被配置为接收输入信号。电流阱被配置为生成第一电流。电流镜电路通过开关被耦合到电流阱，并被配置为基于第一电流生成第二电流。此外，输出信号至少是基于与第二电流相关联的信息生成的。例如，该系统至少根据图8来实现。
根据又一实施例，一种用于驱动晶体管的方法包括：接收输入信号、第一偏置电压和第二偏置电压；处理与输入信号、第一偏置电压和第二偏置电压相关联的信息；并且至少基于与输入信号、第一偏置电压和第二偏置电压相关联的信息生成第一电流。该方法还包括：处理与第一电流相关联的信息；至少基于与第一电流相关联的信息生成第二电流；并且处理与第二电流相关联的信息。另外，该方法包括：至少基于与第二电流相关联的信息生成用以驱动晶体管的输出信号。此外，第二电流的大小与第一电流成比例。例如，该方法至少根据图8来实现。
例如，本发明各个实施例中的一些或所有组件单独地和/或与至少另一组件相组合地是利用一个或多个软件组件、一个或多个硬件组件和/或软件与硬件组件的一种或多种组合来实现的。在另一示例中，本发明各个实施例中的一些或所有组件单独地和/或与至少另一组件相组合地在一个或多个电路中实现，例如在一个或多个模拟电路和/或一个或多个数字电路中实现。在又一示例中，本发明的各个实施例和/或示例可以相组合。
虽然已描述了本发明的具体实施例，然而本领域技术人员将明白，还存在与所述实施例等同的其它实施例。因此，将明白，本发明不受所示具体实施例的限制，而是仅由权利要求的范围来限定。

Claims (31)

1.一种用于驱动晶体管的系统，该系统包括：
浮动电压生成器，被配置为接收第一偏置电压并生成浮动电压，所述浮动电压生成器还被配置为当所述第一偏置电压改变时改变所述浮动电压，并且维持所述浮动电压的大小比所述第一偏置电压低第一预定值；
第一驱动电路，被配置为接收输入信号、所述第一偏置电压和所述浮动电压；
第二驱动电路，被配置为接收所述输入信号、第二偏置电压和第三偏置电压，所述第一驱动电路和所述第二驱动电路被配置为生成用以驱动晶体管的输出信号；
其中：
所述第一驱动电路包括第一驱动晶体管，所述第一驱动晶体管被配置为接收所述第一偏置电压和第一栅极信号，所述第一栅极信号至少与所述输入信号、所述第一偏置电压和所述浮动电压相关联；
所述第二驱动电路包括第二驱动晶体管，所述第二驱动晶体管被配置为接收所述第三偏置电压和第二栅极信号，所述第二栅极信号至少与所述输入信号、所述第二偏置电压和所述第三偏置电压相关联；以及
所述第一驱动晶体管和所述第二驱动晶体管还被配置为生成所述输出信号；
其中：
如果所述第一栅极信号使所述第一驱动晶体管导通，则所述第二栅极信号使所述第二驱动晶体管截止；以及
如果所述第一栅极信号使所述第一驱动晶体管截止，则所述第二栅极信号使所述第二驱动晶体管导通。
2.如权利要求1所述的系统，其中：
所述浮动电压生成器包括基准电压生成器和电流吸收组件；
其中：
所述基准电压生成器被配置为接收所述第一偏置电压并且生成基准电压；以及
所述电流吸收组件被配置为接收所述基准电压并且生成所述浮动电压。
3.如权利要求2所述的系统，其中，所述基准电压生成器还被配置为当所述第一偏置电压改变时改变所述基准电压，并且维持所述基准电压的大小比所述第一偏置电压低第二预定值。
4.如权利要求3所述的系统，其中，所述第二预定值不同于所述第一预定值。
5.如权利要求2所述的系统，其中，所述电流吸收组件还被配置为吸收一个或多个电流。
6.如权利要求2所述的系统，其中：
所述浮动电压生成器还包括第一电阻器、第二电阻器和电容器，所述第一电阻器包括第一电阻器端子和第二电阻器端子，所述第二电阻器包括第三电阻器端子和第四电阻器端子，所述电容器包括第一电容器端子和第二电容器端子；
其中：
所述第一电阻器在所述第一电阻器端子处被耦合到所述基准电压生成器和所述电流吸收组件，并被配置为在所述第二电阻器端子处接收第四偏置电压；
所述第二电阻器在所述第三电阻器端子处被耦合到所述基准电压生成器，并且在所述第四电阻器端子处被耦合到所述电流吸收组件；以及
所述电容器在所述第一电容器端子处被耦合到所述基准电压生成器，并且在所述第二电容器端子处被耦合到所述电流吸收组件。
7.如权利要求6所述的系统，其中，所述电容器包括第一晶体管，所述第一晶体管包括第一晶体管端子、第二晶体管端子和第三晶体管端子，所述第一晶体管端子和所述第二晶体管端子彼此相耦合。
8.如权利要求6所述的系统，其中：
所述基准电压生成器包括电阻器、二极管和第一晶体管，所述电阻器包括第一电阻器端子和第二电阻器端子，所述二极管包括第一二极管端子和第二二极管端子，所述第一晶体管包括第一体管端子、第二晶体管端子和第三晶体管端子；
其中：
所述第一电阻器端子被耦合到所述第一二极管端子；
所述第二二极管端子被耦合到所述第一晶体管端子；以及
所述第二晶体管端子被耦合到所述第一晶体管端子。
9.如权利要求8所述的系统，其中，所述电流吸收组件包括射极跟随器。
10.如权利要求8所述的系统，其中，所述电流吸收组件包括源极跟随器。
11.如权利要求8所述的系统，其中，所述电流吸收组件包括第二晶体管和第三晶体管，所述第二晶体管包括第四晶体管端子、第五晶体管端子和第六晶体管端子，所述第三晶体管包括第七晶体管端子、第八晶体管端子和第九晶体管端子；
其中：
所述第四晶体管端子被耦合到所述第三晶体管端子；
所述第五晶体管端子被耦合到所述第七晶体管端子；以及
所述第六晶体管端子和所述第九晶体管端子被偏置到第四偏置电压。
12.如权利要求11所述的系统，其中，所述第四偏置电压是地电压。
13.如权利要求8所述的系统，其中，所述电流吸收组件包括第二晶体管，所述第二晶体管包括第四晶体管端子、第五晶体管端子和第六晶体管端子；
其中：
所述第四晶体管端子被耦合到所述第三晶体管端子；
所述第六晶体管端子被偏置到第四偏置电压。
14.如权利要求8所述的系统，其中，所述二极管是齐纳二极管。
15.如权利要求2所述的系统，其中：
所述浮动电压生成器还包括第一电阻器，所述第一电阻器包括第一电阻器端子和第二电阻器端子；以及
所述基准电压生成器包括第二电阻器，所述第二电阻器包括第三电阻器端子和第四电阻器端子；
其中：
所述第二电阻器被配置为在所述第三电阻器端子处接收所述第一偏置电压；
所述第四电阻器端子被耦合到所述第一电阻器端子；以及
所述第一电阻器被配置为在所述第二电阻器端子处接收第四偏置电压。
16.如权利要求15所述的系统，其中，所述电流吸收组件包括第一晶体管，所述第一晶体管包括第一晶体管端子、第二晶体管端子和第三晶体管端子；
其中：
所述第一晶体管端子被耦合到所述第一电阻器端子；以及
所述第二晶体管端子被偏置到所述第四偏置电压。
17.如权利要求1所述的系统，其中，所述第一驱动电路和所述第二驱动电路还被配置为将所述输出信号从所述第三偏置电压改变为所述第一偏置电压以及将所述输出信号从所述第一偏置电压改变为所述第三偏置电压。
18.如权利要求1所述的系统，其中，所述第三偏置电压是地电压。
19.如权利要求1所述的系统，其中，所述第一驱动晶体管是P沟道场效应晶体管。
20.如权利要求19所述的系统，其中，所述第二驱动晶体管是N沟道场效应晶体管。
21.如权利要求1所述的系统，其中，所述第一驱动电路包括级联连接的多个反相器。
22.如权利要求1所述的系统，其中，所述第二驱动电路包括级联连接的多个反相器。
23.一种用于驱动晶体管的方法，该方法包括：
接收第一偏置电压；
处理与所述第一偏置电压相关联的信息；
至少基于与所述第一偏置电压相关联的信息生成浮动电压；
接收输入信号、所述第一偏置电压、第二偏置电压、第三偏置电压和所述浮动电压；
处理与所述输入信号、所述第一偏置电压、所述第二偏置电压、所述第三偏置电压和所述浮动电压相关联的信息；
至少基于与所述输入信号、所述第一偏置电压、所述第二偏置电压、所述第三偏置电压和所述浮动电压相关联的信息生成用以驱动晶体管的输出信号；
其中，用于至少基于与所述第一偏置电压相关联的信息生成浮动电压的处理包括：
当所述第一偏置电压改变时改变所述浮动电压；并且
维持所述浮动电压的大小比所述第一偏置电压低第一预定值。
24.一种用于驱动晶体管的系统，该系统包括：
第一驱动电路，被配置为接收输入信号、第一偏置电压和第二偏置电压，所述第一驱动电路包括电流镜电路、开关和电流阱；以及
第二驱动电路，被配置为接收所述输入信号和所述第二偏置电压，所述第一驱动电路和所述第二驱动电路被配置为生成用以驱动晶体管的输出信号；
其中：
所述开关被配置为接收所述输入信号；
所述电流阱被配置为生成第一电流；
所述电流镜电路通过所述开关被耦合到所述电流阱，并被配置为基于所述第一电流生成第二电流；以及
所述输出信号至少是基于与所述第二电流相关联的信息生成的。
25.如权利要求24所述的系统，其中，所述第一驱动电路和所述第二驱动电路还被配置为将所述输出信号从所述第二偏置电压改变为所述第一偏置电压以及将所述输出信号从所述第一偏置电压改变为所述第二偏置电压。
26.如权利要求24所述的系统，其中：
所述电流镜电路包括第一晶体管和第二晶体管；
所述第一晶体管包括第一晶体管端子、第二晶体管端子和第三晶体管端子；
所述第二晶体管包括第四晶体管端子、第五晶体管端子和第六晶体管端子；
所述第一晶体管端子和所述第四晶体管端子被偏置到所述第一偏置电压；
所述第二晶体管端子被耦合到所述第五晶体管端子；以及
所述第二晶体管端子被耦合到所述第三晶体管端子；
其中：
所述第二晶体管被配置为通过以预定比率镜像反映所述第一电流来生成所述第二电流。
27.如权利要求26所述的系统，其中：
所述第一驱动电路还包括电阻器和二极管，是电阻器包括第一电阻器端子和第二电阻器端子，所述二极管包括第一二极管端子和第二二极管端子；
所述第一电阻器端子被耦合到所述第一二极管端子；
所述第二电阻器端子被耦合到所述第二二极管端子；
所述第一电阻器端子被耦合到所述第一晶体管端子；以及
所述第二电阻器端子被耦合到所述第二晶体管端子。
28.如权利要求27所述的系统，其中：
所述第二驱动电路包括第三晶体管，所述第三晶体管包括第七晶体管端子、第八晶体管端子和第九晶体管端子；
所述第七晶体管端子被耦合到所述第六晶体管端子；以及
所述第九晶体管端子被偏置到所述第二偏置电压。
29.如权利要求24所述的系统，其中，所述开关是晶体管。
30.一种用于驱动晶体管的方法，该方法包括：
接收输入信号、第一偏置电压和第二偏置电压；
处理与所述输入信号、所述第一偏置电压和所述第二偏置电压相关联的信息；
至少基于与所述输入信号、所述第一偏置电压和所述第二偏置电压相关联的信息生成第一电流；
处理与所述第一电流相关联的信息；
至少基于与所述第一电流相关联的信息生成第二电流；
处理与所述第二电流相关联的信息；以及
至少基于与所述第二电流相关联的信息生成用以驱动晶体管的输出信号；
其中：
所述第二电流的大小与所述第一电流成比例。
31.如权利要求30所述的方法，其中，用于至少基于与所述第二电流相关联的信息生成用以驱动晶体管的输出信号的处理包括：
将所述输出信号从所述第二偏置电压改变为所述第一偏置电压；以及
将所述输出信号从所述第一偏置电压改变为所述第二偏置电压。
CN201110317087.1A 2011-10-12 2011-10-12 用于驱动具有高阈值电压的晶体管的系统和方法 Active CN103051161B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201110317087.1A CN103051161B (zh) 2011-10-12 2011-10-12 用于驱动具有高阈值电压的晶体管的系统和方法
CN201510823308.0A CN105391282B (zh) 2011-10-12 2011-10-12 用于驱动具有高阈值电压的晶体管的系统和方法
US13/297,085 US8648630B2 (en) 2011-10-12 2011-11-15 Systems and methods for driving transistors with high threshold voltages
TW100143180A TWI485984B (zh) 2011-10-12 2011-11-24 And a system and method for driving a transistor having a high threshold voltage
US14/106,660 US9276571B2 (en) 2011-10-12 2013-12-13 Systems and methods for driving transistors with high threshold voltages

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110317087.1A CN103051161B (zh) 2011-10-12 2011-10-12 用于驱动具有高阈值电压的晶体管的系统和方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201510823308.0A Division CN105391282B (zh) 2011-10-12 2011-10-12 用于驱动具有高阈值电压的晶体管的系统和方法

Publications (2)

Publication Number Publication Date
CN103051161A true CN103051161A (zh) 2013-04-17
CN103051161B CN103051161B (zh) 2016-03-09

Family

ID=48063696

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201110317087.1A Active CN103051161B (zh) 2011-10-12 2011-10-12 用于驱动具有高阈值电压的晶体管的系统和方法
CN201510823308.0A Active CN105391282B (zh) 2011-10-12 2011-10-12 用于驱动具有高阈值电压的晶体管的系统和方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201510823308.0A Active CN105391282B (zh) 2011-10-12 2011-10-12 用于驱动具有高阈值电压的晶体管的系统和方法

Country Status (3)

Country Link
US (2) US8648630B2 (zh)
CN (2) CN103051161B (zh)
TW (1) TWI485984B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105610320A (zh) * 2016-01-15 2016-05-25 中山芯达电子科技有限公司 同相时延升压电路

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103051161B (zh) * 2011-10-12 2016-03-09 昂宝电子（上海）有限公司 用于驱动具有高阈值电压的晶体管的系统和方法
US9111764B2 (en) 2012-07-13 2015-08-18 Infineon Technologies Ag Integrated semiconductor device and a bridge circuit with the integrated semiconductor device
US8836409B1 (en) * 2013-03-11 2014-09-16 Xilinx, Inc. Systems and methods for configuring a switch
CN104124951B (zh) * 2013-04-29 2017-05-17 联发科技（新加坡）私人有限公司 用于驱动晶体管的电路
US8970260B1 (en) * 2013-11-21 2015-03-03 Nxp B.V. Output drivers
US9344088B1 (en) * 2015-04-30 2016-05-17 Freescale Semiconductor, Inc. Driver circuit receiving a regulated pre-driver supply voltage
JP7284582B2 (ja) * 2019-01-04 2023-05-31 株式会社東芝 ゲート制御回路及びトランジスタ駆動回路
US11495960B2 (en) * 2019-03-07 2022-11-08 Rohm Co., Ltd. Semiconductor device
US11429734B2 (en) * 2019-07-22 2022-08-30 Microsoft Technology Licensing, Llc Protection of sensitive data fields in webpages
US11906997B2 (en) * 2021-05-14 2024-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Low-dropout (LDO) voltage regulator including amplifier and decoupling capacitor
US11397445B1 (en) * 2021-09-03 2022-07-26 Crane Electronics, Inc. Radiation tolerant discrete reference for DC-DC converters

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5543740A (en) * 1995-04-10 1996-08-06 Philips Electronics North America Corporation Integrated half-bridge driver circuit
WO2006101139A1 (ja) * 2005-03-23 2006-09-28 Sanken Electric Co., Ltd. レベルシフト回路および電源装置
CN101123842A (zh) * 2006-08-09 2008-02-13 辜正隆 灯管驱动电路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100514433C (zh) * 2006-02-20 2009-07-15 天利半导体（深圳）有限公司 一种驱动电路
KR101330751B1 (ko) * 2007-02-08 2013-11-18 삼성전자주식회사 클래스 ａｂ 출력 스테이지를 갖는 투-스테이지 연산증폭기
US8427225B2 (en) * 2007-10-02 2013-04-23 Mitsubishi Electric Corporation Gate driving circuit
KR101468935B1 (ko) * 2008-01-11 2014-12-04 삼성전자주식회사 선택적 프리차지를 위한 구동 회로
TW201020714A (en) * 2008-11-25 2010-06-01 Grenergy Opto Inc High efficiency output driving circuit and related method
CN103051161B (zh) * 2011-10-12 2016-03-09 昂宝电子（上海）有限公司 用于驱动具有高阈值电压的晶体管的系统和方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5543740A (en) * 1995-04-10 1996-08-06 Philips Electronics North America Corporation Integrated half-bridge driver circuit
WO2006101139A1 (ja) * 2005-03-23 2006-09-28 Sanken Electric Co., Ltd. レベルシフト回路および電源装置
CN101123842A (zh) * 2006-08-09 2008-02-13 辜正隆 灯管驱动电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105610320A (zh) * 2016-01-15 2016-05-25 中山芯达电子科技有限公司 同相时延升压电路

Also Published As

Publication number Publication date
US20130093474A1 (en) 2013-04-18
CN105391282B (zh) 2018-05-18
CN103051161B (zh) 2016-03-09
US8648630B2 (en) 2014-02-11
TW201316685A (zh) 2013-04-16
US9276571B2 (en) 2016-03-01
US20140103970A1 (en) 2014-04-17
TWI485984B (zh) 2015-05-21
CN105391282A (zh) 2016-03-09

Similar Documents

Publication Publication Date Title
CN103051161B (zh) 用于驱动具有高阈值电压的晶体管的系统和方法
US10168363B1 (en) Current sensor with extended voltage range
US8604862B2 (en) Four-quadrant bootstrapped switch circuit
US8384470B2 (en) Internal power supply voltage generation circuit
KR100703098B1 (ko) 전압 검출 회로
CN108958344B (zh) 基体偏压产生电路
EP3103196B1 (en) Buffer circuits and methods
US8129862B2 (en) Scalable highest available voltage selector circuit
US8836380B2 (en) Bootstrap circuit
US9831856B2 (en) Electronic drive circuit and method
US6980194B2 (en) Amplitude conversion circuit for converting signal amplitude
CN108233917B (zh) 电平转换电路
US20120176116A1 (en) Output circuit
US8872549B2 (en) Analog minimum or maximum voltage selector circuit
KR101740397B1 (ko) 고속 입출력 패드를 위한 바이어스 전압 생성 회로
JP2006295322A (ja) レベルシフタ回路
US11196421B2 (en) Logic circuit and circuit chip
US11671094B1 (en) Driver circuit
US11009899B2 (en) Circuit and constant-current drive system having adjustable constant current output
Kumar et al. Bulk Driven Circuits for Low Voltage Applications.
JP6954845B2 (ja) レベルシフト装置、及びｉｃ装置
US20120299634A1 (en) Semiconductor element driving circuit and semiconductor device
US11750098B2 (en) Voltage conversion circuit having self-adaptive mechanism
JP3714260B2 (ja) 半導体集積回路
JP5524717B2 (ja) 整流回路及び該整流回路の制御回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant