CN101414607A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN101414607A
CN101414607A CNA2008101715190A CN200810171519A CN101414607A CN 101414607 A CN101414607 A CN 101414607A CN A2008101715190 A CNA2008101715190 A CN A2008101715190A CN 200810171519 A CN200810171519 A CN 200810171519A CN 101414607 A CN101414607 A CN 101414607A
Authority
CN
China
Prior art keywords
insulating film
gate insulating
conductive membranes
grid conductive
silicide pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008101715190A
Other languages
English (en)
Inventor
文敬美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu Electronics Co Ltd filed Critical Dongbu Electronics Co Ltd
Publication of CN101414607A publication Critical patent/CN101414607A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0802—Resistors only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明披露了一种半导体器件及其制造方法。该半导体器件包括具有有源区和限定了有源区的器件隔离区的半导体衬底，以及形成于有源区上方的电阻串。

Description

半导体器件及其制造方法
本申请基于35 U.S.C119要求第10-2007-0105445号(于2007年10月19日递交)韩国专利申请的优先权，其全部内容结合于此作为参考。
技术领域
本发明涉及一种半导体器件及其制造方法，更具体地，涉及一种半导体器件及其制造方法，该半导体器件及其制造方法可以防止由液晶显示器(LCD)驱动集成电路(IC)(在下文中称为“LDI”)所引起的块模糊现象(block dim phenomenon)。
背景技术
通常，由于使用电场来调节非传导性的各向异性液晶体
(dielectric anisotropic liquid crystals)的光透射率(transmittance)，所以液晶显示器适合于显示图像。为此，这种液晶显示器包括其中液晶单元排列成矩阵的液晶显示器面板，和用来驱动液晶显示器面板的驱动电路。当根据像素信号调节液晶单元的光透射率时，液晶显示器面板显示图像。驱动电路包括用来驱动液晶显示器面板的栅极线的栅极驱动器、用来驱动数据线的数据驱动器、用来施加时序控制信号和像素数据至栅极驱动器和数据驱动器两者的时序控制器、以及用来提供电源电压的电源。以芯片的形式来制造液晶显示器的数据驱动器和栅极驱动器，在芯片中集成了多个分离的集成电路。每个集成的LCD驱动IC(LDI)都以自动载带焊接(tapeautomated bonding)(TAB)的方式或以玻璃上覆芯片(chip-on-glass)(COG)方式设置在液晶显示器面板上和/或上方。
多个LDI芯片具有不同的特性，因此，在显示面板上出现引起灰度差异(differential gray level)的块模糊现象。这种块模糊现象是由LDI内的电阻串块(resistor string blocks)的输出电压差(outputvoltage difference)引起的。依次地，因为由于场氧化膜(field oxidefilm)的厚度偏差和凹陷现象(dishing phenomenon)引起对栅极传导膜(gate conductive film)和硅化物反阻挡(silicide anti-block)(SAB)层的临界尺寸(CD)进行控制变得困难，所以引起了这种电阻串块的输出电压差。
发明内容
本发明实施例涉及一种半导体器件及其制造方法，该方法防止了由液晶显示器(LCD)驱动集成电路(IC)(LDI)引起的块模糊现象。
本发明实施例涉及一种半导体器件，该半导体器件可以包括下列中的至少一个：半导体衬底，该半导体衬底具有有源区和限定有源区的器件隔离区；以及形成于有源区上和/或上方的电阻串(resistor string)。根据本发明实施例，电阻串可以包括下列中的至少一个：形成于半导体衬底上和/或上方的栅极绝缘膜；在有源区上方的栅极绝缘膜上和/或上方形成的栅极传导膜；形成于栅极传导膜的部分区域上和/或上方的硅化物图样；覆盖硅化物图样和栅极传导膜的层间绝缘膜；以及置于层间绝缘膜上和/或上方并且与硅化物图样形成接触的金属图样层。根据本发明实施例，栅极绝缘膜可以是高电压栅极绝缘膜，而层间绝缘膜可以由磷硅酸盐玻璃(PSG)和硼磷硅酸盐玻璃(BPSG)中的一种制成。
本发明实施例涉及一种装置，该装置可以包括下列中的至少一个：具有有源区的半导体衬底；在有源区中的半导体衬底上方形成的栅极绝缘膜；在有源区中的栅极绝缘膜上方形成的栅极传导膜；在有源区中的栅极传导膜上方形成的硅化物图样；形成于硅化物图样、栅极传导膜和栅极绝缘膜上方并且与硅化物图样、栅极传导膜和栅极绝缘膜接触的层间绝缘膜；多个接触孔(contact holes)，该多个接触孔被形成贯穿层间绝缘膜以暴露每个硅化物图样的最上表面的多个部分；以及金属图样层，该金属图样层具有形成于层间绝缘膜上方的第一部分和填充接触孔以接触硅化物图样的第二部分。
本发明实施例涉及一种用于制造半导体器件的方法，该方法可以包括下列步骤中的至少之一：设置半导体衬底，该半导体衬底具有有源区和限定有源区的器件隔离区；在半导体衬底上和/或上方形成栅极绝缘膜；在有源区上方的栅极绝缘膜上和/或上方形成栅极传导膜；在栅极传导膜上和/或上方形成光刻胶图样；在光刻胶图样的空置间隔(empty space)中的栅极传导膜上和/或上方形成硅化物图样；去除光刻胶图样；形成覆盖硅化物图样和栅极传导膜的层间绝缘膜；在层间绝缘膜中形成接触孔以暴露硅化物图样；以及然后形成金属图样层，该金属图样层与硅化物图样形成接触。
本发明实施例涉及一种用于制造半导体器件的方法，该方法可以包括下列步骤中的至少之一：在半导体衬底中限定有源区；在有源区中形成栅极绝缘膜；在有源区中的栅极绝缘膜上方形成栅极传导膜；在栅极传导膜上方形成隔离开的光刻胶图样；在光刻胶图样之间的间隔中的栅极传导膜上方形成硅化物图样；去除光刻胶图样；在硅化物图样和栅极传导膜上方形成层间绝缘膜；在层间绝缘膜中形成接触孔以暴露部分硅化物图样；以及然后在层间绝缘膜上方形成金属图样层，并且该金属图样层填充接触孔以接触硅化物图样所暴露的部分。
附图说明
实例图1A至图1H示出了用于制造根据本发明实施例的半导体器件的方法。
具体实施方式
现在将详细参照本发明实施例，在附图中示出了实施例的实例。在任何可能的地方，在整个附图中使用相同的参考标号以表示相同或相似的部件。
如实例图1A所示，根据本发明实施例，半导体衬底100被设置具有有源区10和限定有源区10的器件隔离区20。在根据本发明实施例的半导体器件中，在有源区10中形成电阻串。可以通过在半导体衬底100上和/或上方顺序地形成衬垫氧化膜、衬垫氮化膜和正硅酸乙酯(tetra ethyl ortho silicate)(TEOS)氧化膜来形成器件隔离膜12。然后在TEOS氧化膜上和/或上方形成感光膜。接下来，使用掩膜通过曝光和显影工艺来图样化感光膜以从而形成限定有源区10的器件隔离区20。通过该图样化，去除了器件隔离区20中的感光膜。然后，使用被图样化的感光膜作为掩膜来选择性地去除器件隔离区20的部分衬垫氧化膜、衬垫氮化膜和TEOS氧化膜。
随后，使用被图样化的衬垫氧化膜、衬垫氮化膜和TEOS氧化膜作为蚀刻掩膜来蚀刻器件隔离区20中的半导体衬底100至预定深度，从而在衬底100中形成沟槽。在蚀刻完成之后，去除全部感光膜。然后在包括沟槽的衬底100的整个表面上和/或上方薄薄地形成由氧化物材料组成的牺牲膜(sacrificial film)。可以通过在衬底100上和/或上方沉积O3-TEOS膜并且填充沟槽来形成牺牲膜。在沟槽的内壁上形成牺牲膜。可以在大约1000℃或更高的温度下实施形成用作牺牲氧化膜的O3-TEOS膜。其后，半导体衬底100的整个表面遭受到化学机械抛光(chemical mechanical polishing)(CMP)工艺来去除除了填充沟槽的那部分O3-TEOS膜以外的部分O3-TEOS膜。从而，在沟槽中形成器件隔离膜12。然后，去除衬垫氧化膜、衬垫氮化膜和TEOS氧化膜的残留部分。
如实例图1B所示，在半导体衬底100的整个结构上实施清洁工艺(cleaning process)之后，在包括器件隔离膜12的半导体衬底100上和/或上方形成栅极绝缘膜14。如果将偏置电压(bias voltage)施加至有源区10中的电阻串，可能引起栅极绝缘膜14的击穿(breakdown)。因此，栅极绝缘膜14优选为具有厚度在大约200 
Figure A200810171514D0006185328QIETU
到300 
Figure A200810171514D0006185328QIETU
之间或更大范围内的高电压栅极绝缘膜。
如实例图1C所示，在有源区10中的层间绝缘膜14上和/或上方形成栅极传导膜16。栅极传导膜16可以由多晶硅、钨(W)、氮化钨(WN)、硅化钨(tungsten silicide)(WSix)以及其化合物(combination)中的任意一种组成。
如实例图1D所示，在用光刻胶涂覆栅极传导膜16的整个表面之后，通过曝光和显影工艺图样化光刻胶，从而在栅极传导膜16上和/或上方形成多个光刻胶图样18，其中多个光刻胶图样18被隔离开地形成。光刻胶图样18被设置用来形成后来的硅化物图样。
如实例图1E所示，在光刻胶图样18之间的间隔中的栅极传导膜16上和/或上方形成硅化物图样22。特别地，可以通过在栅极传导膜16上和/或上方沉积金属材料并且然后在所沉积的金属材料上实施退火处理来形成硅化物图样22。在形成硅化物图样22中使用的金属材料可以是可硅化(silicidable)材料，该可硅化材料能够通过与栅极传导膜16发生反应来形成硅化物层。金属材料可以是钛(Ti)、钽(Ta)、镍(Ni)和钴(Co)中的任意一种。
如实例图1F所示，去除光刻胶图样18并且在栅极传导膜16、硅化物图样22和栅极绝缘膜14上和/或上方形成层间绝缘膜24。形成层间绝缘膜24以覆盖栅极传导膜16和硅化物图样22。层间绝缘膜24可以由磷硅酸盐玻璃(PSG)和硼磷硅酸盐玻璃(BPSG)中的一种组成。
如实例图1G所示，使用光刻工艺来选择性地蚀刻层间绝缘膜24以形成多个接触孔26，这些接触孔贯穿层间绝缘膜24以暴露部分硅化物图样22。可以选择性地蚀刻层间绝缘膜24以形成一对接触孔26，这对接触孔贯穿层间绝缘膜24以暴露硅化物图样22的两个区域和/或部分。
如实例图1H所示，然后金属膜形成在层间绝缘膜24上和/或上方并填充接触孔26。通过图样化金属膜来形成采用金属图样层28形式的电阻串，以便金属图样层28在由接触孔26暴露的两个区域和/或部分(regions)处直接接触硅化物图样22。通过与硅化物图样22发生接触的金属图样层28来输出电阻串的电压。相比于电阻串形成于器件隔离区上和/或上方的情况，形成于有源区10上和/或上方的电阻串具有更平坦的表面。所以，实现了加强对临界尺寸(CD)偏差的控制。因此，引起了LDIs的输出电压偏差减小，从而防止了块模糊现象。
从上所述清楚的知道，根据本发明实施例的半导体器件及其制造方法可以减小栅极传导膜和SAB的临界尺寸(CD)偏差，借此，可以防止由LDIs的输出电压偏差引起的块模糊现象的发生。
尽管本文中描述了多个实施例，但是应该理解，本领域技术人员可以想到多种其他修改和实施例，他们都将落入本公开的原则的精神和范围内。更特别地，在本公开、附图、以及所附权利要求的范围内，可以在主题结合排列的排列方式和/或组成部分方面进行各种修改和改变。除了组成部分和/或排列方面的修改和改变以外，可选的使用对本领域技术人员来说也是显而易见的。

Claims (20)

1.一种半导体器件，包括：
半导体衬底，具有限定有源区的器件隔离区；以及
电阻串，形成于所述有源区上方。
2.根据权利要求1所述的半导体器件，其中，所述电阻串包括：
栅极绝缘膜，形成于所述半导体衬底上方；
栅极传导膜，形成于所述有源区中的所述栅极绝缘膜上方；
硅化物图样，形成于部分所述栅极传导膜上方；
层间绝缘膜，形成于所述硅化物图样和所述栅极传导膜上方；以及
金属图样层，形成于所述层间绝缘膜上方并且接触所述硅化物图样。
3.根据权利要求2所述的半导体器件，其中，所述栅极绝缘膜包括高电压栅极绝缘膜。
4.根据权利要求2所述的半导体器件，其中，所述层间绝缘膜包括磷硅酸盐玻璃(PSG)和硼磷硅酸盐玻璃(BPSG)中的一种。
5.根据权利要求2所述的半导体器件，其中，所述栅极绝缘膜具有在大约
Figure A200810171519C00021
到
Figure A200810171519C00022
之间范围内的厚度。
6.根据权利要求2所述的半导体器件，其中，所述栅极传导膜包括多晶硅、钨(W)、氮化钨(WN)、硅化钨(WSix)及其化合物中的至少一种。
7.根据权利要求2所述的半导体器件，其中，所述硅化物图样包括钛(Ti)、钽(Ta)、镍(Ni)和钴(Co)中的至少一种。
8.根据权利要求2所述的半导体器件，进一步包括：
一对接触孔，贯穿所述层间绝缘层来暴露部分所述硅化物图样，其中，所述金属图样层形成在所述接触孔中。
9.根据权利要求2所述的半导体器件，其中，通过与所述硅化物图样发生接触的所述金属图样层来输出所述电阻串的电压。
10.一种用于制造半导体器件的方法，包括：
在半导体衬底中限定有源区；
在所述有源区中形成栅极绝缘膜；
在所述有源区中的所述栅极绝缘膜上方形成栅极传导膜；
在所述栅极传导膜上方形成隔离开的光刻胶图样；
在所述光刻胶图样之间的所述间隔中的所述栅极传导膜上方形成硅化物图样；
去除所述光刻胶图样；
在所述硅化物图样和所述栅极传导膜上方形成层间绝缘膜；
在所述层间绝缘膜中形成接触孔以暴露部分所述硅化物图样；以及然后
在所述层间绝缘膜上方形成金属图样层，并且所述金属图样层填充所述接触孔以接触所述硅化物图样的所述暴露部分。
11.根据权利要求10所述的方法，其中，所述栅极绝缘膜包括高电压栅极绝缘膜。
12.根据权利要求10所述的方法，其中，所述层间绝缘膜包括磷硅酸盐玻璃(PSG)和硼磷硅酸盐玻璃(BPSG)中的一种。
13.根据权利要求10所述的方法，其中，所述栅极绝缘膜具有在大约
Figure A200810171519C00041
到
Figure A200810171519C00042
之间范围内的厚度。
14.根据权利要求10所述的方法，其中，所述栅极传导膜包括多晶硅、钨(W)、氮化钨(WN)、硅化钨(WSix)及其化合物中的至少一种。
15.根据权利要求10所述的方法，其中，所述硅化物图样包括钛(Ti)、钽(Ta)、镍(Ni)和钴(Co)中的至少一种。
16.一种装置，包括：
半导体衬底，所述半导体衬底具有有源区；
栅极绝缘膜，形成于所述有源区中的所述半导体衬底上方；
栅极传导膜，形成于所述有源区中的所述栅极绝缘膜上方；
硅化物图样，形成于所述有源区中的所述栅极传导膜上方；
层间绝缘膜，形成于所述硅化物图样、所述栅极传导膜和所述栅极绝缘膜上方并与所述硅化物图样、所述栅极传导膜和所述栅极绝缘膜接触；
多个接触孔，被形成贯穿所述层间绝缘膜以暴露每个所述硅化物图样的最上表面的多个部分；以及
金属图样层，形成于所述层间绝缘膜上方，并且所述金属图样层还填充所述接触孔以接触所述硅化物图样的所述暴露部分。
17.根据权利要求16所述的装置，其中，所述栅极绝缘膜包括高电压栅极绝缘膜。
18.根据权利要求16所述的装置，其中，所述栅极绝缘膜具有在大约
Figure A200810171519C00051
到之间范围内的厚度。
19.根据权利要求16所述的装置，其中，所述栅极传导膜包括多晶硅、钨(W)、氮化钨(WN)、硅化钨(WSix)及其化合物中的至少一种。
20.根据权利要求16所述的装置，其中，所述硅化物图样包括钛(Ti)、钽(Ta)、镍(Ni)和钴(Co)中的至少一种。
CNA2008101715190A 2007-10-19 2008-10-17 半导体器件及其制造方法 Pending CN101414607A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070105445 2007-10-19
KR1020070105445A KR100928504B1 (ko) 2007-10-19 2007-10-19 반도체 소자 및 반도체 소자의 제조방법

Publications (1)

Publication Number Publication Date
CN101414607A true CN101414607A (zh) 2009-04-22

Family

ID=40562620

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008101715190A Pending CN101414607A (zh) 2007-10-19 2008-10-17 半导体器件及其制造方法

Country Status (4)

Country Link
US (1) US20090101994A1 (zh)
KR (1) KR100928504B1 (zh)
CN (1) CN101414607A (zh)
TW (1) TW200919736A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103779199A (zh) * 2012-10-26 2014-05-07 上海华虹宏力半导体制造有限公司 金属硅化钨栅极工艺中多晶硅电阻的制造方法
WO2024032134A1 (zh) * 2022-08-11 2024-02-15 华为技术有限公司 芯片及其制备方法、电子设备

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112009005017T5 (de) * 2009-06-29 2012-07-26 Fujitsu Limited Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
JP2012248814A (ja) * 2011-05-31 2012-12-13 Toshiba Corp 半導体装置およびその製造方法
US8648425B2 (en) * 2011-06-28 2014-02-11 Taiwan Semiconductor Manufacturing Company, Ltd. Resistors formed based on metal-oxide-semiconductor structures

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4044371A (en) * 1976-09-29 1977-08-23 Honeywell Inc. Plurality of precise temperature resistors formed in monolithic integrated circuits
US7183600B2 (en) * 2003-06-03 2007-02-27 Samsung Electronics Co., Ltd. Semiconductor device with trench gate type transistor and method of manufacturing the same
JP2005109389A (ja) * 2003-10-02 2005-04-21 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US7078259B2 (en) * 2004-01-08 2006-07-18 International Business Machines Corporation Method for integrating thermistor
US7271431B2 (en) * 2004-06-25 2007-09-18 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit structure and method of fabrication
KR100642758B1 (ko) * 2004-07-08 2006-11-10 삼성전자주식회사 공정 변화에 독립적이고 균일한 저항값을 가지는저항소자, 이를 포함하는 반도체 집적 회로 장치 및이들의 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103779199A (zh) * 2012-10-26 2014-05-07 上海华虹宏力半导体制造有限公司 金属硅化钨栅极工艺中多晶硅电阻的制造方法
CN103779199B (zh) * 2012-10-26 2016-10-19 上海华虹宏力半导体制造有限公司 金属硅化钨栅极工艺中多晶硅电阻的制造方法
WO2024032134A1 (zh) * 2022-08-11 2024-02-15 华为技术有限公司 芯片及其制备方法、电子设备

Also Published As

Publication number Publication date
KR20090039937A (ko) 2009-04-23
KR100928504B1 (ko) 2009-11-26
TW200919736A (en) 2009-05-01
US20090101994A1 (en) 2009-04-23

Similar Documents

Publication Publication Date Title
KR100737336B1 (ko) 반도체 장치 및 그 제조방법
US7393737B2 (en) Semiconductor device and a method of manufacturing the same
CN100423178C (zh) 集成驱动器工艺流程
KR100630768B1 (ko) 캡핑층을 구비한 얼라인먼트 키 형성방법 및 이를 이용한반도체 장치의 제조방법
CN101414607A (zh) 半导体器件及其制造方法
JP5040222B2 (ja) 表示装置
US8569147B2 (en) Semiconductor device and manufacturing method thereof
JP3786413B2 (ja) 半導体素子の形成方法
KR100506768B1 (ko) 반도체 장치 및 그 제조 방법
US20050082537A1 (en) Semiconductor device and method for manufacturing the same
JP4512600B2 (ja) ピクセル構造の製造方法
KR100544115B1 (ko) 박막트랜지스터 제조방법
JPH09260647A (ja) 半導体装置およびその製造方法
KR100580825B1 (ko) 액티브 메트릭스 기판 제조방법 및 이에 의해 제조되는 게이트
KR101190072B1 (ko) 액정표시소자의 제조방법
JP2007149801A (ja) 抵抗素子とその製造方法
JP4599603B2 (ja) トランジスタの製造方法
JP4648673B2 (ja) 半導体装置の製造方法、半導体装置
CN117178360A (zh) 包括金属-绝缘体-金属(mim)电容器模块和薄膜电阻器(tfr)模块的集成电路结构
KR100731081B1 (ko) 패시베이션 형성 방법
JP2006080244A (ja) 半導体装置およびその製造方法
JPH06177126A (ja) 薄膜積層体の形成方法
JPH11111995A (ja) 表示装置の製造方法
KR100587056B1 (ko) 반도체소자의 콘택홀 형성방법
JPH06342171A (ja) アクティブマトリクス基板とその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20090422