CN103779199B - 金属硅化钨栅极工艺中多晶硅电阻的制造方法 - Google Patents

金属硅化钨栅极工艺中多晶硅电阻的制造方法 Download PDF

Info

Publication number
CN103779199B
CN103779199B CN201210415064.9A CN201210415064A CN103779199B CN 103779199 B CN103779199 B CN 103779199B CN 201210415064 A CN201210415064 A CN 201210415064A CN 103779199 B CN103779199 B CN 103779199B
Authority
CN
China
Prior art keywords
polysilicon
resistance
layer
polysilicon resistance
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210415064.9A
Other languages
English (en)
Other versions
CN103779199A (zh
Inventor
陈瑜
赵阶喜
罗啸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201210415064.9A priority Critical patent/CN103779199B/zh
Publication of CN103779199A publication Critical patent/CN103779199A/zh
Application granted granted Critical
Publication of CN103779199B publication Critical patent/CN103779199B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors

Abstract

本发明公开了一种金属硅化钨栅极工艺中多晶硅电阻的制造方法，包括步骤：生长多晶硅层；进行全面的第一次离子注入，使多晶硅层的电阻值为后续形成的多晶硅电阻的电阻值；采用第二次离子注入工艺对栅极多晶硅的形成区域的多晶硅层进行掺杂；在多晶硅层表面形成层氧化层；采用光刻刻蚀工艺将多晶硅电阻的形成区域外的所述氧化层去除；生长金属硅化钨；采用光刻工艺用光刻胶同时定义出栅极和多晶硅电阻的接触端的形成区域；以光刻胶为掩模依次对金属硅化钨和多晶硅层进行刻蚀同时形成栅极、多晶硅电阻和接触端；形成金属接触孔。本发明能降低多晶硅电阻的接触孔电阻、提高多晶硅电阻的面内均匀性以及提高多晶硅电阻精度。

Description

金属硅化钨栅极工艺中多晶硅电阻的制造方法
技术领域
本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种金属硅化钨栅极工艺中多晶硅电阻的制造方法。
背景技术
在多晶硅化物(polycide)的工艺中，一般使用多晶硅上生长金属硅化钨(WSi)作为MOS器件如LDMOS(横向扩散金属氧化物半导体)器件的栅极。多晶硅化物(polycide)如金属硅化钨栅极的工艺中，高阻值的多晶硅电阻(HRP)是很必须的可选工艺，部分工艺中栅极的多晶硅和多晶硅电阻的多晶硅是同时淀积形成的。如图1所示，是现有金属硅化钨栅极工艺中多晶硅电阻的制造方法中形成的多晶硅电阻的剖面示意图；先是在半导体衬底如硅衬底101上形成场氧层102，由场氧102隔离出有源区，场氧102可以浅沟槽隔离场氧或局部场氧化层；之后在硅衬底101上淀积多晶硅；然后在淀积的多晶硅上生长一层氧化层如氧化硅层；通过多晶硅电阻的光罩定义出多晶硅电阻的区域，多晶硅电阻的区域的氧化层保留、多晶硅电阻的区域外的氧化层去除；然后在多晶硅电阻外部的多晶硅上形成金属硅化钨。之后对，金属硅化钨和多晶硅进行光刻刻蚀形成栅极结构和多晶硅电阻103a，栅极由栅极多晶硅103b和金属硅化钨104组成；其中，进行光刻工艺定义栅极结构和多晶硅电阻的区域时，多晶硅电阻区域的全部打开即多晶硅电阻区域的光刻胶全部去除、该区域只用氧化层定义，这样在进行金属硅化钨刻蚀时，多晶硅电阻区域上的金属硅化钨全部被刻蚀掉；而在进行多晶硅时，由于有氧化层的保护，多晶硅电阻区域的多晶硅未被刻蚀，从而形成多晶硅电阻103a。之后，形成金属接触孔105，金属接触孔105由填充于接触孔内的金属组成，多晶硅电阻103a的两端分别形成有金属接触孔105、用以引出多晶硅电阻103a的两个电极。
如图2所示，是现有金属硅化钨栅极工艺中多晶硅电阻的制造方法中形成的多晶硅电阻的俯视面示意图；多晶硅电阻103a的有效长度L为多晶硅电阻103a两端的两个金属接触孔105之间的距离，有效长度L并不是由氧化层所定义的长度；多晶硅电阻103a的有效宽度W为氧化层所定义的宽度。
在多晶硅电阻工艺中，一般要求多晶硅电阻的阻值高，精度高，为了实现高精度的需求，设计上一般需要要求多晶硅电阻的最小宽度比栅极结构中的栅极多晶硅的最小宽度也即关键尺寸(CD)要大约10倍左右。多晶硅电阻的长度一般设置为使多晶硅电阻在1个方块电阻以上即多晶硅电阻的长度为宽度的一倍以上。上述结构的多晶硅电阻的接触孔电阻为接触孔中的金属和多晶硅的金半接触电阻。电阻阻值较大，面内波动也较大，有些工艺中的波动达2～3个方块电阻。在多晶硅电阻方块数较高时，几十到数百以上时，接触孔电阻对整体电阻的影响基本可忽略。但是，当多晶硅电阻较小时(如数个方块电阻)，接触孔电阻的波动所占比重较大，严重影响了该电阻的精度，限制了该类型多晶硅电阻的应用范围。
发明内容
本发明所要解决的技术问题是提供一种金属硅化钨栅极工艺中多晶硅电阻的制造方法，能降低多晶硅电阻的接触孔电阻、提高多晶硅电阻的面内均匀性以及提高多晶硅电阻精度。
为解决上述技术问题，本发明提供的金属硅化钨栅极工艺中多晶硅电阻的制造方法包括如下步骤：
步骤一、在半导体衬底上生长一层多晶硅层。
步骤二、在所述半导体衬底的正面进行全面的第一次离子注入，该第一次离子注入将离子注入到所述多晶硅层中并调节所述多晶硅层的电阻，使所述多晶硅层的电阻值为后续形成的多晶硅电阻的电阻值。
步骤三、所述第一次离子注入之后，采用光刻工艺定义出栅极多晶硅的形成区域，并采用第二次离子注入工艺对栅极多晶硅的形成区域的多晶硅层进行掺杂。
步骤四、所述第二次离子注入之后，在所述多晶硅层表面形成层氧化层。
步骤五、采用光刻工艺定义出所述多晶硅电阻的形成区域，采用刻蚀工艺将所述多晶硅电阻的形成区域外的所述氧化层去除、所述多晶硅电阻的形成区域的所述氧化层保留。
步骤六、在所述半导体衬底的正面生长金属硅化钨，所述金属硅化钨位于所述氧化层以及所述氧化层外部的所述多晶硅层的表面上。
步骤七、采用光刻工艺用光刻胶同时定义出栅极和所述多晶硅电阻的接触端的形成区域；每个所述多晶硅电阻的长度方向的两端都分别要形成一个所述接触端，在俯视面上，所述接触端的宽度小于所述多晶硅电阻的宽度、且所述接触端的一端交叠于所对应的所述多晶硅电阻的端部正上方，所述接触端的交叠端的宽度边延伸到所对应端的所述多晶硅电阻的宽度边内侧，所述接触端的两条长度边要求位于所述多晶硅电阻的两条长度边内侧。
步骤八、以所述光刻胶为掩模依次对所述金属硅化钨和所述多晶硅层进行刻蚀同时形成所述栅极、所述多晶硅电阻和所述接触端，刻蚀所述多晶硅层时所述多晶硅电阻区域的所述多晶硅层被所述氧化层阻挡而不并刻蚀。
步骤九、形成金属接触孔，各所述多晶硅电阻两端的所述接触端都分别和一个金属接触孔相接触并引出所述多晶硅电阻两端的电极。
进一步的改进是，步骤三中所述栅极多晶硅分为P型栅极多晶硅和N型栅极多晶硅，所述P型栅极多晶硅和所述N型栅极多晶硅的光刻工艺以及第二次离子注入工艺分开进行，所述P型栅极多晶硅的第二次离子注入的杂质为P型杂质，所述N型栅极多晶硅的第二次离子注入的杂质为N型杂质。
进一步的改进是，步骤五中所定义出的所述多晶硅电阻的最小宽度为步骤七中所述栅极图形的关键尺寸的2倍以上；所述多晶硅电阻的长度为所述多晶硅电阻的宽度的1倍以上。
进一步的改进是，步骤七中所述接触端的交叠端的宽度边和所对应端的所述多晶硅电阻的宽度边的距离为所述栅极图形的关键尺寸，所述接触端的两条长度边和所对应端的所述述多晶硅电阻的长度边的距离为所述栅极图形的关键尺寸。
本发明方法通过在栅极结构的光刻刻蚀时，在多晶硅电阻的两端也分别形成由多晶硅层加金属硅化钨组成的接触端，仅步骤金属对栅极结构的光刻时的版图结构进行改变就能实现，并不会增加工艺的复杂度和成本。接触端上形成金属接触孔后，金属接触孔的金属是直接和金属硅化钨接触，相比于现有工艺中接触孔的金属直接和较低掺杂的多晶硅接触的情形，本发明方法能够降低多晶硅电阻的接触孔电阻，能够使多晶硅电阻的阻值在同一半导体衬底面内的波动以及不同批次生产的产品间的波动降低，从而能提高多晶硅电阻阻值的面内均匀性，并能够大大提高多晶硅电阻精度。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有金属硅化钨栅极工艺中多晶硅电阻的制造方法中形成的多晶硅电阻的剖面示意图；
图2是现有金属硅化钨栅极工艺中多晶硅电阻的制造方法中形成的多晶硅电阻的俯视面示意图；
图3是本发明实施例金属硅化钨栅极工艺中多晶硅电阻的制造方法的流程图；
图4A-图4E是本发明实施例方法的各步骤中器件的剖面示意图；
图5是本发明实施例方法形成的多晶硅电阻的俯视面示意图；
图6是本发明实施例方法过程中长度偏移形成的多晶硅电阻的俯视面示意图；
图7是本发明实施例方法过程中宽度偏移形成的多晶硅电阻的俯视面示意图。
具体实施方式
如图3所示，是本发明实施例金属硅化钨栅极工艺中多晶硅电阻的制造方法的流程图；如图4A至图4E所示，是本发明实施例方法的各步骤中器件的剖面示意图。本发明实施例金属硅化钨栅极工艺中多晶硅电阻的制造方法包括如下步骤：
步骤一、如图4A所示，在半导体衬底如硅衬底1形成场氧层2，场氧层2能为浅沟槽隔离氧化层或局部场氧化层，由场氧层2隔离出有源区。在半导体衬底1上生长一层多晶硅层3。
步骤二、如图4A所示，在所述半导体衬底1的正面进行全面的第一次离子注入，该第一次离子注入将离子注入到所述多晶硅层3中并调节所述多晶硅层3的电阻，使所述多晶硅层3的电阻值为后续形成的多晶硅电阻3b的电阻值。
步骤三、如图4A所示，所述第一次离子注入之后，采用光刻工艺定义出栅极多晶硅的形成区域，并采用第二次离子注入工艺对栅极多晶硅的形成区域的多晶硅层进行掺杂。所述栅极多晶硅分为P型栅极多晶硅和N型栅极多晶硅，所述P型栅极多晶硅和所述N型栅极多晶硅的光刻工艺以及第二次离子注入工艺分开进行，所述P型栅极多晶硅的第二次离子注入的杂质为P型杂质，所述N型栅极多晶硅的第二次离子注入的杂质为N型杂质。具体能为：先采用光刻工艺定义出P型栅极多晶硅的区域，在所述半导体衬底1的正面进行第二次P型离子注入将P型杂质注入到P型栅极多晶硅的区域的所述多晶硅层中，再采用光刻工艺定义出N型栅极多晶硅的区域，在所述半导体衬底1的正面进行第二次N型离子注入将N型杂质注入到N型栅极多晶硅的区域的所述多晶硅层中；或者，先采用光刻工艺定义出N型栅极多晶硅的区域，在所述半导体衬底1的正面进行第二次N型离子注入将N型杂质注入到N型栅极多晶硅的区域的所述多晶硅层中，再采用光刻工艺定义出P型栅极多晶硅的区域，在所述半导体衬底1的正面进行第二次P型离子注入将P型杂质注入到P型栅极多晶硅的区域的所述多晶硅层中。
步骤四、如图4B所示，所述第二次离子注入之后，在所述多晶硅层3表面形成层氧化层如氧化硅层4。
步骤五、如图4B所示，采用光刻工艺定义出所述多晶硅电阻3b的形成区域，采用刻蚀工艺将所述多晶硅电阻3b的形成区域外的所述氧化层4去除、所述多晶硅电阻的形成区域的所述氧化层4保留。所定义出的所述多晶硅电阻3b的最小宽度为步骤七中所述栅极图形的关键尺寸的2倍以上，具体倍数可以根据不同的工艺进行相应的调整；所述多晶硅电阻3b的长度为所述多晶硅电阻3b的宽度的1倍以上。
步骤六、如图4B所示，在所述半导体衬底1的正面生长金属硅化钨5，所述金属硅化钨5位于所述氧化层4以及所述氧化层4外部的所述多晶硅层3的表面上。
步骤七、如图4C所示，采用光刻工艺用光刻胶同时定义出栅极和所述多晶硅电阻3b的接触端的形成区域。每个所述多晶硅电阻3b的长度方向的两端都分别要形成一个所述接触端，如图5所示，为本发明实施例方法形成的多晶硅电阻的俯视面示意图在俯视面上，所述接触端的宽度即最后形成的所述接触端的金属硅化钨5b的宽度小于所述多晶硅电阻3b的宽度、且所述接触端的一端即金属硅化钨5b的一端交叠于所对应的所述多晶硅电阻3b的端部正上方，所述接触端的交叠端的宽度边延伸到所对应端的所述多晶硅电阻3b的宽度边内侧，所述接触端的两条长度边要求位于所述多晶硅电阻3b的两条长度边内侧，即所述接触端的交叠端要求都在氧化层4所定义的所述多晶硅电阻3b的区域内。由于工艺上的套准精度(overlay)和关键尺寸(CD)都会产生一定的波动，为了保证在overlay和CD波动时，为了保证所述接触端的交叠端要求位于氧化层4所定义的所述多晶硅电阻3b的区域内，能在本步骤中进行光刻胶定义时采用尽量接近最小设计规则，如能使所述接触端的交叠端的宽度边和所对应端的所述多晶硅电阻的宽度边的距离即ΔL为所述栅极图形的关键尺寸，所述接触端的两条长度边和所对应端的所述述多晶硅电阻的长度边的距离即ΔW为所述栅极图形的关键尺寸。
本发明实施例中保证所述接触端的交叠端要求位于氧化层4所定义的所述多晶硅电阻3b的区域内，以及ΔL和ΔW尽量小都非常重要。如图6所示，是本发明实施例方法过程中长度偏移形成的多晶硅电阻的俯视面示意图；其中一侧的所述接触端的宽度边位于所对应端的所述多晶硅电阻3b的宽度边的内侧但是两者的距离较大；当接触端的金属硅化钨5b覆盖在在多晶硅电阻3b的长度边方向较长时，由于金属硅化钨5b和对应的氧化层4下面的多晶硅电阻3b的电位差较高，会影响到多晶硅电阻3b的阻值。
另一侧的所述接触端的宽度边并不位于所对应端的所述多晶硅电阻3b的宽度边的内侧、而是位于所对应端的所述多晶硅电阻3b的宽度边的外侧，这样最后会在进行多晶硅刻蚀时，多晶硅电阻3b和该外侧的所述接触端的金属硅化钨5b底部的多晶硅不相接触，从而使该侧的金属硅化钨5b和多晶硅电阻3b没法连接，使多晶硅电阻3b失效。
如图7是本发明实施例方法过程中宽度偏移形成的多晶硅电阻的俯视面示意图；其中的两个所述接触端都向所述多晶硅电阻3b的一侧偏移并偏移到该侧所述多晶硅电阻3b的长度边的外侧，这样偏离到所述多晶硅电阻3b的长度边的外侧的部分的所述接触端的金属硅化钨5b会和多晶硅电阻3b直接接触，使的该侧的多晶硅电阻3b的有效长度为两端的金属硅化钨5b之间的距离L1，而未偏出部分的多晶硅电阻3b的有效长度为氧化层4定义的长度L，所以宽度偏移会使多晶硅电阻3b的有效长度变化，影响工艺精度。
步骤八、如图4D所示，以所述光刻胶为掩模依次对所述金属硅化钨5和所述多晶硅层3进行刻蚀同时形成所述栅极、所述多晶硅电阻3b和所述接触端，刻蚀所述多晶硅层3时所述多晶硅电阻3b区域的所述多晶硅层3被所述氧化层4阻挡而不并刻蚀。其中所述栅极由栅极多晶硅3a和金属硅化钨5a组成，所述接触端包括金属硅化钨5b和其底部的多晶硅。
之后，可以在MOS器件如LDMOS器件的形成区域的有源区中形成源漏区。
步骤九、如图4E所示，形成金属接触孔6，各所述多晶硅电阻3b两端的所述接触端都分别和一个金属接触孔6相接触并引出所述多晶硅电阻两端的电极。MOS器件的源漏端、栅极也都分别和一金属接触孔6相连。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (4)

1.一种金属硅化钨栅极工艺中多晶硅电阻的制造方法，其特征在于，包括如下步骤：
步骤一、在半导体衬底上生长一层多晶硅层；
步骤二、在所述半导体衬底的正面进行全面的第一次离子注入，该第一次离子注入将离子注入到所述多晶硅层中并调节所述多晶硅层的电阻，使所述多晶硅层的电阻值为后续形成的多晶硅电阻的电阻值；
步骤三、所述第一次离子注入之后，采用光刻工艺定义出栅极多晶硅的形成区域，并采用第二次离子注入工艺对栅极多晶硅的形成区域的多晶硅层进行掺杂；
步骤四、所述第二次离子注入之后，在所述多晶硅层表面形成氧化层；
步骤五、采用光刻工艺定义出所述多晶硅电阻的形成区域，采用刻蚀工艺将所述多晶硅电阻的形成区域外的所述氧化层去除、所述多晶硅电阻的形成区域的所述氧化层保留；
步骤六、在所述半导体衬底的正面生长金属硅化钨，所述金属硅化钨位于所述氧化层以及所述氧化层外部的所述多晶硅层的表面上；
步骤七、采用光刻工艺用光刻胶同时定义出栅极和所述多晶硅电阻的接触端的形成区域；每个所述多晶硅电阻的长度方向的两端都分别要形成一个所述接触端，在俯视面上，所述接触端的宽度小于所述多晶硅电阻的宽度、且所述接触端的一端交叠于所对应的所述多晶硅电阻的端部正上方，所述接触端的交叠端的宽度边延伸到所对应端的所述多晶硅电阻的宽度边内侧，所述接触端的两条长度边要求位于所述多晶硅电阻的两条长度边内侧；
步骤八、以所述光刻胶为掩模依次对所述金属硅化钨和所述多晶硅层进行刻蚀同时形成所述栅极、所述多晶硅电阻和所述接触端，刻蚀所述多晶硅层时所述多晶硅电阻区域的所述多晶硅层被所述氧化层阻挡而不被刻蚀；
步骤九、形成金属接触孔，各所述多晶硅电阻两端的所述接触端都分别和一个金属接触孔相接触并引出所述多晶硅电阻两端的电极。
2.如权利要求1所述的方法，其特征在于：步骤三中所述栅极多晶硅分为P型栅极多晶硅和N型栅极多晶硅，所述P型栅极多晶硅和所述N型栅极多晶硅的光刻工艺以及第二次离子注入工艺分开进行，所述P型栅极多晶硅的第二次离子注入的杂质为P型杂质，所述N型栅极多晶硅的第二次离子注入的杂质为N型杂质。
3.如权利要求1所述的方法，其特征在于：步骤五中所定义出的所述多晶硅电阻的最小宽度为步骤七中栅极图形的关键尺寸的2倍以上；所述多晶硅电阻的长度为所述多晶硅电阻的宽度的1倍以上。
4.如权利要求1所述的方法，其特征在于：步骤七中所述接触端的交叠端的宽度边和所对应端的所述多晶硅电阻的宽度边的距离为栅极图形的关键尺寸，所述接触端的两条长度边和所对应端的所述述多晶硅电阻的长度边的距离为所述栅极图形的关键尺寸。
CN201210415064.9A 2012-10-26 2012-10-26 金属硅化钨栅极工艺中多晶硅电阻的制造方法 Active CN103779199B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210415064.9A CN103779199B (zh) 2012-10-26 2012-10-26 金属硅化钨栅极工艺中多晶硅电阻的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210415064.9A CN103779199B (zh) 2012-10-26 2012-10-26 金属硅化钨栅极工艺中多晶硅电阻的制造方法

Publications (2)

Publication Number Publication Date
CN103779199A CN103779199A (zh) 2014-05-07
CN103779199B true CN103779199B (zh) 2016-10-19

Family

ID=50571325

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210415064.9A Active CN103779199B (zh) 2012-10-26 2012-10-26 金属硅化钨栅极工艺中多晶硅电阻的制造方法

Country Status (1)

Country Link
CN (1) CN103779199B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107731674B (zh) * 2017-08-23 2018-12-14 长江存储科技有限责任公司 金属硅化钨栅极制程中多晶硅电阻制作方法及多晶硅电阻
CN110729402B (zh) * 2019-10-21 2023-03-07 上海华虹宏力半导体制造有限公司 一种多晶硅电阻的制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101083265A (zh) * 2006-05-31 2007-12-05 万国半导体股份有限公司 用单层多晶硅工艺形成高薄层电阻量电阻器和高电容量电容器
CN101414607A (zh) * 2007-10-19 2009-04-22 东部高科股份有限公司 半导体器件及其制造方法
CN102136474A (zh) * 2010-01-25 2011-07-27 上海华虹Nec电子有限公司 半导体器件上的电阻及其制作方法
CN102376538A (zh) * 2010-08-04 2012-03-14 台湾积体电路制造股份有限公司 形成多晶硅电阻装置的方法以及半导体装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5520102B2 (ja) * 2010-03-26 2014-06-11 旭化成エレクトロニクス株式会社 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101083265A (zh) * 2006-05-31 2007-12-05 万国半导体股份有限公司 用单层多晶硅工艺形成高薄层电阻量电阻器和高电容量电容器
CN101414607A (zh) * 2007-10-19 2009-04-22 东部高科股份有限公司 半导体器件及其制造方法
CN102136474A (zh) * 2010-01-25 2011-07-27 上海华虹Nec电子有限公司 半导体器件上的电阻及其制作方法
CN102376538A (zh) * 2010-08-04 2012-03-14 台湾积体电路制造股份有限公司 形成多晶硅电阻装置的方法以及半导体装置

Also Published As

Publication number Publication date
CN103779199A (zh) 2014-05-07

Similar Documents

Publication Publication Date Title
US7741138B2 (en) Semiconductor device and fabricating method thereof
US10256351B2 (en) Semi-floating gate FET
KR100896631B1 (ko) 수직 실린더형 트랜지스터의 제조방법 및 이에 의해 제조된수직 실린더형 트랜지스터
US7364957B2 (en) Method and apparatus for semiconductor device with improved source/drain junctions
CN105304477B (zh) 晶体管内与先进的硅化物形成结合的凹槽式漏极和源极区
TW200419701A (en) The termination structure of DMOS device
TWI397107B (zh) 形成具有特定尺寸之閘極側壁間隔件之半導體配置之方法
US20190019876A1 (en) High voltage transistor using buried insulating layer as gate dielectric
US8853027B2 (en) Split gate flash cell
CN103779199B (zh) 金属硅化钨栅极工艺中多晶硅电阻的制造方法
EP2737539B1 (en) High voltage mosfet and method of making the same
CN107346786B (zh) Ggnmos晶体管、多指ggnmos器件及电路
CN104124209B (zh) Cmos器件的制造方法
CN110310926B (zh) 解决sram单元器件金属硅化物缺陷形成的方法
CN104576532B (zh) Mos晶体管和多晶硅电阻电容的集成结构的制造方法
KR100582374B1 (ko) 고전압 트랜지스터 및 그 제조 방법
CN104779273B (zh) Cmos器件的栅极结构及其制造方法
TWI714314B (zh) 半導體裝置和其形成方法
JP6024117B2 (ja) 半導体装置の製造方法
CN107818947B (zh) 一种半导体器件及其制造方法
CN103578949B (zh) 栅极多晶硅和多晶硅电阻集成制作方法
KR101102966B1 (ko) 고전압 반도체 소자 및 그 제조 방법
CN104218001B (zh) 闪存栅极的制造方法
CN103021859B (zh) 晶体管的制造方法
KR100596780B1 (ko) 디램 셀 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant