CN101410909A - 自停止电路 - Google Patents

自停止电路 Download PDF

Info

Publication number
CN101410909A
CN101410909A CNA2007800108230A CN200780010823A CN101410909A CN 101410909 A CN101410909 A CN 101410909A CN A2007800108230 A CNA2007800108230 A CN A2007800108230A CN 200780010823 A CN200780010823 A CN 200780010823A CN 101410909 A CN101410909 A CN 101410909A
Authority
CN
China
Prior art keywords
mentioned
self
stop
memory element
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007800108230A
Other languages
English (en)
Inventor
川野威
太田修策
星加浩志
桑田丈靖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101410909A publication Critical patent/CN101410909A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Read Only Memory (AREA)

Abstract

本发明提供一种自停止电路，具有非易失性存储元件(20)、用于控制对该非易失性存储元件(20)的电荷充放电的写入端子(50)以及擦除电路(30)，由判断电路(40)检测存储在非易失性存储元件(20)中的电荷量低于阈值的情况并检测经过时间。由此，检测出产品寿命是否已尽，并停止或变更寿命已尽的产品的工作。在希望恢复工作的情况下，通过向非易失性存储元件(20)再次注入电荷、或者从外部端子(53)向判断电路(40)供给取消信号来实现工作的恢复。

Description

自停止电路
技术领域
本发明涉及在半导体芯片的产品寿命已尽之后主动停止工作的技术。
背景技术
以往，已知有在满足预定条件时利用内部生成的电压信号来切断保险丝型开关装置以达到永久地破坏或停止功能的自破坏集成电路(参照专利文献1)。
专利文献1：日本特开平7-297288号公报
发明内容
如果始终持续使用产品寿命已尽的产品，则将导致错误工作或功能失常，从而使威胁使用者利益或安全的风险增大。
在上述自破坏集成电路中，由于在使电路自破坏或功能停止后不能再次恢复电路的工作，所以不能区别是由故障导致的功能停止还是由自破坏导致的正常工作的停止。另外，一旦进行功能停止，就无法恢复电路的工作，所以存在难以进行故障分析的缺点。
本发明的目的在于实现在半导体芯片的产品寿命已尽之后主动地停止工作。
本发明的另一目的在于通过实现自停止后的工作恢复来确保故障分析的容易性。
为了实现在半导体芯片的产品寿命已尽之后主动地停止工作，本发明采用了如下的自停止电路的结构，其包括：存储元件，所存储的电荷量随着时间的经过而变化；和判断电路，在判断出该存储元件的电荷量已变化到预定量的时刻产生停止信号以停止该半导体芯片上的功能块的本来的工作。
上述存储元件可以包括构成为非易失性半导体存储元件的场效应晶体管。
如果还包括用于观测上述停止信号的外部输出端子，则能够容易地确认产品寿命已尽之后的自停止状态。
如果还包括用于输入抵消上述停止信号的取消信号的外部输入端子，则能够实现自停止后的工作恢复。
在采用构成为所存储的电荷的量随着时间的经过而减少的存储元件的情况下，还设置生成使该存储元件电荷释放电荷的擦除脉冲序列的擦除电路，以该存储元件的电荷量低于预定的阈值为条件，上述判断电路产生停止信号。在这种情况下，通过经由外部写入端子向该存储元件再次注入电荷，也可以实现自停止后的工作恢复。
本发明通过上述结构而具有在产品寿命已尽之后进行自停止的功能，并且可以实现自停止后的工作恢复，能够克服无法区别产品是由于何种故障而偶然发生破坏、还是由于产品寿命而正当地自停止这样的现有技术所具有的缺陷。
因此，根据本发明，能够确保产品寿命已尽或发生故障的产品不会导致错误工作或功能故障而威胁利用者的利益和安全，并且能够容易地进行以往难以实现的停止后的分析。
附图说明
图1是示出安装有本发明实施方式的自停止电路的半导体芯片的概略的框图。
图2是说明图1的自停止电路的工作的时序图。
图3是示出本发明的自停止电路中能够使用的非易失性存储元件的详细结构例的电路图。
图4是用于说明图3的非易失性存储元件的工作的图。
图5是示出安装有本发明另一实施方式的自停止电路的半导体芯片的概略的框图。
图6是示出安装有本发明又一实施方式的自停止电路的半导体芯片的概略的框图。
标号说明
1半导体芯片
10系统电路
20、20a、20b、20c非易失性存储元件
21、21a、21b、21c电压输出信号
30擦除电路
31擦除信号
40判断电路
41、41a、41b、41c停止信号
50、50a、50b、50c写入端子
51、51a、51b、51c写入信号
52停止信号观测端子
53取消信号输入端子
60、60a、60b、60c功能块
70、70a、70b、70c写入端子用焊盘
71停止信号观测焊盘
72取消信号输入焊盘
200场效应晶体管
201、201a、201b、201c擦除信号输入
202、202a、202b、202c写入信号输入
203、203a、203b、203c电压输出
221、222、231～233、241～243开关
250读出放大器
260“或非”(NOR)电路
261“或非”信号
800电荷注入指令电路
801电荷注入控制电路
802写入信号输入
803指令信号
804指令信号输入
具体实施方式
以下，参照附图对本发明的实施方式进行详细说明。
图1是示出安装有本发明实施方式的自停止电路的半导体芯片的概略的框图。本实施方式的半导体芯片1具有的系统电路10包括：存储电荷的非易失性存储元件20、电压输出信号21、擦除电路30、擦除信号31、判断电路40、停止信号41、写入信号51、作为被控制电路的功能块60、写入端子用焊盘70、停止信号观测焊盘71、取消信号输入焊盘72、电荷注入指令电路800、电荷注入控制电路801、以及指令信号803。半导体芯片1具有写入端子50、停止信号观测端子52以及取消信号观测端子53，写入端子50被引线接合到写入端子用焊盘70，停止信号观测端子52被引线接合到停止信号观测焊盘71，取消信号输入端子53被引线接合到取消信号输入焊盘72。
写入端子用焊盘70被连接到电荷注入控制电路801的写入信号输入802。电荷注入指令电路800通过指令信号803被连接到电荷注入控制电路801的指令信号输入804。电荷注入控制电路801通过写入信号51被连接到非易失性存储元件20的写入信号输入202。擦除电路30通过擦除信号31被连接到非易失性存储元件20的擦除信号输入201。非易失性存储元件20的输出203通过电压输出信号21被连接到判断电路40。判断电路40的输出通过停止信号41被连接到功能块60以及停止信号观测焊盘71。取消信号输入焊盘72向判断电路40供给从外部供给的取消信号。
在此，在本实施方式中，当向非易失性存储元件20提供写入信号51时，存储在非易失性存储元件20中的电荷量增加，输出203的电压上升，当向非易失性存储元件20提供擦除信号31时，非易失性存储元件20的输出203的电压与提供了该擦除信号31的时间成比例地逐渐降低。另外，当来自非易失性存储元件20的电压输出信号21低于一定的阈值时，判断电路40输出停止信号41。
图2是说明图1的自停止电路的工作的时序图。最初，从写入端子50向非易失性存储元件20注入电荷。于是，非易失性存储元件20的输出203的电压上升，判断电路40通过断开(OFF)停止信号41的输出来解除功能块60的工作停止。
此时，从电荷注入指令电路800向电荷注入控制电路801输入是否允许从写入端子50注入电荷的指令信号803。因此，在从电荷注入指令电路800向电荷注入控制电路801输入了写入允许的指令信号803时，从写入端子50向非易失性存储元件20注入电荷。通过设置电荷注入指令电路800和电荷注入控制电路801，不会由于来自写入端子50的错误写入而解除功能块60的工作停止，能够防止设计者未意图的工作停止的解除。
当在上述工作停止解除状态中擦除电路30连续或间歇地输出擦除信号31时，非易失性存储元件20的输出203的电压与提供了擦除信号31的时间成比例地逐渐降低，当提供了擦除信号31的时间的累积超过某一定值时，非易失性存储元件20的输出203的电压低于判断电路40的阈值，判断电路40通过接通(ON)停止信号41来停止功能块60的工作。
在此，通过适当地调节擦除信号31的输出间隔，可以任意地设定直到判断电路40接通停止信号41的时间，能够设定产品的工作寿命。
通过对经过外部端子52的停止信号41的观测，可易于确认功能块60通过停止信号41的接通而到达自停止状态的情况。而且，如果通过经由其他外部端子53向判断电路40提供了取消信号而暂时断开停止信号41，就能够实现自停止后的工作恢复。另外，通过经由写入端子50向非易失性存储元件20再次注入电荷，也可以实现自停止后的工作恢复。
此外，在本实施方式中，设向非易失性存储元件20注入的电荷量与输出203的电压成比例，即使没有严格地成比例，如果能保证单调增加性，也不会有损本实施方式的意图。另外，设当电荷量增加时电压上升，但也可以使符号相反而设为当电荷量降低时电压上升。
另外，也可以在半导体芯片1中不设置写入端子50，而在制造该半导体芯片1时对非易失性存储元件20设定了初始电荷量以后，将作为内部端子的写入端子用焊盘70密封到组件内而无法在组件组装后再次注入电荷。由此，不会由于来自半导体芯片1的外部端子的错误工作而解除功能块60的工作停止，能够防止设计者未意图的工作停止的解除。另外，由于能够去除用于写入信号51的外部端子，所以能够削减半导体芯片1的外部端子数量。
图3是示出本发明的自停止电路中能使用的非易失性存储元件20的详细结构例。图3的非易失性存储元件20包括：具有栅极G、源极S、漏极D、浮动栅极FG的场效应晶体管200；第1～第8开关221、222、231～233、241～243；读出放大器250；“或非”电路(NOR circuit)260。读出放大器250产生与在场效应晶体管200的源极S与漏极D之间流过的电流对应的电压输出信号21。“或非”电路260通过擦除信号31与写入信号51的逻辑“或非”运算而生成“或非”信号261。第1开关221根据“或非”信号261来连接场效应晶体管200的漏极D和电源VR1。第2开关222根据写入信号51来连接场效应晶体管200的漏极D和电源VR2。第3开关231根据“或非”信号261来连接场效应晶体管200的栅极G与电源VR2。第4开关232根据写入信号51来连接场效应晶体管200的栅极G和电源VW。第5开关233根据擦除信号31来连接场效应晶体管200的栅极G和0V。第6开关241根据“或非”信号261来连接场效应晶体管200的栅极S和0V。第7开关242根据写入信号51来连接场效应晶体管200的源极S和0V。第8开关243根据擦除信号31来连接场效应晶体管200的源极S和电源VE。在此，VE＞VW＞VR2＞VR1＞0V。
图4是用于说明图3的非易失性存储元件20的工作的图。在此，将场效应晶体管200的漏极电压、栅极电压、源极电压分别称为“D电压”、“G电压”、“S电压”。此外，假设禁止同时接通擦除信号31和写入信号51。
首先，在擦除信号31断开且写入信号51接通的情况下，通过第2开关222将VR2作为D电压向场效应晶体管200供给，通过第4开关232将VW作为G电压向场效应晶体管200供给，通过第7开关242将0V作为S电压向场效应晶体管200供给，其结果，向浮动栅极FG注入电荷(写入工作)。
在擦除信号31接通且写入信号51断开的情况下，通过第5开关233将0V作为G电压向场效应晶体管200供给，通过第8开关243将VE作为S电压向场效应晶体管200供给，其结果，浮动栅极FG内的电荷被释放(擦除工作)。
在擦除信号31和写入信号51都断开的情况下，通过第1开关221将VR1作为D电压向场效应晶体管200供给，通过第3开关231将VR2作为G电压向场效应晶体管200供给，通过第6开关241将0V作为S电压向场效应晶体管200供给，其结果，如果在浮动栅极FG中存储有许多电荷，则在源极S与漏极D之间不流过电流，而如果电荷较少，则流过电流。由此，能够根据读出放大器250的输出来判断存储在浮动栅极FG内的电荷的量(读出工作)。
此外，对于上述说明中的浮动栅极FG，只要是发挥本发明的实质性功能的电荷存储层即可，对通常的场效应晶体管的浮动栅极并不限定其实体。
图5是示出安装有本发明的另一实施方式的自停止电路的半导体芯片的概略的框图。本实施方式的半导体芯片1具有第1～第3写入端子50a、50b、50c，在内部的系统电路10中具备第1～第3非易失性存储元件20a、20b、20c、第1～第3停止信号41a、41b、41c、第1～第3功能块60a、60b、60c。70a、70b、70c是写入端子用焊盘，51a、51b、51c是写入信号，201a、201b、201c是擦除信号输入，202a、202b、202c是写入信号输入，203a、203b、203c是电压输出，21a、21b、21c是电压输出信号。
在本实施方式中，可以将第1非易失性存储元件20a分配给第1功能块60a，将第2非易失性存储元件20b分配给第2功能块60b，将第3非易失性存储元件20c分配给第3功能块60c。在这种情况下，判断电路40供给相互独立的第1～第3判断信号41a、41b、41c。
为了提高判断结果的可靠性，判断电路40也可以在判断出第1～第3非易失性存储元件20a、20b、20c的各自存储电荷量减少至预定量的时刻，同时产生第1～第3停止信号41a、41b、41c。还可以根据第1～第3非易失性存储元件20a、20b、20c的存储电荷量的合计值来进行判断。
另外，判断电路40也可以在判断出第1～第3非易失性存储元件20a、20b、20c中的例如2个存储元件的电荷量减少至预定量的时刻，按照多数逻辑，同时产生第1～第3停止信号41a、41b、41c。
另外，判断电路40也可以以根据第1～第3非易失性存储元件20a、20b、20c的输出模式阶段性地停止第1～第3功能块60a、60b、60c的各自本来的工作的方式，依次产生第1～第3停止信号41a、41b、41c。
此外，当然，利用多个非易失性存储元件时的该非易失性存储元件的数量并不限于3个。
图6是示出安装有本发明的又一实施方式的自停止集成电路的半导体芯片的概略的框图。在本实施方式的系统电路10中，省略了图1中的电荷注入指令电路800、电荷注入控制电路801以及擦除电路30的配置。
根据本实施方式，在该半导体芯片1制造时或产品上市前，例如通过电子束单元预先向非易失性存储元件20注入判断电路40使停止信号41断开的程度的量的电荷。当从该初始状态经过了充分的时间时，由于隧道效应而损失非易失性存储元件20的电荷，输出203的电压与时间成比例地逐渐降低。不久，当时间的累积超过某一定值时，非易失性存储电荷元件20的输出203的电压低于判断电路40的阈值，判断电路40接通停止信号4来使功能块60的工作停止。
通常，由隧道效应导致的非易失性存储元件20的电荷量减少是微量的，所以如果在制造时或产品上市前适当地设定向非易失性存储元件20注入的电荷量和判断电路40的阈值，就能够以数年为单位来设定直到停止信号41接通的时间。因此，通过组合本实施方式，可以在制造阶段对产品设定直到工作停止的寿命。
产业上的可利用性
如以上说明那样，安装了本发明的自停止电路的产品具有对自的产品寿命进行检测并主动地停止工作的功能，作为免受由于产品的寿命已尽之后产生的劣化故障或错误工作而产生的预想以外的工作的影响而确保利用者的安全的用途是有用的。
另外，不仅是停止工作，而且还能够应用于在产品期限前后限制或变更产品的功能等用途。
权利要求书(按照条约第19条的修改)
1.(修改后)一种自停止电路，用于通过检测出半导体芯片的预先设定的产品寿命已尽来主动停止上述半导体芯片上的功能块的本来的工作，
上述自停止电路包括：
存储元件，其包括作为存储电荷的非易失性半导体存储元件而构成的场效应晶体管；
擦除电路，生成使上述存储元件释放电荷的擦除脉冲序列，以使上述存储元件的电荷量每经过一定时间就以微量减少；以及
判断电路，以上述存储元件的电荷量低于预定阈值为条件来产生停止信号以停止上述功能块的本来的工作。
2.(删除)
3.根据权利要求1所述的自停止电路，其特征在于，
还包括用于观测上述停止信号的外部输出端子。
4.根据权利要求1所述的自停止电路，
还包括：用于输入抵消上述停止信号的取消信号以使在上述停止信号产生后仍能实现上述功能块的工作恢复的外部输入端子。
5.(删除)
6.(删除)
7.(修改后)根据权利要求1所述的自停止电路，其特征在于，
还包括：用于向上述存储元件注入电荷以使在设定了上述存储元件的初始电荷量或者上述停止信号产生后仍能实现上述功能块的工作恢复的外部输入端子。
8.根据权利要求7所述的自停止电路，其特征在于，
还包括用于允许或禁止向上述存储元件注入电荷的内部电路。
9.(修改后)根据权利要求1所述的自停止电路，其特征在于，
还包括用于向上述存储元件注入电荷以使制造上述半导体芯片时设定上述存储元件的初始电荷量的内部端子，将上述内部端子密封在组件内以使组件组装之后无法再注入电荷。
10.(删除)
11.(删除)
12.(修改后)根据权利要求1所述的自停止电路，其特征在于，
上述判断电路具有：根据各自所存储的电荷量随着时间的经过而变化的多个存储元件的电荷量来使多个功能块各自的本来的工作阶段性地停止的功能。

Claims (12)

1.一种自停止电路，用于通过检测出半导体芯片的预先设定的产品寿命已尽来主动停止上述半导体芯片上的功能块的本来的工作，
上述自停止电路包括：
存储元件，所存储的电荷量随着时间的经过而变化；和
判断电路，在判断出上述存储元件的电荷量已变化到预定量的时刻产生停止信号，以停止上述功能块的本来的工作。
2.根据权利要求1所述的自停止电路，其特征在于，
上述存储元件包括构成为非易失性半导体存储元件的场效应晶体管。
3.根据权利要求1所述的自停止电路，其特征在于，
还包括用于观测上述停止信号的外部输出端子。
4.根据权利要求1所述的自停止电路，
还包括：用于输入抵消上述停止信号的取消信号以使在上述停止信号产生后仍能实现上述功能块的工作恢复的外部输入端子。
5.根据权利要求1所述的自停止电路，其特征在于，
上述存储元件构成为使所存储的电荷量随着时间的经过而减少，
上述判断电路以上述存储元件的电荷量低于预定阈值为条件来产生上述停止信号。
6.根据权利要求5所述的自停止电路，其特征在于，
还包括：生成使上述存储元件释放电荷的擦除脉冲序列以使上述存储元件的电荷量每经过一定时间就以微量减少的擦除电路。
7.根据权利要求5所述的自停止电路，其特征在于，
还包括：用于向上述存储元件注入电荷以使在设定了上述存储元件的初始电荷量或者上述停止信号产生以后仍能实现上述功能块的工作恢复的外部输入端子。
8.根据权利要求7所述的自停止电路，其特征在于，
还包括：用于允许或禁止向上述存储元件注入电荷的内部电路。
9.根据权利要求5所述的自停止电路，其特征在于，
还包括用于向上述存储元件注入电荷以使在上述半导体芯片制造时设定上述存储元件的初始电荷量的内部端子，将上述内部端子密封在组件内以使组件组装之后无法再注入电荷。
10.一种自停止电路，用于通过检测出半导体芯片的预先设定的产品寿命已尽来主动停止上述半导体芯片上的功能块的本来的工作，
上述自停止电路包括：
多个存储元件，各自所存储的电荷的量随着时间的经过而变化；和
判断电路，根据上述多个存储元件的电荷量来产生停止信号以停止上述功能块的本来的工作。
11.根据权利要求10所述的自停止电路，其特征在于，
上述判断电路在判断出上述多个存储元件中的预定数量的存储元件的电荷量已变化到预定量的时刻产生上述停止信号。
12.根据权利要求10所述的自停止电路，其特征在于，
上述判断电路具有使多个功能块各自的本来的工作阶段性地停止的功能。
CNA2007800108230A 2006-11-27 2007-10-30 自停止电路 Pending CN101410909A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006318227 2006-11-27
JP318227/2006 2006-11-27

Publications (1)

Publication Number Publication Date
CN101410909A true CN101410909A (zh) 2009-04-15

Family

ID=39467637

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007800108230A Pending CN101410909A (zh) 2006-11-27 2007-10-30 自停止电路

Country Status (4)

Country Link
US (1) US20090058470A1 (zh)
JP (1) JPWO2008065841A1 (zh)
CN (1) CN101410909A (zh)
WO (1) WO2008065841A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01273297A (ja) * 1988-04-26 1989-11-01 Casio Electron Mfg Co Ltd 不揮発性記憶素子の寿命検知装置
JP4132323B2 (ja) * 1998-12-17 2008-08-13 富士通株式会社 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の内部動作方法
US7075284B2 (en) * 2002-07-08 2006-07-11 Kabushiki Kaisha Toshiba Time limit function utilization
JP4068519B2 (ja) * 2002-07-08 2008-03-26 株式会社東芝 有効期限付き機能利用装置
JP4101809B2 (ja) * 2003-02-27 2008-06-18 スパンション エルエルシー 不揮発性半導体記憶装置
JP2004296012A (ja) * 2003-03-27 2004-10-21 Denso Corp 不揮発性半導体記憶装置
JP4073346B2 (ja) * 2003-03-28 2008-04-09 株式会社東芝 携帯型情報機器

Also Published As

Publication number Publication date
JPWO2008065841A1 (ja) 2010-03-04
WO2008065841A1 (fr) 2008-06-05
US20090058470A1 (en) 2009-03-05

Similar Documents

Publication Publication Date Title
CN101273507B (zh) 保护ic组件的系统和方法
CN1389874B (zh) 使用非易失性单元的单个单元可编程切换器
JP5064905B2 (ja) 半導体装置
CN105743157B (zh) 二次电池保护电路及装置、电池组及数据写入方法
US7425854B2 (en) Power detection circuit
EP0255963A2 (en) Nonvolatile semiconductor memory including means for detecting completion of writing operation
CN102007546B (zh) 三端可多次编程存储器位单元及阵列架构
JP2011035209A (ja) 半導体装置
CN106257794B (zh) 电池保护集成电路以及电路特性设定方法
JP5820779B2 (ja) 車載用電源装置
KR100561981B1 (ko) 오기입 방지 회로 및 오기입 방지 회로를 포함하는 반도체장치
US8390342B2 (en) High voltage switch circuit of semiconductor device
KR100767136B1 (ko) 불휘발성 반도체 기억 장치
CN101410909A (zh) 自停止电路
JPH06236693A (ja) 電源遮断に対する集積回路の保護装置
CN103680625A (zh) 用于在存储器设备中提供电压供应保护的系统和方法
US6421213B1 (en) Method and apparatus for detecting a tamper condition and isolating a circuit therefrom
CN114678045B (zh) 一种flash存储器掉电数据保护电路
US5719490A (en) Dual sourced voltage supply circuit
CN100409368C (zh) 单个单元可程序切换器及集成电路
KR100319368B1 (ko) 용장회로
CN113724751A (zh) 一种电源管理芯片、存储器保护系统及方法
CN115114679A (zh) 半导体存储器及数据保护方法
JP2008148104A (ja) パワー半導体装置
JP4582050B2 (ja) 電子制御装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20090415