CN100409368C - 单个单元可程序切换器及集成电路 - Google Patents

单个单元可程序切换器及集成电路 Download PDF

Info

Publication number
CN100409368C
CN100409368C CNB021221073A CN02122107A CN100409368C CN 100409368 C CN100409368 C CN 100409368C CN B021221073 A CNB021221073 A CN B021221073A CN 02122107 A CN02122107 A CN 02122107A CN 100409368 C CN100409368 C CN 100409368C
Authority
CN
China
Prior art keywords
node
data storage
section point
integrated circuit
storage structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB021221073A
Other languages
English (en)
Other versions
CN1389876A (zh
Inventor
孙骏恭
许志铭
罗英哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN1389876A publication Critical patent/CN1389876A/zh
Application granted granted Critical
Publication of CN100409368C publication Critical patent/CN100409368C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748—Structural details of configuration resources
    • H03K19/17772—Structural details of configuration resources for powering on or off
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G11C16/0475—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS] comprising two or more independent storage sites which store independent data
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17736—Structural details of routing resources
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/1778—Structural details for adapting physical parameters

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Logic Circuits (AREA)
  • Non-Volatile Memory (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

单个单元可程序切换器及集成电路，其解决了传统的可程序切换器的面积大以及复杂度高的技术问题，此单个单元可程序切换器及集成电路具有复杂度低以及面积小的优点，并在连接电路单元时，不致造成严重的压降。此可程序切换器主要应用于集成电路中，其包括分别与对应的电路器件耦接的第一及第二节点，以及一非挥发性可程序化晶体管，该晶体管的漏极耦接至第一及第二节点一源极耦接至另一者，栅极耦接至一供能导体，并具有一资料储存结构。此晶体管可储存4个状态，其一是存储单元中的信号向第一方向传送，其二是信号向相反的第二方向传送，其三是信号可双向传送，其四则无信号传送(即切换器开路)。

Description

单个单元可程序切换器及集成电路
技术领域
本发明是有关一种用于集成电路的可程序切换器，其中集成电路例如是可设定(configurable)的单芯片系统电路、现场可程序化的门阵列，或其它使用可程序切换器来连接电路单元的器件。
背景技术
可程序切换器广泛使用于多种电路器件中，借以增加电路设计的弹性。以现场程序化门阵列为例，其包括由许多逻辑单元及布线内联机所构成的阵列，并包含数千条采用电场可程序化切换器的可程序内联机。每一个可程序切换器可连通或不连通数个电路单元，例如是两个逻辑电路中的节点，或是电路中数个模块间的布线内联机。
除了现场可程序化门阵列之外，可程序切换器及其它类似的可程序化逻辑部也可应用至所谓的单芯片系统的设计上，其通常包括处理器模块、非挥发存储器模块，以及可程序逻辑模块，而可程序切换器可应用于该些电路模块之内或之间的内联机上。
在公知技术中已公开使用电荷可程序化非挥发存储器单元作为可程序切换器的作法，如美国专利US 5,247,478、US 5,764,096及US6,122,209中所述，其将复杂的电路系统与浮栅存储单元并用，以进行后者的程序化或擦除操作。此浮栅存储单元的源极或漏极耦接至欲连接或欲切断的节点上，而其用以控制切换器操作的浮栅则耦接至独立的导线，借此对浮栅进行注入或排除电荷的操作以设定其切换状态。然而，对使用于高集成度电路环境中的可程序切换器而言，上述公知的电路系统相当庞大且复杂。
随着可程序切换器的应用日渐广泛，且其所应用的集成电路的集成度及复杂度日益增加，如何减少此等切换器的面积及复杂度即成为一项重要的课题。此外，另一项要求则是在使用此等切换器来连接电路单元时，不致造成严重的压降。
发明内容
本发明提出一种单晶体管非挥发性可程序切换器，其与公知器件相比较下复杂度较低、面积较小，并至少包含一单向信号传送状态，而在某些实施例中也可程序化至一双向状态。此可程序切换器应用于集成电路中，其包括分别与对应的电路器件耦接的第一及第二节点，以及一非挥发性可程序化晶体管。该晶体管的漏极耦接至第一及第二节点二者之一，源极耦接至另一者，栅极耦接至一供能导体(energizingconductor)，并具有一资料储存结构。而非挥发性可程序化晶体管在第一状态下容许信号由第一节点至第二节点作单向传送，且在第二状态下阻断信号传送，其中在第一状态时，信号不能从第二节点传送至第一节点。
用于此切换器中的非挥发性可程序化晶体管为一电荷可程序化器件(如SONOS器件，其例如是US 6,011,725所公开)，其包含两层氧化层(或其它绝缘层)之间的氮化硅层或其它电荷捕捉层(charge-trapping layer)。此晶体管可储存4个状态，其一是存储单元中的信号可向第一方向传送，其二是信号可向与第一方向相反的第二方向传送，其三是信号可双向传送，其四则无信号传送(即切换器开路)。当信号向第二方向传送时，信号不能向第一方向传送。
在本发明的实施例中，前述供能导体与一充电泵(charge pump)耦接，其在集成电路进行逻辑操作时提供一推升电压(boosted voltage)，此推升电压在一较佳实施例中较该电路单元上的电源电位高出至少一个该可程序化晶体管的临界电压(threshold voltage)，使得经过该可程序切换器的电压损耗降至最低，甚至降到0。
在另一使用电荷可程序化器件作为非挥发性可程序晶体管的实施例中，有一程序化电路系统耦接至第一及第二节点和供能导体，以对电荷储存结构提供足以注入或排除电荷所需的电压，而得以程序化此电荷可程序化器件。在各实施例中，程序化电路系统包括用以引发Fowler-Nordheim穿隧效应以自资料储存结构中排除电荷的资源(resource)，以及用以引发Fowler-Nordheim穿隧效应以将电荷注入资料储存结构中的资源。
如果集成电路中所使用的非挥发性电荷可程序化器件的程序化及擦除操作所需的电压，对欲联机的电路器件的设计规则而言是过高的，则可再并入一耦接至该电路单元的耐高电压结构。在本发明的实施例中，与第一节点耦接的电路单元包括一晶体管，而程序化电路系统中所使用的耐高电压结构包括一可耐受此高电压的栅极绝缘层。在实施例中，栅极绝缘层实质上由氧化硅构成，其具有一定厚度以耐受操作时的高电压。
在一实施例中，程序化电路系统包含一逻辑部，其供应资料储存结构的电荷注入或排除操作所需的能量，同时切断分别耦接至第一第二节点的二电路单元中至少一者的电源。在另一实施例中，程序化电路系统包括与第一节点耦接的第一电压传导体(voltage conductor)、与第二节点耦接的第二电压传导体，以及可在集成电路进行逻辑操作时切断第一第二电压传导体与第一第二节点的连接的逻辑部。
根据本发明再一实施例，本发明的集成电路包括一非挥发性电荷可程序化存储单元阵列及与此阵列联通的可设定逻辑电路，其功能如前述般由集成电路上的许多可程序切换器所提供。在一实施例中，可程序切换器由非挥发性电荷可程序化器件所构成，其实质上具有与阵列中的非挥发性电荷可程序化存储单元相同的存储单元结构。
为了让本发明的上述目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合附图，作详细说明。
附图说明
图1绘示本发明的具有单晶体管可程序化内联机的集成电路的简图；
图2A及图2B绘示本发明一实施例的电荷可程序化切换器及支持电路系统，其位于一层级式(hierarchical)逻辑电路中；
图3-图4分别绘示本发明实施例的用以程序化及用以擦除一电荷可程序化切换器的联机设定；
图5-图6绘示在集成电路进行逻辑操作时，用以操作可程序切换器的联机设定，此切换器在图5及图6分别程序化为开及关的状态；
图7绘示本发明的实施例中，单晶体管可程序切换器在总线内联机(bus interconnects)的4状态双向操作中的各种使用模式；
图8绘示本发明的实施例中，单晶体管可程序切换器在输入/输出驱动器(input/output drivers)的4状态双向操作中的各种使用模式。
标号说明：
10：集成电路                11：非挥发性存储器阵列
12：可设定逻辑部件          13：处理器模块
14：高电压源(电荷泵)        15：长线可程序化内联机
20：功能区块(第X+1层)       48、49：表示连结关系的箭号
50：单晶体管可程序切换器    51：第一功能区块(第X层)
52：第二功能区块(第X层)     53、54：源极、漏极
55：控制栅极                56：供能导体(energizing conductor)
57：氮化硅电荷可程序化层    58、59：节点
65：高电压产生器            66：状态机(state machine)/译码器
69、70、71：可控制连接器
72、73：电压传导体(voltage conductor)
75～79：控制及电源线        80、81：导线
100：SONOS器件              101、102：第一节点、第二节点
103：供能导体(energizing conductor)、控制栅极
104、105：电路单元          106、110：接地端
107、111：电源供应端        108、109：电路单元或晶体管
115：氮化硅层                116、117：厚栅绝缘层
120、121：电压传导体(voltage conductor)
200：总线(bus)
201、202、203、204：第一至第四SONOS存储单元
300：集成电路
301、302、303、304：第一至第四SONOS存储单元
305、306、307、308：I/O脚位  CG：控制栅极
具体实施方式
以下本发明各实施例的详细说明参考图1～图8为之，其中图1显示本发明的单芯片系统集成电路10的组态，其包含许多个单晶体管可程序切换器。
集成电路10包括数个电路模块11、12、13、14，以及长线可程序化内联机结构15，其用以控制模块间的内联机的设定。在此例中，模块11包括一非挥发性存储器组，例如是本发明实施例中所述的由氧化硅/氮化硅/氧化硅(ONO)存储晶体管所构成的闪存阵列。他种集成电路则包括由罩幕式可程序化只读存储单元(Mask ROM cell)、浮栅(floating gate)存储单元、动态随机存取存储单元(DRAM cell)、静态随机存取存储单元(SRAM cell)，或其它存储结构为单元所构成的存储器阵列。
公知的内联机器件皆是双向设计，其仅能在两种状态—开与关之间作切换。然而，在本发明一实施例中使用可储存4种状态的单个单元双位(2 bits per cell)储存器件，此4种状态包括双向状态、第一方向上的单向状态、相反方向上的另一单向状态，以及开路状态(openedstate)。在一些实例中仅使用一个单向状态及阻断(开路)状态，而在其它实施例中则仅使用一个单向状态、双向状态及阻断状态。
在各种单个单元双位储存单元中，有一种所谓的ONO可擦除可程序化只读存储器(ONO EEPROM)，其以半导体/氧化硅/氮化硅/氧化硅/半导体(SONOS)结构为主，以使此切换器具有单个单元双位的可程序性。此SONOS结构可视为将一电荷捕捉层置于沟道与栅极之间所构成者，而此处电荷捕捉层虽包含两层氧化硅层及其间的氮化硅层，但其中氮化硅层及氧化硅层各自皆可为他种功能相仿的绝缘层所取代。
在绘示的范例中，模块12包括可设定的逻辑部，例如是一可程序化栅极阵列或其它可程序化的逻辑器件模块。本例中的模块13为一处理器模块，例如是一般由软件控制以执行特定功能的中央处理单元。模块14包括一高电压源，其例如是充电泵，用来程序化及擦除非挥发性存储器阵列11，以及由可擦除可程序化存储单元所构成的可程序切换器，并用来提升电压。长线可程序化内联机结构15则包括许多导电体及可程序切换器，其用以连接构成模块11、12、13、14的各电路单元。
依照图标，单晶体管可程序切换器用来设定可设定逻辑模块12中的各电路单元之间的连接关系，设定长线可程序化内联机15及模块11、12、13、14中各电路单元之间的连接关系，设定长线可程序化内联机15中各导线的连接关系，并且设定独立于长线可程序化内联机15之外的各模块间的直接连接关系。此外，虽然图1并未显示，但此集成电路上也可配置一可程序化输入/输出结构以驱动输入及输出脚位。依照本发明，此可程序化输入/输出结构也可由单晶体管可程序切换器所构成。
本发明的单晶体管可程序切换器的尺寸及电压驱动能力依其所需具备的功能作设计。举例来说，用于输入/输出驱动器的单晶体管可程序切换器可以具有非常宽且短的沟道，或是将许多个单晶体管可程序切换器并联使用。
图2A及图2B绘示本发明的一可程序切换器及支持电路系统的建构。如图2A所示，功能区块20中有一单电晶可程序切换器50，其用来设定第一功能区块51的电路单元及第二功能区块52的电路单元之间的连接关系。此切换器50可储存4种状态，其一是信号由节点58传送至节点59的第一方向的第一单向传送状态，其二是节点59传送至节点58的第二方向(与第一方向相反)的第二单向传送状态，其三是信号可在节点58及59间双向传送的状态，其四则是阻断信号传送的状态(即切换器开路)。
在本发明的并入可程序切换器的层级式电路设计中，举例来说，第一功能区块51及第二功能区块52所在处可定为第X层级，而涵盖(enclose)第X层级区块的功能区块20所在处可定为第X+1层级。第X层级的功能区块可能包括如同切换器50的单晶体管切换器。同时，此电路设计中当可包括更高层级或更低层级的区块，其具有切换器或不具有切换器皆可。功能区块中的各电路单元可以由晶体管、二极管、电容器、导电体及其它集成电路的基本器件所构成，并也可包括其它功能区块。功能区块51及52实质上包括许多互连的电路单元以执行各种逻辑功能。在多个实施例中，功能区块是硬件布线的逻辑单元，例如是中央处理单元或存储器阵列。另一实施例中功能区块则是可设定的逻辑部，例如是可程序化栅极阵列模块或可程序化逻辑器件模块。另外，箭号48、49表示功能区块51及52可与其它电路或其它功能模块互连。
在本例中，单晶体管可程序切换器50为一具有源极53及漏极54的硅/氧化硅/氮化硅/氧化硅/硅(SONOS)晶体管，其中控制栅极55与供能导体56耦接。SONOS晶体管的资料储存单元由一氮化硅电荷可程序化层57所构成。晶体管50的漏极54与第一节点58耦接，且源极53与第二节点59耦接。第一节点58耦接至第一功能区块51中的电路单元，而第二节点59耦接至第二功能区块52中的电路单元。
虽然图2A中仅绘示单一个可程序切换器，但在本发明典型的应用中采用许多个可程序化开关，也就是图2所示的用以控制可程序切换器的支持电路可为器件上许多可程序切换器所共享。
支持电路中包括用来程序化及擦除切换器，以及在不同操作模式下连接各部分的电路。此种支持电路包括高电压产生器65、状态机(state machine)/译码器66，以及可控制的连接器69、70、71。此支持电路同时包括供能导体56，以及分别耦接于连接器70及节点58之间和连接器71及节点59之间的电压传导体72和73。控制及电源线75～79由功能区块20的外连接至功能区块51及52，并连接至可控制的连接器69、70、71。
图2B绘示图2A中可程序切换器的支持电路，其为集成电路中各功能区块间的许多相同的可程序切换器所共有。此共有电路系统包括高电压产生器65及状态机/译码器66，其用以供应电能并控制由导线80及81传送至功能区块的信号。如此，导线80及81即能传送信号至图2A的导线75～79上。该些信号包括控制连接器69～71及提供电能给连接器69～71的控制信号，其用来控制可程序切换器50的电荷储存结构的充电与放电，以及功能区块的逻辑操作过程中可程序切换器的操作模式。
在本发明的一实施例中，施加于连接器69上以供应至供能导体56的供能电压例如以一充电泵加以提升，使其值较欲传送过切换器50的电压至少高出一个临界电压，以使传送过切换器50所造成的电压损耗可减至最小，甚或减至0。实质上，切换器的输出电压值是在完整的正负轨区间内(full rail-to-rail output voltage)，且该电压施加于功能区块51与52上。举例来说，当由导线75施加至功能区块51上的电源电压为3V时，供能导体56上的提升后的电压可约为4.5V。如此，当切换器50设定为连接节点58及59时，即可令在接地电位及3V之间切换的信号由节点58传送至59，而没有严重的功率损耗。
高电压产生器65经过连接器70、71与电压传导体72、73供应程序化及擦除所需的电能至节点58及59。状态机/译码器66同时传送信号至连接器70、71。在一例示的系统中，此控制信号的电位位准足够高而可作为通过晶体管(pass transistor)的栅极电压，使其在没有严重电压损耗的情形下传送电能至导线72及73上，而令器件的操作更有效率。
连接器69、70、71用来支持切换器50的程序化及擦除操作，并用来在功能区块51、52进行逻辑操作时，施加供能电压至切换器50的控制栅极55上。
在功能区块51、52进行逻辑操作时，其上施加有电能。此时连接器70、71设为开路，以隔绝高电压产生器66与节点58、59，而连接器69闭路以施加供能电压至供能导体56上。
另外，在各功能区块进行逻辑操作时，如果供能电压高于SONOS晶体管的临界电压(由氮化硅层57中所储存的电荷量所决定)，则晶体管即会开启而连接节点58、59，其状态为两单向状态之一，或是双向状态。如果供能电压低于SONOS晶体管的临界电压(由氮化硅层37中所储存的电荷量所决定)，则晶体管呈关闭状态，切换器50为开路，使得节点58、59不连接。
在程序化及擦除可程序切换器50的过程中，连接器70及71与高电压产生器65并用，以控制施加至节点58及59的电压。同时，状态机/译码器66开始运作，以确使施加至功能区块51及52内的电路单元的电压不致干扰程序化及擦除过程。同时，连接器69也开始运作，以控制程序化及擦除过程中施加至控制栅极55上的控制电压。
图3及图4分别绘示一SONOS器件的程序化及擦除操作过程，其用作本发明的可程序切换器。如图3所示，SONOS器件100有一耦接至第一节点101的漏极、耦接至第二节点102的源极，以及耦接至供能导体103的控制栅极。其中，第一节点101耦接至电路单元104与105，其在本例中为二晶体管，其耦接于接地端106及电源供应端107之间，而其栅极则与第一节点101耦接。第二节点102耦接至电路单元108及109，其在此例中亦为二晶体管，其耦接于接地端110及电源供应端111之间，而第二节点102则耦接于晶体管108的源极与晶体管109的漏极之间。如图3所示，在程序化过程中，程序化电路系统开始运作而分别施加电压至源极侧、漏极侧或是两侧，以使电子注入SONOS器件110的氮化硅层115中。在此例中，在控制栅极103及漏极上施加5V的电压，并令源极接地，以使电子注入漏极侧。在此程序化操作过程中，电源供应端107及111并不与电源供应器连接，如图中”X”记号所示，使得供应至电路单元的电力不致干扰程序化操作过程。
再者，电路单元104及105上也可加上一耐压结构，以使电路单元104及105可以耐受程序化操作过程中节点101上的高电压。在本例中，该结构包括以粗黑线116及117表示的厚栅绝缘层。此厚栅绝缘层实质上是由氧化硅构成，其具有足够厚度以耐受节点101上的高电压。举例来说，在符合集成电路的标准设计规则的传统晶体管中，作为栅绝缘层的氧化硅层的厚度约为100
Figure C0212210700241
在本例中，厚绝缘层116与117可以是厚度约200
Figure C0212210700242
的二氧化硅层。不过，此厚绝缘层的确实厚度依此技艺中所周知的材料的特性而变，使其可以耐受程序化或擦除过程中所施加的高电压。此外，本发明也可采用其它的耐高电压结构，以使功能区块中的电路单元可以耐受高电压。
图4绘示自氮化硅层115中擦除(或排除)电子时的组态。在擦除操作中，切断供输至电源供应端107及111的电源，并分别经过节点101与102在源极与漏极上施加5V或以上的电压，同时令控制栅极接地。
图5与图6分别绘示图3/图4中的器件在已擦除的低临界电压状态(三导通状态之一)与已程序化的高临界电压状态时的运作情形。如图5所示，器件100处于低临界电压状态，而在应用切换器100的集成电路的逻辑操作中，切断电压传导体120、121与用于程序化及擦除的高电压电路系统之间的连接。此时电能施加至电源供应端107及111上，且供能导体施加供能电压至控制栅极上。因为器件100具有低临界电压，故其呈现开启状态，使信号可在节点101与102之间传送，其模式为两单向模式之一或是双向模式。本例中导电体103上的供能电压设为约4.5V，而电路单元上的电源供应约为3V。如此，导电体103上的电压即至少较电路单元的电源供应端高出一个SONOS晶体管100的临界电压。如此，经过切换器100所造成的压降即可减至最低，甚或是0，使得切换器100可以尽量提供完全的正负轨间摆荡(full rail-to-rail swing)功能。
请参照图6，其绘示器件100处于高临界电压状态(或已程序化状态)下的操作情形。在本例中，SONOS晶体管100的临界电压高于供能导体103所施加的4.5V，故SONOS晶体管100呈关闭状态，而阻断节点101及102之间的信号传送。
SONOS存储单元系使用为图2A的结构中的可程序切换器50。如图所示，功能区块51与52以可程序切换器50相连。SONOS可程序化器件50一开始即被擦除而成为”11”状态，其表示切换器开启而可作双向传送。如欲完全隔离功能区块51及52，SONOS可程序化器件50必须程序化为”00”状态。如欲令信号可由节点59侧的源极53至节点58侧的漏极54作单向传送，则必须擦除SONOS器件50的源极侧，而将器件50设定为”01”状态。反之，如欲令信号可由节点58侧的漏极54至节点59侧的源极53作单向传送，则必须擦除SONOS器件50的漏极侧，而将器件50设定为”10”状态。程序化及擦除一个典型的SONOS器件50所需的各偏压列于表1中。
表1
Figure C0212210700261
使用SONOS存储单元之类的非挥发性存储单元作为可程序切换器时，由于其具有单向及双向的特性，故可作为4状态的控制切换器或内联机器件。请参照图7，其绘示此种SONOS存储单元在总线设定结构(bus configuration structure)中的应用。如图7所示，总线200具有设定为开启的双向连接状态的第一SONOS存储单元201、设定为开启的总线至电路单元单向连接状态的第二SONOS存储单元202、设定为开启的电路单元至总线单向连接状态的第三SONOS存储单元203，以及设定为关闭状态的第四SONOS存储单元204。
请参照图8，其绘示此种SONOS存储单元应用于集成电路300中的输入/输出(I/O)部件的情形。如图8所示，集成电路300具有设定为开启而双向连接I/O脚位305的第一SONOS存储单元301、设定为开启的电路至I/O脚位306单向连接状态的第二SONOS存储单元302、设定为开启的I/O脚位307至电路单向连接状态的第三SONOS存储单元303，以及设定为关闭状态而阻断I/O脚位308的第四SONOS存储单元404。另外，驱动器及静电放电电路(未显示)也可置于SONOS存储单元的任一侧，以因应特殊的用途。再者，SONOS存储单元的尺寸可作适当调整，以配合I/O操作所需的电流及电压，而多个SONOS存储单元并联使用的做法也是可行的。
虽然本发明已以一较佳实施例公开如上，然其并非用以限定本发明，任何熟悉此技术者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视权利要求书所界定者为准。

Claims (44)

1. 一种可程序切换器，用于一可设定的集成电路，其特征在于：该可程序切换器包括：
一第一节点与一第二节点，与该集成电路中相对应的电路单元耦接；
一非挥发性可程序化晶体管，其具有一漏极、一源极、一栅极与一资料储存结构，其中该漏极与该第一及第二节点耦接，该源极与该第一及第二节点的另一者耦接，该栅极与一供能导体耦接，且该资料储存结构至少可储存两种状态，而该非挥发性可程序化晶体管在一第一状态下容许信号由该第一节点至该第二节点作单向传送，且在一第二状态下阻断信号传送，其中在该第一状态时，信号不能从该第二节点传送至该第一节点。
2. 如权利要求1所述的可程序切换器，其特征在于：其中该资料储存结构可储存四种状态，其中尚包括容许信号由该第二节点至该第一节点作单向传送的第三状态，以及容许信号在该第一与第二节点间作双向传送的第四状态，其中在该第三状态时，信号不能从该第一节点传送至该第二节点。
3. 如权利要求1所述的可程序切换器，其特征在于：其中该资料储存结构包括一埋入复数层绝缘层之间的氮化硅层。
4. 如权利要求1所述的可程序切换器，其特征在于：还包括一耦接至该供能导体的充电泵，该充电泵在该集成电路进行逻辑操作时产生一提升电压。
5. 如权利要求1所述的可程序切换器，其特征在于：还包括一耦接至该供能导体的充电泵，该充电泵在该集成电路进行逻辑操作时提供一提升电压至该供能导体上，该提升电压与该电路单元的电源电位相比较下，至少要高出一个该非挥发性可程序化晶体管的临界电压。
6. 如权利要求4所述的可程序切换器，其特征在于：其中该资料储存结构可储存四种状态，其中尚包括容许信号由该第二节点至该第一节点作单向传送的第三状态，以及容许信号在该第一与第二节点间作双向传送的第四状态，其中在该第三状态时，信号不能从该第一节点传送至该第二节点。
7. 如权利要求4所述的可程序切换器，其特征在于：其中该资料储存结构包括一埋入复数层绝缘层之间的氮化硅层。
8. 一种可程序切换器，用于一可设定的集成电路，其特征在于：该可程序切换器包括：
一第一节点与一第二节点，与该集成电路中相对应的电路单元耦接；
一非挥发性电荷可程序化晶体管，其具有一漏极、一源极、一栅极与一资料储存结构，其中该漏极与该第一及第二节点的其中之一耦接，该源极与该第一及第二节点的另一者耦接，该栅极与一供能导体耦接，且该资料储存结构至少可储存两种状态，而该非挥发性电荷可程序化晶体管在一第一状态下容许信号由该第一节点至该第二节点作单向传送，且在一第二状态下阻断信号传送，其中在该第一状态时，信号不能从该第二节点传送至该第一节点；
一程序化电路系统，其耦接至该第一及第二节点和该供能导体，以施加足够的电压将电子注入或排出该资料储存结构，从而程序化该非挥发性电荷可程序化晶体管。
9. 如权利要求8所述的可程序切换器，其特征在于：其中该资料储存结构可储存四种状态，其中尚包括容许信号由该第二节点至该第一节点作单向传送的第三状态，以及容许信号在该第一与第二节点间作双向传送的第四状态，其中在该第三状态时，信号不能从该第一节点传送至该第二节点。
10. 如权利要求8所述的可程序切换器，其特征在于：其中该资料储存结构包括一埋入复数层绝缘层之间的氮化硅层。
11. 如权利要求8所述的可程序切换器，其特征在于：其中该程序化电路系统包括一耦接至该第一节点的第一电压传导体，以及一耦接至该第二节点的第二电压传导体。
12. 如权利要求8所述的可程序切换器，其特征在于：其中与该第一节点耦接的该电路单元包括一可耐受该程序化电路系统所施加的电压的栅极绝缘层。
13. 如权利要求8所述的可程序切换器，其特征在于：其中与该第一节点耦接的该电路单元包括一晶体管，该晶体管具有一耦接至该第一节点的栅极，并具有一适于耐受该程序化电路系统所施加的电压的栅极绝缘层。
14. 如权利要求8所述的可程序切换器，其特征在于：其中与该第一节点耦接的该电路单元包括一晶体管，该晶体管具有一耦接至该第一节点的栅极，并具有一栅极绝缘层，该栅极绝缘层是由一二氧化硅层所构成，其具有足够厚度以耐受该程序化电路系统所施加的电压。
15. 如权利要求8所述的可程序切换器，其特征在于：其中该程序化电路系统包括一逻辑部，该逻辑部切断电源至与该第一及该第二节点二者之一耦接的该电路单元之间的连接，同时施加能量以自该非挥发性电荷可程序化晶体管的该资料储存结构中移除电子。
16. 如权利要求8所述的可程序切换器，其特征在于：其中该程序化电路系统包括一逻辑部，该逻辑部切断电源与耦接该第一节点的该电路单元之间的连接，并切断电源与耦接该第二节点的该电路单元之间的连接，同时施加能量以自该非挥发性电荷可程序化晶体管的该资料储存结构中移除电子。
17. 如权利要求8所述的可程序切换器，其特征在于：其中该程序化电路系统包括一逻辑部，该逻辑部切断电源至与该第一及该第二节点二者之一耦接的该电路单元之间的连接，同时施加能量以于该非挥发性电荷可程序化晶体管的该资料储存结构中注入电子。
18. 如权利要求8所述的可程序切换器，其特征在于：其中该程序化电路系统包括一逻辑部，该逻辑部切断电源与耦接该第一节点的该电路单元之间的连接，并切断电源与耦接该第二节点的该电路单元之间的连接，同时施加能量以于该非挥发性电荷可程序化晶体管的该资料储存结构中注入电子。
19. 如权利要求8所述的可程序切换器，其特征在于：还包括一耦接至该供能导体的充电泵，其在该集成电路进行逻辑操作时产生一提升电压。
20. 如权利要求8所述的可程序切换器，其特征在于：还包括一耦接至该供能导体的充电泵，其在该集成电路进行逻辑操作时提供一提升电压至该供能导体上，该提升电压与该电路单元的电源电位相比较下，至少要高出一个该非挥发性电荷可程序化晶体管的临界电压。
21. 如权利要求8所述的可程序切换器，其特征在于：其中该程序化电路系统包括一耦接至该第一节点的第一电压传导体，一耦接至该第二节点的第二电压传导体，以及一逻辑部，该逻辑部在该集成电路进行逻辑操作时，切断该第一电压传导体与该第一节点的连接，切断该第二电压传导体与该第二节点的连接。
22. 一种可程序切换器，用于一可设定的集成电路，其特征在于：该可程序切换器包括：
一第一节点与一第二节点，与该集成电路中相对应的电路单元耦接；
一非挥发性电荷可程序化晶体管，其具有一漏极、一源极、一栅极与一资料储存结构，其中该漏极与该第一及第二节点两者之一耦接，该源极与该第一及第二节点的另一者耦接，该栅极与一供能导体耦接，且该资料储存结构至少可储存两种状态，而该非挥发性可程序化晶体管在一第一状态下容许信号由该第一节点至该第二节点作单向传送，且在一第二状态下阻断信号传送，其中在该第一状态时，信号不能从该第二节点传送至该第一节点；
一程序化电路系统，其耦接至该第一及第二节点和该供能导体，以施加足够的电压将电子注入或排出该资料储存结构，从而程序化该非挥发性电荷可程序化晶体管，该程序化电路系统并包括：
一耦接至该第一节点的第一电压传导体，一耦接至该第二节点的第二电压传导体，以及一第一逻辑部，该第一逻辑部在该集成电路进行逻辑操作时，切断该第一电压传导体与该第一节点的连接，切断该第二电压传导体与该第二节点的连接；
一第二逻辑部，该第二逻辑部切断电源至与该第一及该第二节点二者之一耦接的该电路单元之间的连接，同时施加能量以对该非挥发性电荷可程序化晶体管的该资料储存结构中进行注入电子或移除电子该两种操作中的至少一种；
一充电泵，其耦接至该供能导体，并在该集成电路进行逻辑操作时提供一提升电压至该供能导体上，该提升电压与该电路单元的电源电位相比较下，至少要高出一个该非挥发性电荷可程序化晶体管的临界电压；其中
与该第一节点耦接的该电路单元包括一晶体管，该晶体管具有一耦接至该第一节点的栅极，并具有一适于耐受该程序化电路系统所施加的电压的栅极绝缘层。
23. 如权利要求22所述的可程序切换器，其特征在于：其中该资料储存结构可储存四种状态，其中尚包括容许信号由该第二节点至该第一节点作单向传送的第三状态，以及容许信号在该第一与第二节点间作双向传送的第四状态，其中在该第三状态时，信号不能从该第一节点传送至该第二节点。
24. 如权利要求22所述的可程序切换器，其特征在于：其中该资料储存结构包括一埋入复数层绝缘层之间的氮化硅层。
25. 如权利要求22所述的可程序切换器，其特征在于：其中该栅极绝缘层包括一氧化硅层，该氧化硅层具有足够厚度以耐受该程序化电路系统所施加的电压。
26. 如权利要求22所述的可程序切换器，其特征在于：其中该程序化电路系统包括引发Fowler-Nordheim隧穿效应的资源，以自该非挥发性电荷可程序化晶体管的该资料储存结构中移除电荷。
27. 如权利要求22所述的可程序切换器，其特征在于：其中该程序化电路系统包括引发Fowler-Nordheim隧穿效应的资源，以于该非挥发性电荷可程序化晶体管的该资料储存结构中注入电荷。
28. 一种集成电路，其特征在于：包括：
一可设定逻辑部；
用于该可设定逻辑部的复数个可程序切换器，该可程序切换器可以设定该可设定逻辑部中的各单元电路之间的连接，其中至少有一个可程序切换器包括：
一第一节点与一第二节点，与该集成电路中相对应的电路单元耦接；
一非挥发性电荷可程序化晶体管，其具有一漏极、一源极、一栅极与一资料储存结构，其中该漏极与该第一及第二节点两者之一耦接，该源极与该第一及第二节点的另一者耦接，该栅极与一供能导体耦接，且该资料储存结构至少可储存两种状态，而该非挥发性可程序化晶体管在一第一状态下容许信号由该第一节点至该第二节点作单向传送，且在一第二状态下阻断信号传送，其中在该第一状态时，信号不能从该第二节点传送至该第一节点；
一程序化电路系统，其耦接至该至少一可程序切换器的该第一及第二节点和该供能导体，以施加足够的电压将电子注入或排出该资料储存结构，从而程序化该非挥发性电荷可程序化晶体管。
29. 如权利要求28所述的集成电路，其特征在于：其中该资料储存结构可储存四种状态，其中尚包括容许信号由该第二节点至该第一节点作单向传送的第三状态，以及容许信号在该第一与第二节点间作双向传送的第四状态，其中在该第三状态时，信号不能从该第一节点传送至该第二节点。
30. 如权利要求28所述的集成电路，其特征在于：其中该资料储存结构包括一埋入复数层绝缘层之间的氮化硅层。
31. 如权利要求28所述的集成电路，其特征在于：其中该程序化电路系统包括一耦接至该第一节点的第一电压传导体，以及一耦接至该第二节点的第二电压传导体。
32. 如权利要求28所述的集成电路，其特征在于：其中与该第一节点耦接的该电路单元包括一可耐受该程序化电路系统所施加的电压的栅极绝缘层。
33. 如权利要求28所述的集成电路，其特征在于：其中与该第一节点耦接的该电路单元包括一晶体管，该晶体管具有一耦接至该第一节点的栅极，并具有一适于耐受该程序化电路系统所施加的电压的栅极绝缘层。
34. 如权利要求28所述的集成电路，其特征在于：其中与该第一节点耦接的该电路单元包括一晶体管，该晶体管具有一耦接至该第一节点的栅极，并具有一栅极绝缘层，该栅极绝缘层包括一二氧化硅层，其具有足够厚度以耐受该程序化电路系统所施加的电压。
35. 如权利要求28所述的集成电路，其特征在于：其中该程序化电路系统包括引发Fowler-Nordheim隧穿效应的资源，以自该非挥发性电荷可程序化晶体管的该资料储存结构中移除电荷。
36. 如权利要求28所述的集成电路，其特征在于：其中该程序化电路系统包括引发Fowler-Nordheim隧穿效应的资源，以于该非挥发性电荷可程序化晶体管的该资料储存结构中注入电荷。
37. 如权利要求28所述的集成电路，其特征在于：其中该程序化电路系统包括一逻辑部，该逻辑部切断电源至与该第一及该第二节点二者之一耦接的该电路单元之间的连接，同时施加能量以自该非挥发性电荷可程序化晶体管的该资料储存结构中移除电子。
38. 如权利要求28所述的集成电路，其特征在于：其中该程序化电路系统包括一逻辑部，该逻辑部切断电源与耦接该第一节点的该电路单元之间的连接，并切断电源与耦接该第二节点的该电路单元之间的连接，同时施加能量以自该非挥发性电荷可程序化晶体管的该资料储存结构中移除电子。
39. 如权利要求28所述的集成电路，其特征在于：其中该程序化电路系统包括一逻辑部，该逻辑部切断电源至与该第一及该第二节点二者之一耦接的该电路单元之间的连接，同时施加能量以于该非挥发性电荷可程序化晶体管的该资料储存结构中注入电子。
40. 如权利要求28所述的集成电路，其特征在于：其中该程序化电路系统包括一逻辑部，该逻辑部切断电源与耦接该第一节点的该电路单元之间的连接，并切断电源与耦接该第二节点的该电路单元之间的连接，同时施加能量以于该非挥发性电荷可程序化晶体管的该资料储存结构中注入电子。
41. 如权利要求28所述的集成电路，其特征在于：还包括一耦接至该供能导体的充电泵，其在该集成电路进行逻辑操作时产生一提升电压。
42. 如权利要求28所述的集成电路，其特征在于：还包括一耦接至该供能导体的充电泵，其在该集成电路进行逻辑操作时提供一提升电压至该供能导体上，该提升电压与该电路单元的电源电位相比较下，至少要高出一个该非挥发性电荷可程序化晶体管的临界电压。
43. 如权利要求28所述的集成电路，其特征在于：其中该程序化电路系统包括一耦接至该第一节点的第一电压传导体，一耦接至该第二节点的第二电压传导体，以及一逻辑部，该逻辑部在该集成电路进行逻辑操作时，切断该第一电压传导体与该第一节点的连接，切断该第二电压传导体与该第二节点的连接。
44. 如权利要求28所述的集成电路，其特征在于：其中该可设定逻辑部包括可程序化的逻辑器件。
CNB021221073A 2001-06-01 2002-05-30 单个单元可程序切换器及集成电路 Expired - Fee Related CN100409368C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/873,153 US6577161B2 (en) 2001-06-01 2001-06-01 One cell programmable switch using non-volatile cell with unidirectional and bidirectional states
US09/873,153 2001-06-01

Publications (2)

Publication Number Publication Date
CN1389876A CN1389876A (zh) 2003-01-08
CN100409368C true CN100409368C (zh) 2008-08-06

Family

ID=25361076

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021221073A Expired - Fee Related CN100409368C (zh) 2001-06-01 2002-05-30 单个单元可程序切换器及集成电路

Country Status (3)

Country Link
US (1) US6577161B2 (zh)
CN (1) CN100409368C (zh)
TW (1) TW556213B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW552511B (en) * 2002-04-04 2003-09-11 Via Tech Inc Bus for supporting plural signal line states and its switching method
US6774667B1 (en) * 2002-05-09 2004-08-10 Actel Corporation Method and apparatus for a flexible chargepump scheme for field-programmable gate arrays
KR101005358B1 (ko) 2002-05-13 2010-12-30 페어차일드 세미컨덕터 코포레이션 직렬화기 및 비직렬화기 기능을 갖는 교차점 스위치
DE102005036066B3 (de) * 2005-08-01 2006-09-21 Siemens Ag Bauelement mit einer in ihrer Funktionalität konfigurierbaren Schaltungsanordnung
US7816947B1 (en) 2008-03-31 2010-10-19 Man Wang Method and apparatus for providing a non-volatile programmable transistor
TWI423261B (zh) * 2009-10-27 2014-01-11 Acer Inc A method of making SONOS transistors both switch and memory
US8952723B2 (en) * 2013-02-13 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device and semiconductor device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5015885A (en) * 1986-09-19 1991-05-14 Actel Corporation Reconfigurable programmable interconnect architecture
US5739569A (en) * 1991-05-15 1998-04-14 Texas Instruments Incorporated Non-volatile memory cell with oxide and nitride tunneling layers
US5761120A (en) * 1996-08-27 1998-06-02 Peng; Jack Zezhong Floating gate FPGA cell with select device on drain
US5821581A (en) * 1991-01-17 1998-10-13 Texas Instruments Incorporated Non-volatile memory cell structure and process for forming same
CN1196134A (zh) * 1995-07-25 1998-10-14 Btr公司 用于可编程逻辑的可编程非易失双向开关
CN1249518A (zh) * 1998-09-30 2000-04-05 日本电气株式会社 非易失性半导体存储器件

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4879688A (en) 1985-03-04 1989-11-07 Lattice Semiconductor Corporation In-system programmable logic device
US5042004A (en) 1986-03-06 1991-08-20 Advanced Micro Devices, Inc. Programmable logic device with subroutine stack and random access memory
US5227335A (en) 1986-11-10 1993-07-13 At&T Bell Laboratories Tungsten metallization
US4870470A (en) 1987-10-16 1989-09-26 International Business Machines Corporation Non-volatile memory cell having Si rich silicon nitride charge trapping layer
US4871930A (en) 1988-05-05 1989-10-03 Altera Corporation Programmable logic device with array blocks connected via programmable interconnect
US5028810A (en) 1989-07-13 1991-07-02 Intel Corporation Four quadrant synapse cell employing single column summing line
US5117389A (en) 1990-09-05 1992-05-26 Macronix International Co., Ltd. Flat-cell read-only-memory integrated circuit
US5200355A (en) 1990-12-10 1993-04-06 Samsung Electronics Co., Ltd. Method for manufacturing a mask read only memory device
US5251169A (en) 1991-05-06 1993-10-05 Lattice Semiconductor Corporation Non-volatile erasable and programmable interconnect cell
US5260610A (en) 1991-09-03 1993-11-09 Altera Corporation Programmable logic element interconnections for programmable logic array integrated circuits
JP2863661B2 (ja) 1991-12-16 1999-03-03 株式会社東芝 読出専用メモリ
US5247478A (en) 1992-03-06 1993-09-21 Altera Corporation Programmable transfer-devices
JP2845414B2 (ja) 1992-09-18 1999-01-13 シャープ株式会社 半導体読み出し専用メモリ
US5523964A (en) 1994-04-07 1996-06-04 Symetrix Corporation Ferroelectric non-volatile memory unit
WO1996001499A1 (en) 1994-07-05 1996-01-18 Zycad Corporation A general purpose, non-volatile reprogrammable switch
JP2643896B2 (ja) 1995-02-23 1997-08-20 日本電気株式会社 半導体メモリ
KR100192430B1 (ko) 1995-08-21 1999-06-15 구본준 비휘발성 메모리 및 이 비휘발성 메모리를 프로그램하는 방법
US6005806A (en) 1996-03-14 1999-12-21 Altera Corporation Nonvolatile configuration cells and cell arrays
US5949710A (en) 1996-04-10 1999-09-07 Altera Corporation Programmable interconnect junction
US6023564A (en) 1996-07-19 2000-02-08 Xilinx, Inc. Data processing system using a flash reconfigurable logic device as a dynamic execution unit for a sequence of instructions
US5768192A (en) 1996-07-23 1998-06-16 Saifun Semiconductors, Ltd. Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping
US5825202A (en) 1996-09-26 1998-10-20 Xilinx, Inc. Integrated circuit with field programmable and application specific logic areas
KR100226746B1 (ko) 1996-12-30 1999-10-15 구본준 다중비트셀의데이타센싱장치및방법
US5731608A (en) 1997-03-07 1998-03-24 Sharp Microelectronics Technology, Inc. One transistor ferroelectric memory cell and method of making the same
US5901330A (en) 1997-03-13 1999-05-04 Macronix International Co., Ltd. In-circuit programming architecture with ROM and flash memory
US5904565A (en) 1997-07-17 1999-05-18 Sharp Microelectronics Technology, Inc. Low resistance contact between integrated circuit metal levels and method for same
US6768165B1 (en) 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
US5944593A (en) 1997-09-01 1999-08-31 United Microelectronics Corp. Retainer ring for polishing head of chemical-mechanical polish machines
US5995744A (en) 1997-11-24 1999-11-30 Xilinx, Inc. Network configuration of programmable circuits
US6102963A (en) 1997-12-29 2000-08-15 Vantis Corporation Electrically erasable and reprogrammable, nonvolatile integrated storage device with in-system programming and verification (ISPAV) capabilities for supporting in-system reconfiguring of PLD's
US6028445A (en) 1997-12-30 2000-02-22 Xilinx, Inc. Decoder structure and method for FPGA configuration
US6049222A (en) 1997-12-30 2000-04-11 Xilinx, Inc Configuring an FPGA using embedded memory
US6272655B1 (en) * 1998-06-11 2001-08-07 Actel Corporation Method of reducing test time for NVM cell-based FPGA
TW386314B (en) 1998-09-19 2000-04-01 United Microelectronics Corp Structure of low power, high efficiency programmable erasable non-volatile memory cell and production method thereof
KR100283909B1 (ko) 1998-12-15 2001-03-02 김영환 비휘발성 메모리의 전하 이득 스트레스 테스트 회로 및 그 테스트 방법
US6181597B1 (en) 1999-02-04 2001-01-30 Tower Semiconductor Ltd. EEPROM array using 2-bit non-volatile memory cells with serial read operations

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5015885A (en) * 1986-09-19 1991-05-14 Actel Corporation Reconfigurable programmable interconnect architecture
US5821581A (en) * 1991-01-17 1998-10-13 Texas Instruments Incorporated Non-volatile memory cell structure and process for forming same
US5739569A (en) * 1991-05-15 1998-04-14 Texas Instruments Incorporated Non-volatile memory cell with oxide and nitride tunneling layers
CN1196134A (zh) * 1995-07-25 1998-10-14 Btr公司 用于可编程逻辑的可编程非易失双向开关
US5761120A (en) * 1996-08-27 1998-06-02 Peng; Jack Zezhong Floating gate FPGA cell with select device on drain
CN1249518A (zh) * 1998-09-30 2000-04-05 日本电气株式会社 非易失性半导体存储器件

Also Published As

Publication number Publication date
CN1389876A (zh) 2003-01-08
US6577161B2 (en) 2003-06-10
TW556213B (en) 2003-10-01
US20020190750A1 (en) 2002-12-19

Similar Documents

Publication Publication Date Title
CN1389874B (zh) 使用非易失性单元的单个单元可编程切换器
CN101373635B (zh) 非易失存储器件
US5346842A (en) Method of making alternate metal/source virtual ground flash EPROM cell array
KR100397062B1 (ko) 프로그램가능논리디바이스용프로그램가능비휘발성양방향스위치
JP2004281971A (ja) 集積回路
US9007838B2 (en) Semiconductor integrated circuit having a permanently conductive non-volatile memory element
CN100409368C (zh) 单个单元可程序切换器及集成电路
JP2001068558A (ja) 半導体集積回路装置
EP0874401A2 (en) Semiconductor device having a protective wiring layer
CA1267726A (en) Electrically alterable non-volatile memory device
CN101145575A (zh) 非易失性存储单元及阵列
KR960035650A (ko) 반도체 기억장치
CN100394512C (zh) 可编程切换器及集成电路
US6512694B2 (en) NAND stack EEPROM with random programming capability
CN101441889A (zh) Otp存储器单元及其读取和编程方法
JPS58191463A (ja) 集積回路高電圧分配方法及び装置
EP0387102A2 (en) Semi-conductor non-volatile memory and method of writing the same
EP1814121A1 (en) Non-volatile EEPROM type memory architecture
KR100368317B1 (ko) 플래쉬 메모리 소자의 코드저장 셀
US5247476A (en) Semiconductor memory device having a mask rom and a prom
US20030081455A1 (en) Floating gate programmable cell array for standard CMOS
US5852313A (en) Flash memory cell structure having a high gate-coupling coefficient and a select gate
US20060216887A1 (en) The memory cell and cell array for embedded system
CN1294709A (zh) 用于将未使用的配置位掉电以将功率消耗降到最小的电路
JP2870284B2 (ja) 電気的に消去可能な不揮発性半導体記憶装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080806

Termination date: 20190530

CF01 Termination of patent right due to non-payment of annual fee