TW556213B - One cell programmable switch using non-volatile cell with unidirectional and bidirectional states - Google Patents

One cell programmable switch using non-volatile cell with unidirectional and bidirectional states Download PDF

Info

Publication number
TW556213B
TW556213B TW091110856A TW91110856A TW556213B TW 556213 B TW556213 B TW 556213B TW 091110856 A TW091110856 A TW 091110856A TW 91110856 A TW91110856 A TW 91110856A TW 556213 B TW556213 B TW 556213B
Authority
TW
Taiwan
Prior art keywords
node
circuit
programmable
charge
item
Prior art date
Application number
TW091110856A
Other languages
English (en)
Inventor
Albert Sun
Eric Sheu
Ying-Che Lo
Original Assignee
Macronix Int Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix Int Co Ltd filed Critical Macronix Int Co Ltd
Application granted granted Critical
Publication of TW556213B publication Critical patent/TW556213B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748—Structural details of configuration resources
    • H03K19/17772—Structural details of configuration resources for powering on or off
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G11C16/0475—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS] comprising two or more independent storage sites which store independent data
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17736—Structural details of routing resources
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/1778—Structural details for adapting physical parameters

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Logic Circuits (AREA)
  • Non-Volatile Memory (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

556213 五、發明說明（1) 本發明是有關一種用於積體電路之可程式切換器，盆 中積體電路例如是可設定（conHgurabie)之單曰、 八 =場可程式化之問陣列，或其他使用可程；二；= 連接電路單元的元件。 、為木 藝說明 可程式切換器係廣泛使用於多種電路元件中，拉 以現場程式化閉陣列為例，其 條ίΐίϊ早元及佈線内連線所構成之陣列，1包含數千 式切程式化切換器的可程式内連線。冑-個可程 電路或不連通數個電路單元，例如是兩個邏輯 中的卽點，或是電路中數個模組間的佈線内連線。 類似ϋΓΠ程式化閘陣列之外’可程式切換器及其他 計上，1i ί i邏輯部亦可應用至所謂的單晶片系、統的設 4程，；=理器模組、非揮發記憶體模組，以及 之内组’而彳程式切換器可應用☆該些電路模組 <内或之間的内連線上。 單元ί:ϊ ί ΐ中已揭露使用電荷可程式化非揮發記憶體 5二上式切換器的作法，如美國專利Μ 传將、二 5’764 ’ 096 及 US 6, 122, 209 中所述者，其 統與浮置閉極記憶胞併用，以進行後者 麵& i # ^ 二未作。此洋置閘極記憶胞之源極或汲極係 耦接至欲連接或欲切斷的節點· 556213 五、發明說明（2) 作的浮置間極則氣^主 注入或排除電荇夕Ϊ 導線，11此對浮置閘極進行 於高操作以設定其切換狀態。“，對使用 知之電路系# tb Γ :兄的可私式切換器而言，上述習 之電，糸統皆相當龐大且複雜。 俨® 5 : I程式切換器的應用曰漸廣②，且其所岸用之積 體電路的集積度及複雜产 ^ , 積 之面籍；5 % Μ * 雜厪日皿^曰加，如何減少此等切換器 面積及稷雜度即成為一項重要的誤eg . . ^ ^ 龙目丨1曰士 /士 r« 至文W味題。此外，另一項要 欠則疋在使用此等切換器來遠接雷 。— 戈 重的壓降。哥刀換益來連接電路早兀時，不致造成嚴 為此 器，其與 包含一單 至一雙向 包括分別 一非揮發 及第二節 供能導體 構0 ，本發明提出一種單電晶體非揮發性可程式切換 習知元件相較下複雜度較低、面積較小，並至少 向訊號傳送狀態，而在某些實施例中亦可程式化 狀態。此可程式切換器係應用於積體電路中，其 與對應之電路元件耦接的第一及第二節點，以及 性可程式化電晶體。該電晶體之汲極耦接至第一 點二者之一，源極耦接至另一者，閘極耦接至一 (energizing conductor)，並具有一資料儲存結 用於此切換器中的非揮發性可程式化電晶體係為一電 荷:程式化元件（如S0N0S元件，其例如是us 6,〇11，725所 揭露者），其包含兩層氧化層（或其他絕緣層）之間的氮化 石夕層或其他電荷捕捉層（charge-trapping layer)。此電
五、發明說明（3) 晶體可儲存4個狀態，其一是細胞中之訊號可向第一方向 傳送，其二是訊號可向與第一方向相反之第二方向傳送， 其三是訊號可雙向傳送，其四則無訊號傳送（即切換器開 路）。 在本發明之實施例中，前述供能導體係與一充電泵 (charge^ pump)耦接，其係在積體電路進行邏輯操作時 供一升高電壓（boosted voltage)，此升高電壓在一較 實施例中係較該電路單元上之電源電位高出至少一個該 程式化電晶體的臨界電壓（thresh〇ld v〇Uage)，使/ 過該可程式切換器之電壓損耗降至最低，甚至降到〇。、、、 s體電荷可程式化元件作為非揮發性可程式電 =和供能導體，以對電荷儲存結構 ：第 Π = ，、而得以程式化此電荷可程式化元ί 空 程式化電路系統包括用以引發Fowler_ / 。”隧效應以自電荷儲存單元中排除電荷的資源 將e::e入電：i:以引發Fowler_N〇rdheim穿隧效應以 ，電何/主入電何儲存單元中的資源。 如果積體電路中所使用之非揮 = 操：所需…，對欲：線:=二 的耐高電壓《I ;過：：發：可：併入-耦接至該電路單元 财高電壓結構路系統中所使用之 栝了耐文此尚電壓的閘極絕緣層。在實 556213 五、發明說明（4) 施例中，閘極絕緣層基本上係由氧化 ^、 厚度以耐受操作時之高電壓。 ，/、具有—定 π # Ϊ 一實施例中，程式化電路系統包j M i 供應電荷儲存單元之電荷注入或排二;，’其係 時切斷分別輕接至第一第二節點之能量，同 的電源…一實施例中，程式化電：：：：：至少—者 ，耦，之第一電壓傳導體（voltage c〇nduct〇 '、第一節 =點耦接之第二電壓傳導體，以及可在 與第二 操作時切斷第一第二電壓傳導體第_浐進行邏輯 邏輯部。 卽點之連接的 根據本發明再一實施例，本發明之積體 揮發性電荷可程式化記憶胞陣 ^路包括一非 邏Μ雷攸甘丄从> 4汉興此陣列聯通之可轨〜 ，、功月匕係如前述般由積體電路上 又疋 切換器所提供。在一實施例中，可裎土的許夕可程式 揮=所；1;其基本上具有與陣列中Ϊ: 注電何可私式化記憶胞相同之細胞結構。 為讓本發明之上述㈣、特徵、和&點能更 明如；文特舉一較佳實施例，並配合所附圖式，作詳細說 標號說明·· io :積體電路 11:非揮發性記憶體陣列 1 2 :可設定邏輯部 556213 五、發明說明（5) 13: 處 理 器 模組 14: 高 電 壓 源（電何系） 15 長 線 可 程式化内連線 20 功 能 區 塊（第X + 1層） 48 49 • 表 不連結關係之前 號 50 單 電 晶 體可程式切換器 51 第 功 能區塊（第X層） 52 第 二 功 能區塊（第X層） 53 ’ 、54 源 極、沒極 55 控 制 閘 極 56 供 能 導 體（energ i z i ng conductor) 57 氮 化 矽 電荷可程式化層 58 、59 節 點 65 : :高 電 壓 產生器 66 :狀 態 機（state machine )/解碼器 69 、70 > 71 :可控制連接器 72， 、73 ·· 電 壓傳導體（voltage conductor) 75〜 79 ·· 控制及電源線 80 、81 : 導 線 100 : SONOS 元件 1 0 1、1 0 2 :第一節點、第二節點 103 :供能導體（energizing conductor)、控制閘極 104、105 :電路單元 1 0 6、11 0 :接地端
556213 五、發明說明（6) 107、 411 :電源供應端 108、 109 :電路單元或電晶體 11 5 :氮化；ε夕層 11 6、11 7 :厚閘絕緣層 120、121 :電壓傳導體（v〇ltage c〇nduct〇r) 2 0 0 ·匯流排（b u s) 201、202、203、204 :第一至第四 SONOS 細胞 300 :積體電路 301、302、303、304 :第一至第四 SONOS 細胞 305 '306、307、308 : I/O 腳位 CG ·控制閘極 較佳實施例說明： 以下本發明各實施例之詳細說明係參考第1〜8圖為 之’其中第1圖顯示本發明之單晶片系統積體電路丨〇之組 態’其係包含許多個單電晶體可程式切換器。 積體電路10包括數個電路模組11、12、13、14，以及 長線可程式化内連線結構丨5，其係用以控制模組間之内連 線的設定。在此例中，模組丨丨包括一非揮發性記憶體陣 列’例如是本發明實施例中所述之由氧化矽/氮化矽/氧化 石夕（0N0)記憶電晶體所構成之快閃記憶體陣列。他種積體 電路則包括由罩幕式可程式化唯讀記憶胞（Mask R〇M cel 1)、浮置閘極（f 1〇ating gate)記憶胞、動態隨機存取 記憶胞（DRAM cell)、靜態隨機存取記憶胞（SRAM cell)，
9000twf.ptd 第13頁 556213 五 、發明說明（7) 或其他記憶結構為單元所構成之記憶體陣列。 習知的内連線元件皆是雙向設計， 〜開與關之間作切換。铁而，在太菸日月」董广在兩種狀態 I儲存4種狀態的單胞雙位元（2 bits per “丨+ #吏用 相反方向上的另―單二悲第一方向上的單向狀態、 ,,ί β二貫例中僅使用一個單向狀態及阻斷（開路） ，，而在其他實施例中則僅使用斷(開路) 態及阻斷狀態。 H雙向狀 電除二位70儲存單元中，有一種所謂的0Ν0可 =ϋ式化唯，記憶體（0N0 EEPR0M)，其係以半導體/ 矽氮化矽/氧化矽/半導體（S0N0S) 有單胞雙位元之可程式性二主構 、電荷捕捉層置於通道及閘極之間所構成者，而此虎 荷捕捉層雖包含兩層氧切層及其間之氮化 層及氧切層各自皆可為他種功能相仿之絕緣Π a在繪示之範例中，模組12包括可設定之邏輯部 =程式化閉極陣列或其他可程式化之邏輯=模：如 ί例：之模組13係為-處理器模組，例如是二 二以：行特定功能的中央處理單元。模組14包括 :、陳;、二如是充電泵，係、用來程式化及抹除非揮發性記悴 體陣列11，以及由玎姑w 7 ^ 、、 ^ 1 aC ^ 切換器，並係用來提升二呈式化記憶胞所構成之可程式 來k升電Μ。長線可程式化内連線結構i 5
第14頁 556213 五、發明說明（8) 則包括許多導電體及可程式切換器，其係用以連接構 組11、12、13、14之各電路單元。 、 依照圖示，單電晶體可程式切換器係用來設定可嗖 邏輯模組12中之各電路單元之間的連接關係，設定長ς可 私式化内連線1 5及模組1 1、1 2、1 3、1 4中各電路單元之間 的連接關係，設定長線可程式化内連線！ 5中各導線的連接 關係，並且設定獨立於長線可程式化内連線15之外的各模 組間的直接連接關係《此外，雖然第丨圖並未顯示，但此、 積體電路上亦可配置一可程式化輸入/輸出結構以驅動輸 入及輸出腳位。依照本發明，此可程式化輸入/輸出结構 亦可由單電晶體可程式切換器所構成。 本發明之單電晶體可程式切換器之尺寸及電壓驅動能 =係依其所需具備之功能作設計。舉例來說，用於輸入/ 之單電晶體可程式切換器可以具有非常寬且短 的通道’或是將許多個單電晶體可程式切換器並聯使用。 第2A及2B圖冑示本發明 < 一可帛式切冑器及支援電路 二j構。如第2A圖所示，功能區塊2〇中有 =切，器5〇 ’其係用來設定第一功能區塊51之電路單元 能區塊52之電路單元之間的連接關係。此切換器 種狀態’其一是訊號由節點58傳送至節點⑼之 上向傳送狀態，其二是節點59傳送至節點 一第一方向（與第一方向相反）的第二單向僂送狀離，装 二是訊號可在節點58及59間雙向傳送0 1 ^ Η 斷邱咕你、、， j又丨j 1号适的狀態，其四則是阻 斷Λ戒傳送的狀態（即切換器開路）。
556213 五、發明說明（9) 舉例tin::!式切換器的層級式電路設計中， 為第？層V而:Λ 所在,γ ~ 1 〇Se)第Χ層級區塊的功能區塊20 乂層級。第Χ層級之功能區塊可能 包括爭f ®、皁電曰曰體切換器。同時，此電路設計中當可 切換或更低層級的區塊，其具有切換器或不具有 極體益^ I ”力能區塊中的各電路單元可以由電晶體、二 :體j容器、導電體及其他積體電路之基本元件所構 ^ 可包括其他功能區塊。功能區塊Η及Μ基本上包 =夕^連的電路單元以執行各種邏輯功能。在多個實施 ⑽中二功能區塊是硬體佈線的邏輯單元，例如是中央處理 :2 In D己隐體陣列。另一實施例中功能區塊則是可設定的 $ 0 ，例如是可程式化閘極陣列模組或可程式化邏輯元 、組。另外，箭號48、49表示功能區塊5〗及Μ可與其他 電路或其他功能模組互連。 在本例中，單電晶體可程式切換器5〇係為一具有源極 及汲極54的矽/氧化矽/氮化矽/氧化矽/矽（s⑽⑽）電晶 體吹其中控制閘極55係與供能導體56耦接。S0N0S電晶體 之負料儲存單元係由一氮化矽電荷可程式化層5 7所構成。 電=體50之汲極54係與第一節點58耦接，且源極53係與第 二節，5_9耦接。第一節點58係耦接至第一功能區塊“中之 電路單元，而第二節點59係耦接至第二功能區 路單元。 雖然第2 A圖中僅繪示單一個可程式切換器，但在本發
五、發明說明（10) 明典型的應用中係採用許多個可程式化開？，亦即第2圖所 示之用以控制可程式切換器的支援電路可為元件上許多可 程式切換器所共用。 。支援電路中包括用來程式化及抹除切換器，以及在不 ，刼作，式下連接各部分的電路。此種支援電路包括高電 壓產生器65、狀態機（state machine)/解碼器66 ,以及可 $制的連接㈣、7〇、71。此支援電路同時包括供能導體 ，以及分別耦接於連接器70及節點58之間和連接器71及 節點5 9之間的電壓傳導體7 2和7 3。控制及電源線7 5〜7 9係 由功能區塊20之外連接至功能區塊51及52，並連至 制的連接器69、70、71。 役 第2B圖繪示第^圖中可程式切換器之支援電路，盆係 ::體：：：各功能區塊間的許多相同的可程式切換器所 ;=此=有電路系統包括高電壓產生器65及狀態機/解 =66 ’其係用以供應電能並控制由導細及以傳送至功 ί i線如此，導線8〇及81即能傳送訊號至第2A@ 2連接謂~71的控制訊號，#係用來控制可程HI電 :作ΞΙΓ;;、!構的充電與放電，以及功能區塊之邏輯 呆作過程中可程式切換器的操作模式。 在本發明之一實施例中，施加於 供能導體56的供能電壓例如係以 ：f以供應至 值較欲傳送過切換器50之電壓至少高=二;其 使傳送過切換器5。所造成之電壓損耗；減或= 556213 五、發明說明（11) 至〇。基本4上，切換器之輸出電壓值是在完整的正負執區 ，内（full rail-to-rail output voltage)，且該電壓係 軛加於功此區塊5 1與5 2上。舉例來說，當由導線7 5施加至 功能區塊51上的電源電壓為”時，供能導體56上之提升後 的電壓可約為4· 5V。如此，當切換器5〇設定為連接節點58 ^59時，即可令在接地電位及3V之間切換的訊號由節點μ 專送至59，而沒有嚴重的功率損耗。 高電壓產生器65係經由連接器7〇、71與電壓傳 二、_程式化及抹除所需之電能至節點58 J導：態 機/解碼|§66同時傳送訊號至連接器7〇、71。在一例示之 土統中’此㈣電位位準足㈣*可作為通過電晶 體(pass transistor)的閘極電壓，使其在沒有嚴重 相耗之情形下傳送電能至導線72 更有效率。 守㈣及73上，而令兀件之操作 連接器69、70、71係用來支援切換器5〇的程 除操作’並肖來在功能區塊51、52進行邏輯操 ^ 供能電壓至切換器5 0的控制閘極5 5上。 ,、、也口
At 月b =區塊51、52進行邏輯操作時，
此時連接器70、71設為開路，以隔絕高電壓產力生U 與卽點5 8、5 9，而連接器6 9 路以施^ φ 體56上。 以轭加供能電壓至供能導 另外’在各功能區塊進行邏輯择作， 高於S0N0S電晶體的臨界電壓（由氮化展:果供能電壓 荷量所決定），則電晶體即會(開\而所儲存之電 • ㈡间啟而連接節點5 8、5 9，其
556213 五、發明說明（12) 2為兩單向狀態之-’或是雙向狀態。如果供能電壓低 二SONOS電晶體的臨界電壓（由氮化矽層37中所儲存之電荷 =所決定），則電晶體呈關閉狀態，切換器5〇為開路 得節點5 8、5 9不連接。 在程式化及抹除可程式切換器5〇的過程中，連接器7〇 J71係與高電壓產生器65併用，以控制施加至節點58及59 的電壓。同時，狀態機/解碼器66開始運作，以確使施加 至功旎區塊51及5 2内之電路單元的電壓不致干擾程式化及 抹除過程。同時，連接器69亦開始運作，以控制程式化及 抹除過程中施加至控制閘極55上的控制電壓。 第3及第4圖分別繪示一 S0N0S元件的程式化及抹除操 作過程，其係用作本發明之可程式切換器。如第3圖所 示，SONOS元件100有一耦接至第一節點1〇1的汲極、耦接 至第二節點102的源極，以及耦接至供能導體1〇3的控制閘 極。其中，第一節點101係耦接至電路單元104與1〇5，其 在本例中係為二電晶體，其係耦接於接地端丨〇 6及電源供 應端107之間，而其閘極則與第一節點1〇ι耦接。第二節/點 102係輕接至電路單元1〇8及1〇9，其在此例中亦為二電晶 體’其係搞接於接地端11 0及電源供應端11 1之間，而第二 節點102則耦接於電晶體1〇8之源極與電晶體丨09之没極之 間。如第3圖所示，在程式化過程中，程式化電路系統開 始運作而分別施加電壓至源極側、汲極側或是兩側，以使 電子注入SONOS元件11 0的氮化石夕層11 5中。在此例中，係 在控制閘極103及汲極上施加5V之電壓，並令源極接地，
556213 五、發明說明（13) 以使電子注入汲極側。在此程式化操 端107及111並不與電源供應器連接，'如中”’電源供應 示，使得供應至電路單元的電力不致‘二 記號所 程。 慢％式化操作過 再者’電路單元104及1〇5上亦 使電路單元1〇4及105可以财受一耐壓結構，以 亡的高電麼。在本例中，節點1〇丨 不的厚閘絕緣層。此厚閘絕緣層 θ : 6及117表 其具有足夠厚度以耐受節點1〇1上的高電^由氧化梦構成， 在符合積體電路之標準設計規 +例來說， 絕緣層之氧化石夕層的厚度約為】傳，先電曰曰趙中’作為閉 層116與117可以是厚度約200埃的-、氧=中π厚絕緣 厚絕緣層的確實厚度係依此技蓺的一^；夕層。不過，此 此外，i發明ιί文式化或抹除過程中所施加的高電壓。 此外本發明亦可採用其他的耐高電壓社構， 塊中的電路單元可以耐受高電a。 W使功此區 電源，並分別經：節二二，輸至電源供應端107及⑴的 以上之電Μ，同時令控制間、:接源極與汲極上施力…或 界電ί5狀與：三V:狀示/之3 / ? ^ 態時的運作情形。如第與已程式化之高臨界電壓狀 展狀態，而在應用切示，元件1〇°係處於低臨界電 用切換裔100之積體電路的邏輯操作中， 9()00iwf. ptd 第20頁 556213 五、發明說明（14) 係切斷電壓傳導=20、121與用於程式化及抹除之高電壓 電路糸統之間的連接。此時電能係施加至 及m上，且供能導體施力M共能電壓至控制間極^ 兀件1 00具有低臨界電壓，故其呈現開啟狀態 在節點101與102之間傳送，其模式為兩單向模式之一或 雙向模式。^中導電體103上之供能電壓係設為約/ 4· 5V，而電路單兀上的電源供應約為…。如此， 1 0 3上的電壓即至少較電路單元 < 電源供應端高出一個 SONOS , ^壓，即可減至最低，甚或是。，使得切換器⑽可以盡 供凡全的正負執間擺盪（fuU raU—t〇 — raii swing) 請參照第6圖，其係㈣元件1()()處於高臨界電壓狀態 (或已程式化狀態）下的操作情形。在本例中，s_s電晶。 體100的臨界電壓係高於供能導體1〇3所施加的4·叮，故 S0N0S電晶體1〇〇呈關閉狀態，而阻斷節點ι〇ι及1〇2之間的 訊號傳送。 π ΓΓ/胞係使以糾圖之結構巾料程式切換器 50。如圖所不’功能區塊51與52係以可程 ^SONOS可程式化元件50 一開始即被抹除而成為"u"狀 先、，其表不切換器開啟而可作雙向傳送。如欲 J Γ鬼Γ f入2，S0N0S可程式化元件50必須程式化為"〇〇" 作：：：：唬可由節點59側之源極53至節點58側之汲 極作早向傳运，則必須抹除S0N0S元件50的源極側，而 9000twf.ptd 第21頁 556213
將元件50設定為，，01"狀態。反之，如欲令 側之汲極5 4至節點5 9側之源極5 3作單向傳、关^可由節點5 8 SONOS元件5 0的汲極側，而將元件5 〇設定為,則必須抹除 式化及抹除一個典型的SONOS元件50所需:々〇狀態。程 表1中。 而又各偏壓係列於 表1 程式化為"0 Γ 程式化為π 1 0π 程式化為’’ 0 0 ” 抹除為"1 1" 汲極 閘極 源極 >vcc >vcc —--〜 GND GND >vcc >vcc 先程式化M 〇 1π，再程式化，，1 〇 >vcc <ov >vcc 操作類別 使用SONOS細胞之類的非揮發性細胞作為可程 益時，由於其具有單向及雙向的特性，故可作為4狀態之 袞制切換器或内連線元件。參照第7圖，其係繪示:匕種 SONOS細胞在匯流排設定結構（bus⑶以igurati〇n structure)中的應用。如第7圖所示，匯流排具有設定 為開啟之雙向連接狀態的第—s〇N〇s細胞2〇1、設定為開啟 ==流排至電路單元單向連接狀態的第：s〇N〇s細胞2〇2、 設定為開啟之電路單元至匯流排單向連接狀態的第三 SONOS細胞203，以及設定為關閉狀態的第四s〇N〇s細 204 〇
9000twf.ptd 第22頁 556213 五、發明說明（16) 請參照第8圖’其係繪示此種s〇N〇s細胞應用於積體電 路300中之輸入/輸出（I /〇)部件的情形。如第8圖所示，積 體電路30 0具有設定為開啟而雙向連接丨/o腳位305的第一 SONOS細胞301、設定為開啟之電路至！/〇腳位3〇6單向連接 狀態的第二SONOS細胞302、設定為開啟之I/O腳位3〇7至電 路單向連接狀態的第三SONOS細胞3 03，以及設定為關閉狀 悲而阻斷I / 〇腳位3 0 8的第四s 〇 N 0 S細胞3 0 4。另外，驅動器 及靜電放電電路（未顯示）亦可置於s〇N〇s細胞的任一側， 以因應特殊的用途。再者，SONOS細胞之尺寸可作適當調 整，以配合I/O操作所需之電流及電壓，而多個如肋3細胞 並聯使用的做法也是可行的。 雖然本發明已以一較佳實施例揭露如上，然其並非用 以限疋本發明，任何熟習此技藝者，在不脫離本發明之精 神和範圍内，當可作各種之更動與潤飾，因此本發明之保 護範圍當視後附之申請專利範圍所界定者為準。
556213
可程式化内連線之 第1圖-4會示本發明之具有單電晶體 積體電路的簡圖； 第2A及2B圖繪示本發明一實施例之電荷可程式化切換 器及支援電路系統，其係位於一層級式（hierarchica邏 輯電路中； i 第3〜4圖分別繪示本發明實施例之用以程式化及用以 抹除一電荷可程式化切換器之連線設定； 第5〜6圖繪示在積體電路進行邏輯操作時，用以操作 可程式切換器的連線設定，此切換器在第5及第6圖係分別 程式化為開及關巧狀態； 第7圖繪示本發明之實施例中，單電晶體可程式切換 器在匯流排内連線（bus interconnects)之4狀態雙向操作 中的各種使用模式；以及 第8圖繪示本發明之實施例中，單電晶體可程式切換 器在輸入/輸出驅動器（input/output drivers)之4狀態雙 向操作中的各種使用模式。
9000twf.ptd 第24頁

Claims (1)

  1. 556213 六、申請專利範圍 I 一種可程 該可程式切換器 式切換器，係用於一可設定之積體電路 包括： 之電路單元耦接 一非揮發性 極、一閘極與一 一節點之一者轉 f接，該閘極與 可儲存兩種狀態 狀態下容許訊號 且在一第二狀態 2 ·如申請專 該資料儲存結構 3·如申言杳直 該資料儲存結構 該第二節點至該 許訊號在該第一 4·如申請專 該資料儲存結構 層0 第一節點與一第二節點，係與該積體電路中相對應 ;以及 可程式 資料儲 接，該 一供能 ’而該 由該第 下阻斷 利範圍 可儲存 利範圍 可儲存 第一節 與第二 利範圍 包括一 化電晶體，其具有一汲極、一源 存結構，其中該没極與該第一及第 源極與該第一及第二節點之另一者 導體耦接，且該資料儲存結構至少 非揮發性可粒式化電晶體在一第一 一節點至該第二節點作單向傳送， 訊號傳送。 第1項所述之可程式切換器，其中 兩種以上的狀態。 第1項所述之可程式切換器，其中 四種狀態’其中尚包括容許訊號由 點作單向傳送的第三狀態，以及容 節點間作雙向傳送的第四狀態。 第1項所述之可程式切換器，其令 埋入複數層絕緣層之間的氮化'石夕 括專利範圍第1項所述之可程式切換器，更包 辨φ δ亥供能導體的充電系，該充雷今你田，、，+ 體電路進扞碟絲π ^ 士 d兄電泵係用以在該積 丁峰輯知作時產生一提升電壓。 •如申請專利範圍第i項所述之可程式切換器，更包
    556213 六、申請專利範圍 一 ΐ;ϊί至ϊϊί導體的充電果，該充電果係用以在該積 該提升電壓與該電路單元之電源電 -個該非揮發性可程式化電晶體的臨；㊁：。至山出 .種了私式切換器，係用於一可設定雪路， 該可程式切換器包括： ^又疋之積體電路， 之電:與—第二節點’係與該積體電路中相對應 極二性：：式化電晶體，其具有--極、-源 耦接，該閘ΐ: 與該第一及第二節點之另-者 可蚀卢Μ ”人供能導體耦接，且該資料儲存έ士馗5 ! 可儲存兩種狀態，而唁貝付储存結構至少 狀態下容許tfi號由^ ?發性可程式化電晶體在-第- —第-狀悲下阻斷訊號傳送；以及 得送 體電路進S輯= 能導體，並係用以在該積 锦作時產生一提升電壓。 月 該資料儲存二項所述之可程式切換器，其中 9·如由往Γ储存兩種以上的狀態。 該資料儲存、所述之可程式切換器，其中 該第二節點至該第一節，態#其中尚包括容許訊號由 許訊號在該第一盥第―I向傳送的第三狀態，以及容 1 〇 ·如中請專^雙向傳送的第四狀態。 乾圍第7項所述之可程式切換器，其中 9000twf.ptd 第26頁 556213 、申請專利範圍 該資料儲在姓 層。 仔…構包括一埋入複數層絕緣層之間的氮化矽 六 層 在該1體如電申:範圍第7項所述之可程式切換器’其中 雷调 電路仃峰輯操作時，該提升電壓與該電路單元之 曰^的位相較下’至少要高出一個該非揮發性可程式化電 日日體的臨界電壓。 2 2 • 一種可程式切換器，係用於一可設定之積體電 该可程式切換器包括·· -Φ ?節點與一第二節點’係與該積體電路中相對應 < €路早元耦接； 極、一非揮發性電荷可程式化元件，其具有一汲極、一源 二節點閘極與一資料儲存結構，其中該汲極與該第一及第 缸il 一者輕接’該源極與該第一及第二節點之另一者 可德# 5亥閘極與一供能導體耦接，且該資料儲存結構至少 離下I兩種狀態，而該非揮發性可程式化元件在一第一狀 S 一 i f sfL f由該第一節點至該第二節點作單向傳送，且 一第二狀態下阻斷訊號傳送；以及 命彳3£处程式化電路系統，其係耦接至該第一及第二節點和 ^ i =導體，以施加足夠的電壓將電子注入或排出該電荷 :子、=構，從而程式化該非揮發性電荷可程式化元件。 rb β次、,、如申吻專利範圍第1 2項所述之可程式切換器，其 ^ ^料，存結構可儲存四種狀態，其中尚包括容許訊號 六忒第Γ即點至該第一節點作單向傳送的第三狀態，以及 各許訊號在該第一與第二節點間作雙向傳送的第四狀態。 第27頁 556213 六、申請專利範圍 1 4 ·如、申請專利範圍第1 2項所述之可程式切換器，其 中該貧料儲存結構包括一埋入複數層絕緣層之間的氮化矽 層0 )1 5.如申請專利範圍第1 2項所述之可程式切換器，其 中，程式化電路系統包括一耦接奚該第一節點的第一電壓 傳導體，以及一耦接至該第二節點的第二電壓傳導體。 1 6 ·如申請專利範圍第1 2項所述之可程式切換器，其 中與該第一節點耦接之該電路單元包括一可耐受該程式化 電路系統所施加之電壓的結構。 ·如申請專利範圍第丨2項所述之可程式切換器，其 中與该第一節點耦接之該電路單元包括一電晶體，該電晶 "" 轉接至該第一節點的閘極，並具有一適於耐受該 私式化電路系統所施加之電壓的閘極絕緣層。 18 中與該 體具有 層， 有足夠 19 中該程 電源至 元」之 之該電 •如申請專利範圍第1 2項所述之可程式切換器，其 第一節點耦接之該電路單元包括一電晶體，該電晶 一耦接至該第一節點的閘極，並具有一閘極絕緣 問極絕緣層基本上是由一二氧化矽層所構成，其具 旱度以耐受$亥程式化電路系統所施加之電壓。 .如申請專利範圍第1 2項所述之可程式切換器，其 f化電路系統包括一邏輯部，該邏輯部係用以切斷 ”亥第一及该第二節點二者之一輕接的該電路單 ，的連接’同時施加能量以自該電荷可程式化元件 荷健存單元中移除電子。 2 〇 ·如申晴專利範圍第1 2項所述之可程式切換器，其
    556213
    中遠程式化電路 電源與耦接該第 電源與耦接該第 加能量以自該電 電子。 系，包括一邏輯部，該邏輯部係用以切斷 —節點之該電路單元之間的連接，並切斷 =節點之該電路單元之間的連接，同時施 荷可程式化元件之該電荷儲存單元中移除 中該程式化申電:專：範圍第12項所述之可程式切換器’其 電源至「與统包括—邏輯部’該邏輯部係用以切斷 亓 -^ 及该第二節點二者之一輕接的該電路單 之i電；㈤時施加能量以於該電荷可程式化元件 该電何儲存單元中注入電子。 .•如申明專利範圍第12項所述之可程式切換器，其 電；；=;;系，-邏輯部：該ϊ輯部係用峨 雷、」r第一郎點之該電路單兀之間的連接，並切斷 加旦、接該第二節點之該電路單元之間的連接，同時施 ^ =里以於該電荷可程式化元件之該電荷儲存單元中注入 勺23·如申請專利範圍第12項所述之可程式切換器，更 匕括一輕接至該供能導體的充電泵，其係用以在該積體電 路進行邏輯操作時產生一提升電壓。 24·如申請專利範圍第丨2項所述之可程式切換器，更 包括一麵接至該供能導體的充電泵，其係用以在該積體電 路進行邏輯操作時提供一提升電壓至該供能導體上，該提 升電墨與該電路單元之電源電位相較下，至少要高出/個 邊電荷可程式化元件的臨界電壓。
    9000twf.ptd 第29頁 556213 六、申請專利範圍 2 5 ·如砷請專利範圍第丨2項所述之可程式切換器，其 中該程式化電路系統包括一搞接灵該第一節點之第一電壓 傳導體’一 I禺接至該第二節點之第二電壓傳導體，以及一 邏輯部，該邏輯部係用以在該積體電路進行邏輯操作時， 切斷該第一電壓傳導體及該第二電壓傳導體之連接。 26· —種可程式切換器，係用於一可設定之積體電 路，該可程式切換器包括： 之電路單元耦接； 一非揮發性電荷可程式化元件，其具有一汲極、 資料儲存結構，其中該汲極與該第一及驾 極 節點之一去刼拉 ^ 六,吻，久你丹孩第一及] 耦接”:該門ί ί 該源極與該第一及第二節點之另， f /、一供能導體搞接，且該資料 可儲存兩種狀態，# # 、諸存、、n構至： =由該第-節點至該第二節點作單向傳f 在第一狀悲下阻斷訊號傳送； 平Π傳送，j % π二ΐ式化電路系統，其係耦接至_ g U ^ 導體，以施加足夠的電c及第二節點承 矛：：構，從而程式化該非生‘入或排出該電 長式化電路系統並包括：生電何可程式化元件，該 第一 導體 進行 電屋傳導胃，-轉接 ，以及一邏輯部， 邏輯操作時，切斷^ 一耦接至該第一節點之 邊第二節點之第二電 邏輯部係用以在該積體電2 556213
    六、申請專利範圍 第一傳導體及該第二電壓傳導體的連接；以及 β 輯°卩"亥邏輯部係用以切斷電源至「與該第 連；Ϊ二節點二者之-搞接的該電路單元」之間： 荇儲；r二時施加能量以對該電荷可程式化元件之該電 注入電子或移除電子該兩種操作ΐ f雷:ΐ電ί，其係耦接至該供能導體，並係用以在該積 該提升電壓與該電路單二供此導體上， 一個該雷共7 i j早疋之電源電位相較下，至少要高出 氲上° 了程式化非揮發性元件的臨界電壓；其中 晶體具有-耦接至該第一節點的間極，並 該程式化電路系統所施加之電壓的閉極絕緣ί，於耐受 山如申請專利範圍第26項所述之可程式切換哭甘 以貝料儲存結構可儲存四種狀態，其中 、°八 由該第二節點至該第一節點作單向傳送的㈡：誇訊號 容許ΓΛ該第一與第二節點間作雙向傳送及 中該資料儲存結構包括—埋人複數層絕緣層之其 層。 曰 < 間的氮化矽 29·如申請專利範圍第26項所述之可程式切 :f閘極絕緣層基本上包括一氧化石夕層，該氧化、° 足夠厚度以耐受該程式化電路系統所施加之電壓。9 /、有
    9(»〇twf.ptd 第31頁 556213 六、申請專利範圍 3 0 ·如4申請專利範圍第2 6項所述之可程式切換器，其 上為^式化電路系統包括用以弓丨發Fowler-Nordheim穿隧 f應的育源（resource)，以自該電荷可程式化元件之該電 何儲存單元中移除電荷。 如申請專利範圍第26項所述之可程式切換器，其 嗖^程^化電路系統包括用以引發1?0界161^〇『(1116丨111穿隧 >中=的身^ ’以於該電荷可程式化元件之該電荷儲存單元 / 電何。 32· —種積體電路，包 · —可設定邏輯部； 用於該可設定邏輯 少有一個可程式切換器 一第一節點與 對應之電路單元耦 一非揮發性電 一源極、一閘極與 第一及第二節點之 節點之另一者耦接 資料儲存結構至少 程式化電晶體在一 至該第二節點作單 號傳送；以及 切換器，其中至 部之複數個可程式 包括： 一第二節點，係與該積體電路中相 接；以及 與該第一及第二 導體麵接，且該 而该非揮發性可 號由該第一節點 一狀態下阻斷訊 荷I程式化元件，其具有一汲極、 一資料儲存結構，其中該汲極與該 一者耦接，該源極 ’該閘極與一供能 可儲存兩種狀態， 第一狀態下容許訊 向傳送，且在一第
    556213 六、申請專利範園 長式化φ ▼女$ 器之該第—=路，統，其係耦接至該至少一可程式切換 將電子注入—蟥點和該供能導體，以施加足夠的電壓 程式化元件或排出該電荷儲存結構，從而程式化該電荷可 資料儲存結椹'專利範圍第3 2項所述之積體電路，其中該 第二節點=:儲存四種狀態，其中尚包括容許訊號由該 訊號在該第Γ第一節點作單向傳送的第三狀態，以及容許 34如一^與第二節點間作雙向傳送的第四狀態。 資料儲存姓專利範圍第32項所述之積體電路，其中該 35·如"申稱^包括一埋入複數層絕緣層之間的氮化石夕層。 程式化電路^專/彳範圍第32項所述之積體電路’其中該 體，以及一一耦接至該第一節點的第一電壓傳導 36如祸心接至該第二節點的第二電壓傳導體。 兮楚一 #申請專利範圍第32項所述之積體電路，其中鱼 ^姑所^卩耦接之該電路單元包括一可耐受該程式化電踗 糸統所施加之電壓的結構。 飞化電路 哕第3-?：2請專利範圍第32項所述之積體電路，其中遍 有耦：ΐ”之該電路單元包括一電晶體，胃電晶體具 该第一節點的閘極，並具有一適於耐受該二 化電路系統所施加之電壓的閘極絕緣層。 χ 38·如申請專利範圍第32項所述之積體電路，豆中 耦接之該電路單元包括一電晶體，胃電晶體具 間極絕緣層該間極絕緣層基本上包括一二氧化心層其：
    WOOtwf .ptd 第33頁 556213
    有足夠厚度以耐受該程式化電路系統所施加之電壓。 39·如申請專利範圍第32項所述之積體電路，其中該 :¥路系統包括用以引發Fowl er-Nordheim穿隧效應 $貝源（resource)，以自該電荷可程式化元件之該電荷儲 存皁元中移除電荷。 40·如申請專利範 述之積體路， 該 ,1 電路系統包括用以引發Fowl er-Nordheim穿隧效應 6^1杳、、塔 时、λ、’以於該電荷可程式化非揮發性元件之該電荷儲存 早元中注入電荷。
    4 1 ·如申請專利範圍第32項所述之積體電路，其中該 程$化電路系統包括一邏輯部，該邏輯部係用以切斷電源 與該第_及該第二節點二者之一耦接的該電路單元」 ，的連接’同時施加能量以自該電荷可程式化元件之該 電荷儲存單元中移除電子。 42·如申請專利範圍第32項所述之積體電路，其中該 ^ 電路系統包括一邏輯部，該邏輯部係用以切斷電源 與耗接该第一節點之該電路單元之間的連接，並切斷電源 ^麵接该第二節點之該電路單元之間的連接，同時施加能 里以自該電荷可程式化元件之該電荷儲存單元中移除電
    、43·如申請專利範圍第32項所述之積體電路，其中該 程f化電路系統包括一邏輯部，該邏輯部係用以切斷電源 至 與该第一及該第二節點二杳之一耦接的該電路單元」 <間的連接’同時施加能量以於該電荷可程式化元件之該
    9000twf.ptd 第34頁
    556213 六、申請專利範圍 電荷儲存單元中注入電子。 。44.如申請專利範圍第32項所述之積體電路，其中該 $式化電路系統包括一邏輯部，該邏輯部係用以切斷電源 i ^接”亥第一節點之該電路單元之間的連接，並切斷電源 2、接，第二節點之該電路單元之間的連接，同時施加能 里以於该電荷可程式化元件之該電荷儲存單元中注入電 _ 45·如申請專利範圍第32項所述之積體電路，更包括 一麵接至該供能導體的充電泵，其係用以在該積體 行邏輯操作時產生一提升電壓。 46·如申請專利範圍第32項所述之積體電路，更包括 /麵，至該供能導體的充電泵，其係用以在該積體電路進 =邏輯操作時提供一提升電壓至該供能導體上，該提升電 f與該電路單元之電源電位相較下，至少要高出一個該電 射可程式化元件的臨界電壓。 。47·如申請專利範圍第32項所述之積體電路，其中該 程式化電路系統包括一耦接至該第一節點之第一電壓傳導 體’搞接至該第二節點之第二電壓傳導體，以及一邏輯 部’該邏輯部係用以在該積體電路進行邏輯操作時，切斷 该第一電壓傳導體及該第二電壓傳導體之連接。 ^ ·如申請專利範圍第32項所述之積體電路，其中該 可没疋邏輯部包括由複數個功能區塊所構成的層級式結 構0
TW091110856A 2001-06-01 2002-05-23 One cell programmable switch using non-volatile cell with unidirectional and bidirectional states TW556213B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/873,153 US6577161B2 (en) 2001-06-01 2001-06-01 One cell programmable switch using non-volatile cell with unidirectional and bidirectional states

Publications (1)

Publication Number Publication Date
TW556213B true TW556213B (en) 2003-10-01

Family

ID=25361076

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091110856A TW556213B (en) 2001-06-01 2002-05-23 One cell programmable switch using non-volatile cell with unidirectional and bidirectional states

Country Status (3)

Country Link
US (1) US6577161B2 (zh)
CN (1) CN100409368C (zh)
TW (1) TW556213B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW552511B (en) * 2002-04-04 2003-09-11 Via Tech Inc Bus for supporting plural signal line states and its switching method
US6774667B1 (en) * 2002-05-09 2004-08-10 Actel Corporation Method and apparatus for a flexible chargepump scheme for field-programmable gate arrays
KR101005358B1 (ko) 2002-05-13 2010-12-30 페어차일드 세미컨덕터 코포레이션 직렬화기 및 비직렬화기 기능을 갖는 교차점 스위치
DE102005036066B3 (de) * 2005-08-01 2006-09-21 Siemens Ag Bauelement mit einer in ihrer Funktionalität konfigurierbaren Schaltungsanordnung
US7816947B1 (en) 2008-03-31 2010-10-19 Man Wang Method and apparatus for providing a non-volatile programmable transistor
TWI423261B (zh) * 2009-10-27 2014-01-11 Acer Inc A method of making SONOS transistors both switch and memory
US8952723B2 (en) * 2013-02-13 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device and semiconductor device

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4879688A (en) 1985-03-04 1989-11-07 Lattice Semiconductor Corporation In-system programmable logic device
US5042004A (en) 1986-03-06 1991-08-20 Advanced Micro Devices, Inc. Programmable logic device with subroutine stack and random access memory
US5015885A (en) * 1986-09-19 1991-05-14 Actel Corporation Reconfigurable programmable interconnect architecture
US5227335A (en) 1986-11-10 1993-07-13 At&T Bell Laboratories Tungsten metallization
US4870470A (en) 1987-10-16 1989-09-26 International Business Machines Corporation Non-volatile memory cell having Si rich silicon nitride charge trapping layer
US4871930A (en) 1988-05-05 1989-10-03 Altera Corporation Programmable logic device with array blocks connected via programmable interconnect
US5028810A (en) 1989-07-13 1991-07-02 Intel Corporation Four quadrant synapse cell employing single column summing line
US5117389A (en) 1990-09-05 1992-05-26 Macronix International Co., Ltd. Flat-cell read-only-memory integrated circuit
US5200355A (en) 1990-12-10 1993-04-06 Samsung Electronics Co., Ltd. Method for manufacturing a mask read only memory device
DE69228887T2 (de) * 1991-01-17 1999-08-26 Texas Instruments Inc Nicht-flüchtige Speicherzellenstruktur und ihr Herstellungsverfahren
US5251169A (en) 1991-05-06 1993-10-05 Lattice Semiconductor Corporation Non-volatile erasable and programmable interconnect cell
US5739569A (en) * 1991-05-15 1998-04-14 Texas Instruments Incorporated Non-volatile memory cell with oxide and nitride tunneling layers
US5260610A (en) 1991-09-03 1993-11-09 Altera Corporation Programmable logic element interconnections for programmable logic array integrated circuits
JP2863661B2 (ja) 1991-12-16 1999-03-03 株式会社東芝 読出専用メモリ
US5247478A (en) 1992-03-06 1993-09-21 Altera Corporation Programmable transfer-devices
JP2845414B2 (ja) 1992-09-18 1999-01-13 シャープ株式会社 半導体読み出し専用メモリ
US5523964A (en) 1994-04-07 1996-06-04 Symetrix Corporation Ferroelectric non-volatile memory unit
WO1996001499A1 (en) 1994-07-05 1996-01-18 Zycad Corporation A general purpose, non-volatile reprogrammable switch
JP2643896B2 (ja) 1995-02-23 1997-08-20 日本電気株式会社 半導体メモリ
US5640344A (en) * 1995-07-25 1997-06-17 Btr, Inc. Programmable non-volatile bidirectional switch for programmable logic
KR100192430B1 (ko) 1995-08-21 1999-06-15 구본준 비휘발성 메모리 및 이 비휘발성 메모리를 프로그램하는 방법
US6005806A (en) 1996-03-14 1999-12-21 Altera Corporation Nonvolatile configuration cells and cell arrays
US5949710A (en) 1996-04-10 1999-09-07 Altera Corporation Programmable interconnect junction
US6023564A (en) 1996-07-19 2000-02-08 Xilinx, Inc. Data processing system using a flash reconfigurable logic device as a dynamic execution unit for a sequence of instructions
US5768192A (en) 1996-07-23 1998-06-16 Saifun Semiconductors, Ltd. Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping
US5761120A (en) * 1996-08-27 1998-06-02 Peng; Jack Zezhong Floating gate FPGA cell with select device on drain
US5825202A (en) 1996-09-26 1998-10-20 Xilinx, Inc. Integrated circuit with field programmable and application specific logic areas
KR100226746B1 (ko) 1996-12-30 1999-10-15 구본준 다중비트셀의데이타센싱장치및방법
US5731608A (en) 1997-03-07 1998-03-24 Sharp Microelectronics Technology, Inc. One transistor ferroelectric memory cell and method of making the same
US5901330A (en) 1997-03-13 1999-05-04 Macronix International Co., Ltd. In-circuit programming architecture with ROM and flash memory
US5904565A (en) 1997-07-17 1999-05-18 Sharp Microelectronics Technology, Inc. Low resistance contact between integrated circuit metal levels and method for same
US6768165B1 (en) 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
US5944593A (en) 1997-09-01 1999-08-31 United Microelectronics Corp. Retainer ring for polishing head of chemical-mechanical polish machines
US5995744A (en) 1997-11-24 1999-11-30 Xilinx, Inc. Network configuration of programmable circuits
US6102963A (en) 1997-12-29 2000-08-15 Vantis Corporation Electrically erasable and reprogrammable, nonvolatile integrated storage device with in-system programming and verification (ISPAV) capabilities for supporting in-system reconfiguring of PLD's
US6028445A (en) 1997-12-30 2000-02-22 Xilinx, Inc. Decoder structure and method for FPGA configuration
US6049222A (en) 1997-12-30 2000-04-11 Xilinx, Inc Configuring an FPGA using embedded memory
US6272655B1 (en) * 1998-06-11 2001-08-07 Actel Corporation Method of reducing test time for NVM cell-based FPGA
TW386314B (en) 1998-09-19 2000-04-01 United Microelectronics Corp Structure of low power, high efficiency programmable erasable non-volatile memory cell and production method thereof
JP3344331B2 (ja) * 1998-09-30 2002-11-11 日本電気株式会社 不揮発性半導体記憶装置
KR100283909B1 (ko) 1998-12-15 2001-03-02 김영환 비휘발성 메모리의 전하 이득 스트레스 테스트 회로 및 그 테스트 방법
US6181597B1 (en) 1999-02-04 2001-01-30 Tower Semiconductor Ltd. EEPROM array using 2-bit non-volatile memory cells with serial read operations

Also Published As

Publication number Publication date
CN1389876A (zh) 2003-01-08
US6577161B2 (en) 2003-06-10
CN100409368C (zh) 2008-08-06
US20020190750A1 (en) 2002-12-19

Similar Documents

Publication Publication Date Title
TW556198B (en) One cell programmable switch using non-volatile cell
TW379327B (en) Nonvolatile memory device having flash EEPROM cells
CN100547687C (zh) 用于选择性地编程存储单元的方法及可再编程非易失性存储器系统
TW508578B (en) Method and apparatus for operating flash memory cells
TW200926184A (en) Operation methods for memory cell and array thereof immune to punchthrough leakage
TW508812B (en) Nonvolatile memory
JP2008541325A5 (zh)
TW201106365A (en) Memory erase methods and devices
TW556213B (en) One cell programmable switch using non-volatile cell with unidirectional and bidirectional states
EP0750314B1 (en) Negative word line voltage regulation circuit for electrically erasable semiconductor memory devices
JP2003208794A (ja) 不揮発性半導体記憶装置
JP2004103153A (ja) 不揮発性半導体記憶装置の電圧発生回路
TW201138071A (en) A universal dual charge-retaining transistor flash NOR cell, a dual charge-retaining transistor flash NOR cell array, and method for operating same
CN104937666B (zh) 用于闪存存储器装置的混合电荷泵以及调节手段和方法
TW432704B (en) Row decoder having global and local decoders in flash memory devices
KR960035650A (ko) 반도체 기억장치
TWI358067B (en) Integrated circuits and discharge circuits
TWI270080B (en) Nonvolatile semiconductor storage device
EP0830686B1 (en) Negative voltage switching circuit
JPS58191463A (ja) 集積回路高電圧分配方法及び装置
JP2718902B2 (ja) 不揮発性メモリセルに負プログラミング電圧を供給する装置
TW533553B (en) Four state programmable interconnect device for bus line and I/O pad
RU2221286C2 (ru) Схема управления для энергонезависимого полупроводникового запоминающего устройства
JPH09115294A (ja) 並列プログラミング方法および並列プログラミング回路
KR100875012B1 (ko) 전압 제공 회로와 이를 구비하는 플래시 메모리 소자 및동작 전압 제공 방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent