CN101409771B - 数据传送电路、固态成像装置和照相机系统 - Google Patents

Abstract

数据传送电路、固态成像装置和照相机系统，所述数据传送电路包括传送数字数据的至少一条传送线；连接到传送线的至少一个数据检测电路；保持与输入电平对应的数字值并将数字值传送到传送线的多个保持电路；和选择多个保持电路的扫描电路，其中并行布置多个保持电路，并且将传送线放置在与保持电路的并行布局的方向正交的方向上，并且将其连接到放置在该正交方向上的数据检测电路。

Description

数据传送电路、固态成像装置和照相机系统

相关申请的交叉引用 

本发明包含涉及于2007年5月2日向日本专利局提交的日本专利申请JP 2007-121408的主题，通过引用将其全部内容合并在此。 

技术领域

本发明涉及数据传送电路、通常诸如CMOS图像传感器之类的固态成像装置以及照相机系统，特别地，涉及包括列并行模拟-数字转换器的固态成像装置和照相机系统。 

背景技术

在1999年2月的ISSCC Digest OF Technical Papers，pp 304-305中的W.Yang等人的“An Intergrated 800×600CMOS Image System”中提出了具有列并行模拟-数字转换器(下面将简称为ADC)的CMOS图像传感器。 

图1是显示具有列并行ADC的固态成像装置(CMOS图像传感器)的结构示例的方框图。 

固态成像装置1包括用作成像部件的像素阵列部件2、水平扫描电路3、垂直扫描电路4、定时控制电路5、ADC组6、数字-模拟转换器(下面将简称为DAC)7、计数器8和减法电路9。 

像素阵列部件2具有以矩阵形式布置的单元像素21。每个单元像素21包含光电二极管和像素内放大器。 

在固态成像装置1中，产生内部时钟的定时控制电路5、控制行地址和/或水平扫描的水平扫描电路3和控制列地址和/或垂直扫描的垂直扫描电路4被配置为用于顺序读出像素阵列部件2的信号的控制电路。 

ADC组6具有多ADC(其每一个具有比较器61和存储器62)的阵列。比较器61比较从改变DAC 7产生的参考电压以具有阶梯形状(step shape)而导致的斜坡波形RAMP与通过垂直线V0、V1等、从水平线H0、H1等上的单元像素21获得的模拟信号。存储器装置62保持由计数比较时间的计数 器8计数的结果。 

ADC组6具有n位数字信号转换功能，并且被提供给在列并行ADC块63中的垂直线V0、V1等中的每一个。 

存储器装置62的输出端连接到2位带宽的水平传送线。 

然后，在其中提供与水平传送线64对应的2n个感测电路、减法电路9和输出电路。 

现在，将关于图2的定时图和图1的方框图描述固态成像装置(CMOS图像传感器)1的操作。 

在从任意行Hx上的单元像素21至垂直线V0、V1等的第一次读取变得稳定之后，通过DAC 7将其中参考电压随时间改变的阶梯形状的斜坡波形RAMP输入到比较器61，并且在比较器61中执行与任意垂直线Vx的电压的比较。 

计数器8与斜坡波形RAMP的阶梯形状波的输入并行地执行第一次计数。 

这里，当RAMP的电压和Vx相等时倒置(invert)比较器61的输出，并且同时，在存储器装置62中保持基于比较时间段的计数。第一次读取读出单元像素21的重置分量ΔV，并且重置分量ΔV内部地包含在单元像素21间变化的噪声作为偏移(offset)。 

然而，重置分量ΔV的变化通常很小，并且在所有像素中重置电平是共同的。因此，任意垂直线Vx的输出是几乎已知的。 

为此，通过在重置分量ΔV的第一次读出时调节斜坡波形(RAMP)电压，可以减少比较时间段。在该示例中，在用于7位(等于128个时钟)的计数时间段中执行ΔV比较。 

除了重置分量ΔV之外，第二次读取读出与每个像素单元21的入射光量对应的信号分量，并且执行与第一次读取的操作相同的操作。 

也就是，在从任意行Hx上的单元像素21至垂直线V0、V1等的第一次读取变得稳定之后，通过DAC 7将其中参考电压随时间改变的阶梯形状的斜坡波形RAMP输入到比较器61，并且在比较器61中执行与任意垂直线Vx的电压的比较。 

计数器8与斜坡波形RAMP的阶梯形状波的输入并行地执行第二次计数。 

这里，当RAMP的电压和Vx相等时倒置比较器61的输出，并且同时，在存储器装置62中保持基于比较时间段的计数。 

此时，在存储器装置62内的不同位置保持第一计数和第二计数。 

在以上AD转换时间段的完成之后，通过垂直扫描电路4保持在存储器装置62中的第一和第二n位数字信号通过2n条水平传送线64在感测电路和减法电路9中顺序地经历(第二信号)-(第一信号)的处理。之后，针对每一行顺序执行相同的操作，并且创建二维图像。 

发明内容

然而，如上所述的固态成像装置(CMOS图像传感器)中的水平传送线非常长，且可能具有大约7mm的长度，并且由于寄生电容和/或电阻导致检测时间在接近感测电路侧和远离感测电路侧之间变化。 

结果，调谐感测电路以允许变化是非常重要的，而这不利地使电路设计复杂化。 

还存在混合作为数字电路的存储器装置的数字噪声的问题。 

因此，希望提供数据传送电路、固态成像装置和照相机系统，其可以减少在到数据检测电路的传送线上的寄生电容和/或寄生电阻，并且可以增加到数据检测电路的数据传送的速度。 

根据本发明的实施例，提供一种数据传送电路，包括传送数字数据的至少一条传送线；连接到传送线的至少一个数据检测电路；保持与输入电平对应的数字值并将数字值传送到传送线的多个保持电路；和选择多个保持电路的扫描电路，其中并行布置多个保持电路，并且将传送线放置在与保持电路的并行布局的方向正交的方向上，并且连接到放置在该正交方向上的数据检测电路。 

根据本发明的另一实施例，提供固态成像装置，包括以矩阵形式布置执行光电转换的多个像素的成像部件；传送数字数据的至少一条传送线；连接到传送线的至少一个数据检测电路；保持与通过成像部件的垂直线读出的模拟输入电平对应的数字值并将数字值传送到传送线的多个保持电路；和选择多个保持电路的扫描电路，其中并行布置多个保持电路，并且将传送线放置在与保持电路的并行布局的方向正交的方向上，并且连接到放置在该正交方向上的数据检测电路。 

最好，将多个扫描电路和传送线分组，并且针对每一组放置数据检测电路。 

最好，数据传送电路还包括连接到数据检测电路的输出端的主传送线以及连接到主传送线的主数据检测电路。 

最好，在保持电路的并行布局的方向上放置主传送线，并且将其连接到放置在该方向上的主数据检测电路。 

根据本发明的另一实施例，提供照相机系统，包括固态成像装置；在成像装置上形成对象图像的光系统；和处理成像装置的输出图像信号的信号处理电路，该固态成像装置具有在其中以矩阵形式布置执行光电转换的多个像素的成像部件；传送数字数据的至少一条传送线；连接到传送线的至少一个数据检测电路；保持与通过成像部件的垂直线读出的模拟输入电平对应的数字值并将数字值传送到传送线的多个保持电路；和选择多个保持电路的扫描电路，其中并行布置多个保持电路，并且将传送线放置在与保持电路的并行布局的方向正交的方向上，并且连接到放置在该正交方向上的数据检测电路。 

根据本发明的实施例，可以减少在到数据检测电路的传送线上的寄生电容和/或寄生电阻。 

因此，可以增加到数据检测电路的数据传送的速度。 

附图说明

图1是具有列并行ADC的固态成像装置(CMOS图像传感器)的配置示例的方框图； 

图2是用于解释图1的固态成像装置的操作的定时图； 

图3是显示根据本发明实施例的具有列并行ADC的固态成像装置(CMOS图像传感器)的配置示例的方框图； 

图4是显示图3中的ADC和固态成像装置的数据传送系统的更具体配置示例的图示； 

图5是显示根据本发明实施例的驱动晶体管Tr的具体示例的电路图； 

图6是显示根据本发明实施例的感测放大器的具体示例的电路图； 

图7是显示用于通用固态成像装置的像素、ADC和感测放大器(S/A)电路的布局图像的图示； 

图8是用于图3中的固态成像装置的像素、ADC和感测放大器(S/A) 电路的布局图像的图示； 

图9是显示图3中的ADC和固态成像装置的数据传送系统的另一配置示例的图示； 

图10是用于解释固态成像装置的操作的定时图；和 

图11是显示可应用根据本发明实施例的照相机系统的配置的示例的图示。 

具体实施方式

关于附图，将描述本发明的实施例。 

图3是显示具有列并行ADC(其包括根据本发明实施例的数据传送电路)的固态成像装置(CMOS图像传感器)的配置示例的方框图。图4是显示图3中的ADC和固态成像装置的数据传送系统的更具体配置示例的图示。 

固态成像装置10具有用作成像部件的像素阵列部件11、水平扫描电路12、垂直扫描电路13(0到i到n)、定时控制电路14、ADC组15、DAC 16和用作数据检测电路的多个感测放大器(S/A)电路17。 

像素阵列部件11具有每一个包含光电二极管和像素内放大器的单元像素111。以M行N列的矩阵形式布置单元像素111。 

固态成像装置10包括产生内部时钟的定时控制电路14、控制行地址和水平扫描的水平扫描电路12和控制列地址和垂直扫描的垂直扫描电路13。固态成像装置10用作用于顺序读出像素阵列部件11的信号的控制电路。 

ADC组15包括列并行ADC块153，在其中将(n+1)个ADC 15A中的每一个提供给像素阵列的列的垂直线V0、V1等的每一个。每个ADC 15A包括比较器151和异步向上/向下计数器(计数器锁存器)152。每个比较器151被提供给像素阵列的每一列，并且比较从DAC16产生的参考电压的变化而具有阶梯形状而导致的斜坡波形RAMP与通过垂直线V0、V1等针对每条水平线H0、H1等从单元像素111获得的模拟信号。每个异步向上/向下计数器152响应于对应比较器151的输出执行向上/向下计数。 

例如，每个计数器锁存器152的输出连接到1+1位带宽的数据传送线154。数据传送线154连接到对应感测放大器电路17的输入。 

用作保存电路的计数器锁存器152初始地具有向下计数状态。当在其上执行重置计数，并且对应比较器151的输出COMPOUTi被倒置时，计数器锁 存器152停止向下计数操作并保存计数值。 

此时，计数器锁存器152的初始值可以是AD转换的电平的任意值，诸如零(0)。在重置计数时间段期间，计数器152读出单元像素111的重置分量ΔV。 

计数器锁存器152在那之后进入向上计数状态，并且执行与入射光量对应的数据计数。当对应的比较器151的输出COMPOUTi被倒置时，计数器锁存器152保存与比较时间段对应的计数值。 

由垂直扫描电路13扫描在计数器锁存器152中保存的计数值，并且通过传送线154将其作为数字信号输入到感测放大器电路17。 

例如，可以响应于开始脉冲的提供激活垂直扫描电路13-0。 

之后，顺序地选择相邻垂直扫描电路13-1到13-n。 

现在，关于图4，将描述图3中的ADC和提供成像装置的数据传送系统的更具体的配置示例。 

例如，计数器锁存器152包括计数器CNT/锁存LTC/驱动DRV晶体管(Tr)阵列，针对一位(或者，例如，针对10位或12位)提供它们中的每一个。此外，对齐(n+1)列ADC 15A。 

在数据传送期间，通过选择嫌SEL0到SELn由垂直扫描电路13-0到13-n顺序地选择特定列。 

通过开始脉冲选择每个垂直扫描电路13-0到13-n的开始位置，并且通过移位寄存器顺序地选择垂直扫描电路13-0到13-n。 

由作为数据检测电路的感测放大器电路17读出并输出在所选择的列的驱动晶体管Tr的信息(1或0)。 

图5是显示根据本发明实施例的计数器锁存器电路内的驱动晶体管(下面称为驱动Tr)的具体示例的电路图。 

如图5所示，驱动晶体管DRVtr包括直接连接在预定电势和数据传送线154之间的选择晶体管N1和数据晶体管N2。可以从n沟道MOS(NMOS)晶体管形成选择晶体管N1。可以从NMOS晶体管形成数据晶体管N2。然后，选择晶体管N1的栅极连接到选择线SEL来被垂直扫描电路13(0到n)驱动，并且数据晶体管N2的栅极连接到锁存LTC的输出。 

由要被垂直扫描电路13的输出驱动的SEL实现到数据传送线(S/A总线)154的连接，并且从作为数据检测电路的感测放大器电路13读出依赖于锁存数据的晶体管N2的状态。 

如果锁存数据是1，则提供电流流过的电流路径。如果锁存数据是0，则关闭电流路径，这阻止电流。 

图6是显示根据本发明实施例的感测放大器的具体示例的电路图。 

感测放大器电路17包括每一个都包含P沟道MOS(PMOS)的晶体管P21到P23和每一个都包含n沟道MOS(NMOS)的晶体管N21到N23。 

晶体管P21到P23的源极连接到电源电势VCC，而晶体管N21到N23的源极连接到参考电势VSS。 

连接晶体管P21的漏极和晶体管N21的漏极，并且二者之间的连接节点ND21连接到晶体管N21和N22的栅极。 

连接晶体管P22的漏极和晶体管N22的漏极，并且二者之间的连接节点ND22连接到晶体管P23的栅极。 

连接晶体管P23的漏极和晶体管N23的漏极，并且输出节点ND23具有连接点。 

然后，在该电路中，LOAD用作偏置S/A总线的恒流源，并且电源线连接到晶体管P22的栅极。 

多个驱动Tr连接到S/A总线，并且基于所选择的驱动Tr的数据将S/A总线的电平驱动到H状态或L状态。 

基于该电平和用作参考的参考电压REF之间的比较结果确定最终输出。 

与S/A总线的配置类似，REF侧还可以配置来执行差分操作。在这种情况下，驱动Tr可以是反相的晶体管。 

然后，如图4所示，根据本发明，在垂直方向(或图4的纵向方向)，也就是在垂直线Vx的布线方向上布置数据传送线(总线)154。因此，可以划分数据传送总线，这可以减少寄生电阻和/或寄生电容。换句话说，层级的感测放大器可以减少寄生电阻和/或寄生电容。 

根据该实施例，针对每数百列或数千列划分和分组垂直扫描电路13、数据传送线154和感测放大器17，这允许并行执行感测操作的结构。 

以相同的方式，可以将列并行ADC块153划分为每一个包含数百或数千列的多个块。 

同步上升/下降计数器152的输出连接到(n+1)条数据传送线154，并且通过感测放大器电路17执行读出由垂直扫描电路13选择的列的数据的操 作。 

通过以到单元像素111的相等间距(诸如2μm)放置ADC 15A。 

然而，根据该实施例，以比单元像素111的间距稍微窄一点的间距放置像素ADC 15A可以提供用于扩展数据传送线154的空间。 

这提供减少在数据传送线上的寄生电阻和/或电容的效果，并且块划分数量的增加可以增加减少效果。 

接下来，将考虑在固态成像装置中的布局上的感测放大器电路的位置。 

图7是显示用于通用固态成像装置的像素、ADC和感测放大器(S/A)电路的布局图像的图示。 

图8是用于图3中的固态成像装置的像素、ADC和感测放大器(S/A)电路的布局图像的图示。 

在CMOS传感器中，在一个阵列中布置像素中非常重要的。在存储器中，由于没有关于物理位置的限制，因此可以合适地划分像素。 

如上所述，虽然依赖于单元像素尺寸，但是可以在明显良好的间距(诸如2到3μm)上布置像素。 

为此，基于间距布置ADC组15的ADC 15A是非常重要的。 

特别地，基于该像素间距比较器151的布置对于抑制特性变化是非常重要的，这是因为布局的统一对于防止不均匀的特定是非常重要的。 

结果，如图7所示，跨越ADC 15A布置连接到用作数据检测电路的感测放大器电路17的数据传送线(总线)。 

例如，在这种情况下可以将每个数据传送线(总线)的长度扩展大约7mm，其经受非常大的寄生电阻和/或寄生电容。 

这可能是读取时间(数据检测时间)的延迟的因素。 

因此，根据本实施例，如图4所示，在垂直方向(或图4的纵向方向)，也就是在垂直线Vx的布线方向上布置数据传送总线，这可以减少寄生电阻和/或寄生电容。换句话说，层级的感测放大器总线可以减少寄生电阻和/或寄生电容。 

结果可以减少读取时间。 

此外，允许在其中并行处理可以进一步增加速度。 

在这种情况下，将多个ADC分组为小组GRPS，并且大组包括多个小组。针对小组GRPS和大组GRPL配置感测放大器电路17。 

然而，直到作为模拟电路的比较器151，该间距最好等于像素间距，并且从数字化计数器单元开始变窄。 

数据传送线(总线)的划分还允许部分读取(激活)。换句话说，允许所谓窗口提取。 

在图4的示例中，形成两组多个ADC 15A，并且将每隔一定位的层级传感器放大器总线配置给两组，也就是左组LGRP和右组RGRP。 

图9是显示图3中的ADC和固态成像装置的数据传送系统的另一配置示例的图示。 

除了图4的配置之外，图9的配置还包括数据传送线155和主感测放大器电路(MS/A)18。 

主数据传送线连接到感测放大器电路17的输出端，并且其一段连接到主感测放大器电路18。 

以列并行ADC块153的ADC 15A的布线方向布置主数据传送线155，并且在该方向的末端布置主感测放大器电路18。 

在图9的配置示例中，左组LGRP的感测放大器电路17L-0的输出端和右组RGRP的感测放大器电路17R-0的输出端共同地连接到主数据传送线155-0，并且主数据传送线155-0连接到主感测放大器电路18-0的输入端。 

以相同的方式，左组LGRP的感测放大器电路17L-1的输出端和右组RGRP的感测放大器电路17R-1的输出端共同地连接到主数据传送线155-1，并且主数据传送线155-1连接到主感测放大器电路18-1的输入端。 

左组LGRP的感测放大器电路17L-2的输出端和右组RGRP的感测放大器电路17R-2的输出端共同地连接到主数据传送线155-2，并且主数据传送线155-2连接到主感测放大器电路18-2的输入端。 

左组LGRP的感测放大器电路17L-3的输出端和右组RGRP的感测放大器电路17R-3的输出端共同地连接到主数据传送线155-3，并且主数据传送线155-3连接到主感测放大器电路18-3的输入端。 

左组LGRP的感测放大器电路17L-4的输出端和右组RGRP的感测放大器电路17R-4的输出端共同地连接到主数据传送线155-4，并且主数据传送线155-4连接到主感测放大器电路18-4的输入端。 

在该配置中，感测放大器17通过数据传送线154读取预定的数据，然后选择性地驱动主数据传送线155。 

然后由主感测放大器电路18接收数据。 

该配置允许主感测放大器电路18快速读取数据，还允许感测放大器电路17的较慢的操作。 

接下来，关于图10的定时图和图3的方框图，将描述根据本实施例的固态成像装置(CMOS图像传感器)的操作。 

在任意行Hx上的、关于单元像素111的垂直线V0、V1等的第一次读取变得稳定之后，从DAC 16的输出端输出基于参考电压的斜坡波形RAMP。输入基于参考电压的斜坡波形RAMP作为阶梯形状的波形，该波形作为比较器151的参考电压。每个比较器151将参考电压与任意垂直线Vx的电压进行比较。 

在这种情况下，计数器152具有下降计数状态，并且在其中执行重置计数。当参考电压REF与Vx的电压相等时，比较器151的输出COMPOUi被倒置。然后，计数器锁存器152停止下降计数操作并且保持计数值。 

在这种情况下，计数器锁存器152的初始值可以是AD转换的电平任意值，诸如零(0)。在重置计数时间段期间，计数器152读出单元像素111的重置分量ΔV。 

然后，在关于垂直线V0、V1等的读取变得稳定之后，将数据计数时间段中的斜坡波形RAMP作为参考电压REF输入到比较器151，然后该比较器151将参考电压REF和任意垂直线V0、V1等的电压进行比较。 

与阶梯形状的斜坡波形RAMP的输入并行，计数器锁存器152执行上升计数。当参考电压REF和Vx的电压相等时，比较器151的输出COMPOUTi被倒置，并且保持与比较时间段对应的计数。 

由垂直扫描电路13扫描保持在计数器锁存器152中的计数值，并且通过数据传送线154将其输入到感测放大器电路17作为数字信号。然后，顺序地检测并输出数字值。 

如上所述，该实施例包括以矩阵形式布置的执行光电转换的多个像素的像素阵列部件11、传送数字数据的至少一条传送线154；连接到传送线154的至少一个数据检测电路(感测放大器电路)；保持与通过像素阵列部件11的垂直线读出的模拟输入电平对应的数字值并传送数字值的多个保持电路和选择多个保持电路的垂直扫描电路。在垂直线Vx的方向(垂直方向)上布 置传送线154，并且将其连接到垂直线Vx的布线方向的用作数据检测电路的感测放大器。因此，该实施例提供以下效果。 

也就是，可以因此划分数据传送总线，这可以减少寄生电容和/或寄生电阻，因此增加数据传送速度。 

用作进一步包括主感测电路的第一读取电路的感测电路可以具有较慢的配置，并且可以有利地增加用于增加驱动部件的速度的自由度。这是因为可以从作为将噪声带给水平输出线的数字电路的异步上升/下降计数器隔离该电路。 

具有那些效果的固态成像装置可以应用到用于数字照相机和/或视频照相机的成像装置。 

图11是显示应用根据本发明实施例的固态成像装置的照相机系统的配置的示例的图示。 

如图11所示，照相机系统20包括可应用根据实施例的固态成像装置10的成像装置21、诸如在成像平面上形成入射光(图像光)的透镜22之类的将入射光引导到成像装置21的像素区域(或在上面形成对象图像)的光学系统、驱动成像装置21的驱动电路(DRV)23和处理成像装置21的输出信号的信号输出电路(PRC)24。 

驱动电路23具有产生包括在成像装置内驱动电路的开始脉冲和时钟脉冲的定时信号的定时产生器(未示出)，并且使用预定的定时信号驱动成像装置21。 

信号处理电路24对成像装置21的输出信号执行诸如CDS(相关双采样)之类的信号处理。 

在诸如存储器之类的记录介质上记录在信号处理电路24中处理的图像信号。例如，由打印机硬复制在记录介质上记录的图像信息。例如，在包括液晶显示器之类的监视器上将在信号处理电路24中处理的图像信号显示为运动画面。 

如上所述，可以通过将作为成像装置21的成像装置10安装到诸如数字静态照相机之类的成像设备中实现高分辨率照相机。 

本领域技术人员应该理解，可以根据设计需要和其它因素进行各种修改、组合、子组合和改变，而它们均落入所附权利要求或其等效物中。 

Claims (11)

1.一种数据传送电路，包括：

多条传送线，用于传送数字数据；

连接到传送线的多个数据检测电路，其中所述多个数据检测电路与所述多条传送线一一对应；

多个保持电路，用于保持与输入电平对应的数字值并将数字值传送到传送线，其中所述多条传送线与所述多个保持电路一一对应；和

扫描电路，用于选择多个保持电路，

其中并行布置多个保持电路；和

将传送线放置在与保持电路的并行布局的方向正交的方向上，并且将其连接到放置在该正交方向上的数据检测电路。

2.如权利要求1所述的数据传送电路，其中将多个扫描电路和传送线分组；和

根据每一组提供数据检测电路。

3.如权利要求1所述的数据传送电路，还包括：

连接到数据检测电路的输出端的主传送线；和

连接到主传送线的主数据检测电路。

4.如权利要求2所述的数据传送电路，还包括：

连接到数据检测电路的输出端的主传送线；和

连接到主传送线的主数据检测电路。

5.如权利要求3所述的数据传送电路，其中在保持电路的并行布局的方向上放置主传送线，并且将其连接到放置在该方向上的主数据检测电路。

6.如权利要求4所述的数据传送电路，其中以保持电路的并行布局的方向放置主传送线，并且将其连接到放置在该方向上的主数据检测电路。

7.一种固态成像装置，包括：

在其中以矩阵形式布置执行光电转换的多个像素的成像部件；

多条传送线，用于传送数字数据；

连接到传送线的多个数据检测电路，其中所述多个数据检测电路与所述多条传送线一一对应；

多个保持电路，用于保持与通过成像部件的垂直线读出的模拟输入电平对应的数字值并将该数字值传送到传送线，其中所述多条传送线与所述多个保持电路一一对应；和

扫描电路，用于选择多个保持电路，

其中并行布置多个保持电路；和

将传送线放置在与保持电路的并行布局的方向正交的方向上，并且将其连接到放置在该正交方向上的数据检测电路。

8.如权利要求7所述的固态成像装置，其中将多个扫描电路和传送线都分组；和

根据每一组放置数据检测电路。

9.如权利要求8所述的固态成像装置，还包括：

连接到数据检测电路的输出端的主传送线；和

连接到主传送线的主数据检测电路。

10.如权利要求9所述的固态成像装置，其中在保持电路的并行布局的方向上放置主传送线，并且将其连接到放置在该方向上的主数据检测电路。

11.一种照相机系统，包括：

固态成像装置；

在该成像装置上形成对象图像的光系统；和

处理成像装置的输出图像信号的信号处理电路，

该固态成像装置包括

在其中以矩阵形式布置执行光电转换的多个像素的成像部件；

多条传送线，用于传送数字数据；

连接到传送线的多个数据检测电路，其中所述多个数据检测电路与所述多条传送线一一对应；

多个保持电路，用于保持与通过成像部件的垂直线读出的模拟输入电平对应的数字值并将该数字值传送到传送线，其中所述多条传送线与所述多个保持电路一一对应；和

扫描电路，用于选择多个保持电路，

其中并行布置该多个保持电路；和

将传送线放置在与保持电路的并行布局的方向正交的方向上，并且将其连接到放置在该正交方向上的数据检测电路。

Images