CN101406014A - 编码装置、脉冲再现装置和通信系统 - Google Patents

Abstract

本发明提供编码装置、脉冲再现装置和通信系统。本发明的目的在于提供编码效率良好，并且能够简单地取得与编码数据的同步的编码技术。而且，为了达到该目的，本发明的编码装置按照规定的编码规则将2位的信息数据变换为4位的编码数据。在编码装置中使用的编码规则中，关于信息数据能够取得的4种位串，任一种位串被交替地变换为位位置连续的2位的各值表示“1”的4位的位串、和全部位的值表示“0”的4位的位串。而且，其它种的各位串以编码后的位串相互不同的方式，被变换为只有1位的值表示“1”的4位的位串。

Description

编码装置、脉冲再现装置和通信系统

技术领域

本发明涉及按照规定的编码规则对多位的信息数据进行编码的技术和在接收侧对在发送侧生成的脉冲信号进行再现的技术。

背景技术

至今，关于向通信路径传送数据的编码方法提出有种种技术。例如在专利文献1、2中，公开有称为PPM(Pulse Position Modulation(脉冲位置调制))方式的编码方法。在PPM方式中，例如，将表示“00”、“01”、“10”和“11”的2位数据分别变换为表示“1000”、“0100”、“0010”和“0001”的4位数据。

此外，在专利文献3、4中，公开有称为CMI(Coded Mark Inversion(编码传号反转码))方式的编码方法。在CMI方式中，将表示“1”的1位数据交替地变换为表示“11”和“00”的2位数据，将表示“0”的1位数据变换为表示“01”的2位数据。

此外，在专利文献3中，还公开有利用违反编码规则(CRV：CodingRule Violation)传送帧同步信号的技术。

此外，在通信系统中，需要在接收侧对在发送侧生成的脉冲信号进行再现的技术。例如，在专利文献2中记载的那种红外线通信系统中，通过在发送侧使红外线闪烁而发送二进制数据，在接收侧接收来自发送侧的红外线，根据该受光信号生成二进制数据。因为二进制数据能够作为脉冲信号加以捕捉，所以在接收侧，通过根据受光信号对在发送侧生成的脉冲信号进行再现，能够得到从发送侧发送来的二进制数据。

专利文献1：日本特开2000-134186号公报

专利文献2：日本特开2000-267771号公报

专利文献3：日本特开平8-18611号公报

专利文献4：日本特开2002-94488号公报

在上述的PPM方式中，因为对多位的数据一次进行编码，所以编码效率良好。但是，在编码数据表示的4种位串(bit string)中，因为表示“1”的位数和表示“0”的位数相互相同，所以存在从这些位串不能够检测出与编码数据同步时需要的基准相位，难以取得与编码数据同步的问题。

另一方面，在CMI方式中，在编码数据表示的位串中，因为存在与“01”位串中的“1”和“0”的位数不同的称为“11”和“00”的位串，所以能够利用这些位串检测基准相位。因此，在对编码数据进行解码时，具有容易与该编码数据取得同步的优点。但是，因为对1位数据进行编码，所以存在编码效率不好的问题。

此外，在通信系统中，要求在接收侧对在发送侧生成的脉冲信号进行再现的时刻尽可能地一定。例如，如上所述，在再现脉冲信号得到二进制数据的情况下，如果再现该脉冲信号的时刻偏离，则发生接收数据的遗漏和接收数据的二次读出等，不能够正确地识别接收数据。

发明内容

本发明是鉴于上述问题而完成的，本发明的第一目的是提供编码效率良好且能够简单地取得与编码数据同步的编码技术。并且，本发明的第二目的是提供能够减少在接收侧对在发送侧生成的脉冲信号进行再现的时刻(timing)的偏离的技术。

为了解决上述问题，本发明的编码装置的第一方式包括按照规定的编码规则将N位(N≥2)的信息数据变换为M位(M≥2^N-1)的编码数据的单元，在上述编码规则中，关于上述信息数据能够取得的2^N种位串，任一种位串被交替地变换为位(bit)位置连续的L位(2≤L≤M)的各值表示“0”和“1”中的一个的M位的位串、和全部位的值表示“0”和“1”中的另一个的M位的位串，其它种的各位串以编码后的位串相互不同的方式，被变换为仅1位的值或位位置连续的K位(2≤K＜L)的各值表示”0”和“1”中的上述一个的M位的位串。

此外，本发明的编码装置的第二方式是以下方式，在第一方式中，在上述编码规则中，M≥2^N，以上述编码数据的规定位的值总显示“0”和“1”中的上述另一个的方式，上述信息数据被编码。

此外，本发明的编码装置的第三方式是以下方式，在第一和第二方式的任一个中，还包括违反上述编码规则将上述信息数据变换为M位的位串的单元。

此外，本发明的脉冲再现装置的第一方式是对在通信系统的发送侧生成的第一脉冲信号进行再现的该通信系统的接收侧的脉冲再现装置，上述第一脉冲信号在上述发送侧被变换为规定周期的多个第二脉冲信号，该第二脉冲信号通过传送路径被输入上述脉冲再现装置，该脉冲再现装置包括：当某个上述第二脉冲信号的输入被检测出时，并行输出从该检测时刻起在规定时间内被串行输入的包括该某个上述第二脉冲信号的上述第二脉冲信号的串并行变换部；根据从上述串并行变换部并行输出的上述第二脉冲信号的数量，决定是否应该对上述第一脉冲信号进行再现的再现决定部；和当在上述再现决定部中决定应该对上述第一脉冲信号进行再现时，生成第三脉冲信号作为上述第一脉冲信号的再现信号的再现脉冲生成部。

此外，本发明的脉冲再现装置的第二方式为以下方式，在第一方式中，上述串并行变换部对上述第二脉冲信号进行整形且进行并行输出。

此外，在本发明的脉冲再现装置的第一和第二方式中，优选上述第二脉冲信号是光信号，还包括将上述第二脉冲信号变换为电信号的光电变换部，向上述串并行变换部输入变换为电信号后的上述第二脉冲信号。

此外，本发明的通信系统包括：生成第一脉冲信号，将该第一脉冲信号变换为规定周期的多个第二脉冲信号并输出的发送装置；和根据通过传送路径从上述发送装置输入的上述第二脉冲信号再现上述第一脉冲信号的接收装置，上述接收装置包括：当某个上述第二脉冲信号的输入被检测出时，并行输出从该检测时刻起在规定时间内被串行输入的包括该某个上述第二脉冲信号的上述第二脉冲信号的串并行变换部；根据从上述串并行变换部并行输出的上述第二脉冲信号的数量，决定是否应该对上述第一脉冲信号进行再现的再现决定部；和当在上述再现决定部中决定应该对上述第一脉冲信号进行再现时，生成第三脉冲信号作为上述第一脉冲信号的再现信号的再现脉冲生成部。

根据本发明的编码装置的第一方式，因为对多位的信息数据一次地进行编码，所以编码效率良好。

进一步，当对信息数据的某种位串进行编码时，与将其它种类的位串编码的情况相比，能够得到在大量的位中相同值连续的位串，因此利用该位串，能够检测出在取得与编码数据的同步时所需的基准相位。因此，在对编码数据进行解码时，能够与该编码数据简单地取得同步。

进一步，即使在对N位的信息数据连续地进行编码的情况下，因为在该编码数据中二进制编码的值必定变化，所以能够减少在对编码数据进行解码时的数据错误。

进一步，关于编码数据，因为在能够取得M位的位串的模式(pattern)中，存在按照本编码规则不被生成的模式，所以利用该模式，在对编码数据进行解码时能够进行错误订正。

此外，根据本发明的编码装置的第二方式，因为编码数据的规定位的值不变化，所以在对编码数据进行解码时，利用该规定位，能够检测出在取得与编码数据的同步时所需的基准相位。因此，能够更简单地取得与编码数据的同步。

进一步，因为M≥2^N，因为在能够取得M位的位串的模式(pattern)中，按照本编码规则不被生成的模式会进一步增加，所以利用该模式，在对编码数据进行解码时能够充分地进行错误订正。

此外，根据本发明的编码装置的第三方式，关于编码数据，因为在M位的位串能够取得的模式中存在很多按照本编码规则不被生成的模式，所以能够利用种种方法生成违反编码规则的数据。

此外，利用本发明的脉冲再现装置的第一方式和通信系统，根据从串并行变换部并行输出的第二脉冲信号的数量，决定是否需要再现第一脉冲信号。因此，被串行输入串并行变换部的第二脉冲信号在从该串并行变换部并行输出的时刻，能够决定第一脉冲信号的再现。因此，能够减少再现第一脉冲信号的时刻的偏离。

进一步，因为根据第二脉冲信号的数量决定是否应该再现第一脉冲信号，所以即使在传送路径中产生不需要的脉冲信号的情况下，也能够防止错误地再现第一脉冲信号，并且即使输入不同脉冲宽度的第二脉冲信号也能够再现第一脉冲信号。此外，即使在发送侧生成的多个第二脉冲信号中的一部分在传送路径中消灭的情况下，也能够可靠地再现第一脉冲信号。

此外，根据本发明的脉冲再现装置的第二方式，因为第二脉冲信号从串并行变换部被整形并输出，所以即使在传送路径中第二脉冲信号的脉冲宽度发生变化的情况下，再现决定部也能够正确地判定第二脉冲信号的数量。因此，能够抑制错误地再现第一脉冲信号。

通过以下的详细说明和附图，能够更清楚地了解本发明的目的，特征、方式和优点。

附图说明

图1是表示本发明的实施方式1的编码装置的图。

图2是表示本发明的实施方式1的编码规则的图。

图3是表示本发明的实施方式1的解码装置的图。

图4是表示在本发明的实施方式1的解码装置中编码数据被解码的状态的图。

图5是表示本发明的实施方式1的编码规则的其它例子的图。

图6是表示本发明的实施方式1的编码规则的其它例子的图。

图7是表示本发明的实施方式1的编码规则的其它例子的图。

图8是表示本发明的实施方式1的编码规则的其它例子的图。

图9是表示本发明的实施方式1的编码规则的其它例子的图。

图10是表示本发明的实施方式1的编码规则的其它例子的图。

图11是表示按照现有的编码规则被编码的数据的图。

图12是表示对按照本发明的实施方式1的编码规则编码后的数据进行错误订正的状态的图。

图13是表示配置有本发明的实施方式1的电子货架标签系统所具有的电子货架标签的状态的图。

图14是表示包括本发明的实施方式1的电子货架标签系统的店铺信息系统的结构例的图。

图15是表示本发明的实施方式1的ESL服务器的结构的图。

图16是表示商品文件的例子的图。

图17是表示本发明的实施方式1的通信装置的结构的图。

图18是表示编码数据与红外线信号的关系的图。

图19是表示红外线信号、电信号和编码数据的关系的图。

图20是表示本发明的实施方式1的电子货架标签的结构的图。

图21是表示本发明的实施方式2的通信系统的结构的图。

图22是表示本发明的实施方式2的发送装置中的编码数据和脉冲信号的关系的图。

图23是表示本发明的实施方式2的脉冲再现部的结构的图。

图24是表示本发明的实施方式2的串并行变换部的结构的图。

图25是表示本发明的实施方式2的再现决定部的结构的图。

图26是表示本发明的实施方式2的再现脉冲生成部的结构的图。

图27是表示本发明的实施方式2的脉冲再现部的动作的图。

图28是表示本发明的实施方式2的脉冲再现部的动作的图。

图29是表示本发明的实施方式2的脉冲再现部的动作的图。

图30是表示本发明的实施方式2的脉冲再现部的动作的图。

图31是表示本发明的实施方式2的脉冲再现部的动作的图。

图32是表示本发明的实施方式2的串并行变换部的变形例的结构的图。

图33是表示本发明的实施方式2的再现决定部的变形例的结构的图。

图34是表示本发明的实施方式2的再现脉冲生成部的变形例的结构的图。

图35是表示本发明的实施方式2的脉冲再现部的变形例的动作的图。

图36是表示本发明的实施方式2的脉冲再现部的变形例的动作的图。

图37是表示本发明的实施方式2的脉冲再现部的变形例的动作的图。

图38是表示本发明的实施方式2的脉冲再现部的变形例的动作的图。

图39是表示本发明的实施方式2的脉冲再现部的变形例的动作的图。

图40是表示本发明的实施方式2的串并行变换部的变形例的结构的图。

图41是表示本发明的实施方式2的串并行变换部的变形例的结构的图。

图42是表示本发明的实施方式2的电子货架标签系统的通信装置的结构的图。

图43是表示本发明的实施方式2的电子货架标签的结构的图。

具体实施方式

实施方式1

图1是表示本发明的实施方式1的编码装置350的图。如图1所示，本实施方式1的编码装置350按照规定的编码规则将2位的信息数据IFD变换为4位的编码数据CDD。

图2是表示在编码装置350中使用的编码规则的图。如图2所示，按照本编码规则，2位的信息数据IFD的位串“00”被变换为4位的位串“1000”，位串“01”被变换为位串“0100”，位串“10”被变换为位串“0010”。而且，信息数据IFD的位串“11”交替地被变换为位串“1100”和位串“0000”。具体而言，编码装置350将输入的位串“11”变换为位串“1100”，下一次将输入的位串“11”变换为位串“0000”，再下一次将输入的位串“11”变换为位串“1100”，此后同样地进行动作。

对于按照这种规则编码后的编码数据CDD，利用相反的规则进行解码，由此能够得到信息数据IFD。图3是表示对编码数据CDD进行解码的解码装置351的图，图4是表示在解码装置351中编码数据CDD被解码的状态的图。如图4所示，在解码装置351中，4位的编码数据CDD的位串“1000”被变换为2位的位串“00”，位串“0100”被变换为位串“01”，位串“0010”被变换为位串“10”。而且，编码数据CDD的位串“1100”和位串“0000”均被变换为位串“11”。

<编码规则的一般化>

接着，更一般地对在编码装置350中将N位(N≥2)的信息数据IFD编码时的本发明的编码规则进行说明。在本编码规则中，将N位的信息数据IFD变换为M位(M≥2^N-1)的编码数据CDD。在上述的实施方式中，对N＝2，M＝4时的本编码规则进行了说明。

按照本编码规则，在N位的信息数据IFD能够取得的2^N种位串中，将任1种位串交替地变换为位位置连续的L位(2≤L≤M)的各值表示“0”和“1”的一个的M位的位串、和全部位的值表示“0”和“1”的另一个的M位的位串。在上述的实施方式中，在2位的信息数据IFD能够取得的4(＝2²)种位串中，将位串“11”交替地变换为位位置在从上位起的第一和第二位中连续的2位(L＝2)的各值表示“1”的4位(M＝4)的位串“1100”、和全部位的值表示“0”的4位的位串“0000”。

在信息数据IFD能够取得的2^N种位串中，其它种类的各位串以编码后的位串相互不同的方式，被分别变换为仅1位的值或位位置连续的K位(2≤K＜L)的各值表示“0”和“1”的一个(在“0”和“1”中，与上述的位位置连续的L位的各值表示的一个相同)的M位的位串。在上述实施方式中，在2位的信息数据IFD能够取得的4种位串中，将位串“11”以外的位串“00”、“01”、“10”以编码后的位串相互不同的方式，分别变换为仅1位的值表示“1”的4位的位串“1000”、“0100”、“0010”。其中，N、M、L是满足上述各个条件的整数。

图5～10表示本编码规则的种种实施方式。图5所示的实施方式与图2所示的实施方式比较，只有将信息数据IFD的“11”不变换为“1100”而变换为“1111”这点不同。图6所示的实施方式，与图2所示的实施方式比较，只有将信息数据IFD的“11”变换为“0010”，将“10”交替地变换为“1100”和“0000”这点不同。在图7所示的实施方式中，分别将2位的信息数据IFD的“00”变换为“1100”，将“01”变换为“0110”，将“10”变换为“0011”，将“11”交替地变换为“1110”和“0000”。在图8所示的实施方式中，将2位的信息数据IFD变换为3位的编码数据CDD。在该实施方式中，分别将信息数据IFD的“00”变换为“100”，将“01”变换为“010”，将“10”变换为“001”，将“11”交替地变换为“111”和“000”。图9所示的实施方式相对于图2所示的实施方式，调换了编码数据CDD中的“1”和“0”。即，在图9所示的实施方式中，分别将信息数据IFD的“00”变换为“0111”，将“01”变换为“1011”，将“10”变换为“1101”，将“11”交替地变换为“0011”和“1111”。在图10所示实施方式中，将3位的信息数据IFD变换为8位的编码数据CDD。在该实施方式中，分别将信息数据IFD的“000”变换为“10000000”，将“001”变换为“01000000”，将“010”变换为“00100000”，将“011”变换为“00010000”，将“100”变换为“00001000”，将“101”变换为“00000100”，将“110”变换为“00000010”，将“111”交替地变换为“11110000”和“00000000”。

<采用本编码规则产生的效果>

如上所述，在本发明的编码规则中，因为将N位(N≥2)，即多位的信息数据IFD一次地编码，所以编码效率比对1位数据进行编码的CMI方式良好。

进一步，在本编码规则中，因为在N位的信息数据IFD能够得到的2^N种的位串中，将任1种位串变换为位位置连续的L位的各值表示“0”和“1”中的一个的M位的位串，所以当对该任1种位串进行编码时，与对其它种类的位串进行编码的情况相比，能够得到在较多的位中相同值连续的位串。例如，在图2所示的例子中，当对信息数据IFD的位串“11”进行编码时，得到在上位2位中“1”连续的位串“1100”，该位串与通过对信息数据IFD的其它位串“00”、“01”、“10”进行编码而得到的只有1位表示“1”的位串相比，“1”连续的位数较多。

这样，根据本编码规则，当对信息数据IFD的某种位串进行编码时，因为与对其它种类的位串进行编码后的情况相比，能够得到相同值在较多的位中连续的位串，所以利用该位串，能够检测出在取得与编码数据CDD的同步时所需的基准相位。以下，对此进行详细的说明。

例如，作为与本编码规则的比较对象，在图2所示的例子中，考虑总是将信息数据IFD的“11”变换为“0001”的编码规则。该编码规则称为“4值PPM”。在利用该编码规则得到的编码数据CDD中，在能够取得的位串的全部种类中，只有1位表示“1”，表示“1”的位数相互相同。因此，当对编码数据CDD进行解码时，即使检测出表示“1”的信号，也不能够利用该信号求得4位的编码数据CDD的前头时刻，不能够简单地与编码数据CDD取得同步。

例如，在将按照比较对象的编码规则编码后的图11所示的位串解码时，如果将表示“1”的信号的上升沿(rising edge)时刻T1作为4位的编码数据CDD的前头时刻而与该编码数据CDD取得同步，则“1000”的编码数据CDD被检测出，得到“00”的信息数据IFD。另一方面，当将表示“1”的信号的下降沿时刻T2作为4位的编码数据CDD的前头时刻时，“0001”的编码数据CDD被检测出，得到“11”的信息数据IFD。这样，按照比较对象的编码规则，在解码对象的位串中，根据将哪个时刻作为前头时刻的情况，得到的信息数据IFD变化，因此如果只检测出表示“1”的信号，则不能够检测出基准相位，不能够取得与编码数据CDD的同步。当对编码数据CDD进行解码时，因为需要取得与编码数据CDD的同步，所以去与编码数据CDD取得同步的情况成为问题。

在图2所示的本编码规则中，因为“11”的信号的上升沿时刻总为4位的编码数据CDD的前头时刻，所以通过检测“11”的信号，将该信号的上升沿时刻作为基准相位并与编码数据CDD取得同步，能够得到信息数据IFD。因此，当对编码数据CDD进行解码时，能够简单地与该编码数据CDD取得同步。

此外，在图2所示的编码规则中，即使在假设将“11”的信息数据IFD不变换为“1100”而变换为“0110”的情况下，通过利用“11”的信号也能够检测出基准相位。例如，如果令解码对象的位串的传送波特率(Baud Rate)为F位/秒，则通过从解码对象的位串检测出“11”的信号，从该信号的上升沿时刻将(1/F)秒前的时刻作为4位的编码数据CDD的前头时刻，能够正确地恢复信息数据IFD。

进一步，在本编码规则中，即使在连续地对N位的信息数据IFD进行编码的情况下，因为在该编码数据CDD中二进制码的值必定变化，所以能够减少对编码数据CDD进行解码时的数据错误。

例如，在图2所示的编码规则中，如果总将“11”的信息数据IFD变换为“0000”，则当连续地对“11”的信息数据IFD进行编码时，能够得到全部位表示“0”的位串。在这种位串中，因为二进制码的值不变化，所以不能够检测出编码数据CDD的前头时刻，难以正确地对编码数据CDD进行解码。

另一方面，因为按照图2所示的本发明的编码规则，将“11”的信息数据IFD变换为“1100”和“0000”，所以即使在连续地对“11”的信息数据IFD进行编码的情况下，在通过编码得到的位串中也必定发生二进制码的值的变化。因此，能够检测出编码数据CDD的前头时刻，能够减少对编码数据CDD进行解码时的数据错误。

进一步，在本编码规则中，关于编码数据CDD，因为在M位的位串能够取得的模式中存在按照本编码规则不被生成的模式，所以利用该模式，在对编码数据CDD进行解码时能够进行错误订正。例如，在图2所示的编码规则中，关于4位的编码数据CDD，4位的位串能够取得的16(＝2⁴)种模式中，只使用“1000”、“0100”、“0010”、“1100”和“0000”这5种。因此，能够利用剩下的11种的模式，在对编码数据CDD进行解码时进行错误订正。在图12中表示它的一个例子。

如图12所示，不仅在编码对象的位串为“1000”的情况下，在为“1001”、“1010”、“1011”的情况下也分别变换为“00”。并且，不仅在编码对象的位串为“0100”的情况下，在为“0101”、“0110”、“01111”的情况下也分别变换为“01”。此外，不仅在解码对象的位串为“0010”的情况下，在为“0001”、“0011”的情况下也分别变换为“10”。而且，不仅在解码对象的位串为“1100”和“0000”的情况下，在为“1101”、“1110”、“1111”的情况下也分别变换为“11”。这样，在图12所示的例子中，能够进行1位或2位的错误订正。

而且，如图2、6所示的例子那样，优选以编码数据CDD的规定位的各值总是表示“0”和“1”的另一个(在“0”和“1”中，与上述的位位置连续的L位的各值表示的一个不同的一个)的方式，对信息数据IFD进行编码(在图2、6中最下位的位的值被固定在“0”上)。在此情况下，因为在编码数据CDD的位串中总包含值不变化的位，所以在对编码数据CDD进行解码时，利用该位，能够检测出在与编码数据CDD取得同步时所需的基准相位。因此，能够更简单地取得与编码数据CDD的同步。例如，在图2所示的例子中，因为最下位位的值总表示“0”，所以在成为解码的对象的位串中，每4位必定存在“0”的信号。因此，通过以每4位必定存在“0”的信号的时刻取得基准相位，能够正确地对编码数据CDD进行解码。

进一步，在以编码数据CDD的规定位的值总表示“0”和“1”的另一个的方式对信息数据IFD进行编码时，因为M≥2^N，所以在M位的位串能够取得的模式中，按照本编码规则不被生成的模式进一步增加。例如，在图2、6所示的编码规则中，与图8所示的编码规则相比，设定有较多的编码数据CDD的位数，因此与图8的编码规则相比，图2、6所示的编码规则不生成的模式较多。因此，在对编码数据CDD进行解码时，能够进行充分的错误订正。

<CRV(Coding Rule Violation(违反编码规则))>

在上述专利文献3记载的光传送装置中，作为信息数据的编码方式使用CMI方式。按照CMI方式，“1”的信息数据被交替地变换为“11”和“00”，“0”的信息数据被变换为“01”。作为违反这种编码规则生成数据的方法，存在称为CRV0的方法和称为CRV1的方法。在CRV0中，将“0”的信息数据不变换为“01”而变换为“10”，由此生成违反编码规则的数据，在CRV1中，将“1”的信息数据不交替地变换为“11”和“00”，而是连续地变换为其中任一个的位串，由此生成违反编码规则的数据。

这样，在CMI方式的编码规则中，因为将信息数据变换为2位的编码数据，所以某种程度地限定了生成违反编码规则的数据的方法。

在本发明的编码规则中，因为将信息数据IFD变换为M位的编码数据CDD，M≥2^N-1，N≥2，所以信息数据IFD被变换为3位以上的编码数据CDD。而且，关于编码数据CDD，存在很多按照本编码规则不被生成的位串的模式。因此，与生成违反CMI方式的编码规则的数据的情况相比，能够利用更多的方法生成违反编码规则的数据。下面，以图2所示的编码规则为例，对违反编码规则数据的生成方法进行说明。

例如，在上述编码装置350中，通过将本来应被变换为“1000”的“00”的信息数据IFD变换为例如“1001”，由此能够生成违反编码规则的数据。在编码装置351中，不仅将“1000”的编码数据CDD变换为“00”的信息数据IFD，而且也将“1001”的编码数据CDD变换为“00”的信息数据IFD。由此，如帧同步信号等那样，能够使具有某种特别的意义的“00”的信息数据IFD与其它的“00”的信息数据IFD区别，并将其输入编码装置351中。

作为其它的例子，通过将本来应被变换为“0100”的“01”的信息数据IFD变换为例如“0101”，能够生成违反编码规则的数据。

此外，作为其它的例子，通过将本来应被变换为“0010”的“10”的信息数据IFD变换为例如“0011”，能够生成违反编码规则的数据。

此外，作为其它的例子，通过将本来应被变换为“1100”的“11”的信息数据IFD变换为例如“1101”，能够生成违反编码规则的数据。

此外，作为其它的例子，通过将本来应被变换为“0000”的“11”的信息数据IFD变换为例如“0001”，能够生成违反编码规则的数据。

此外，作为其它的例子，通过将本来应被交替地变换为“1100”和“0000”的“11”的信息数据IFD连续地变换为“1100”，或者连续地变换为“0000”，能够生成违反编码规则的数据。

<本发明的应用例>

接着，对使用本发明的编码装置350和编码装置351的系统例进行说明。以下，对在被导入超市和便利店的电子货架标签系统(ESL系统/Electronic Shelf Label System)中，使用本发明的编码装置350和编码装置351的情况进行说明。

图13是表示将本实施方式1的电子货架标签系统具有的电子货架标签配置在店铺的商品架上的状态的图。在电子货架标签系统中，与各商品对应地配置表示售价等商品信息的可移动的电子货架标签。而且，将包含基于商品台帐(Product Master)的售价的通信信号从发送信息的发送侧装置发送到各电子货架标签，在各电子货架标签中显示该售价。由此，在电子货架标签中显示与结算时的售价一致的正确的售价，将正确的售价传达给顾客。

如图13所示，商品架60被划分成称为格61的空间，将同一种商品集中地载置在各格61中。在商品架60的框62中在与各格61对应的位置分别安装有电子货架标签5。即，电子货架标签5分别与一个商品6(正确而言，一个商品种类)对应，配置在该对应的商品6的附件(一般而言，商品6的下侧)的框62上。各电子货架标签5分别设置有显示器，在显示器上显示对应的商品6的售价。该店铺的顾客(消费者)通过这种电子货架标签5的显示识别商品6的售价。

电子货架标签5是可移动的装置，还能够从框62取下再配置到别的位置上，使得能够应对商品6的配置变更。在本实施方式1中，在店铺内的销售区间配置有多个图13所示的商品架60。

图14是表示应用于店铺的包括电子货架标签系统1的店铺信息系统100的构成例的图。如图14所示，店铺信息系统100设置有电子货架标签系统1以及店铺控制器2和POS系统3。POS系统3所具备的POS服务器31、和电子货架标签系统1所具备的ESL服务器10通过LAN21与店铺控制器2连接着。由此，在店铺控制器2、POS系统3和电子货架标签系统1的相互之间能够进行数据通信。

店铺控制器2由一般的计算机构成，作为统括地管理店铺信息系统100的装置起作用。并且，店铺控制器2与国际互联网等外部网络连接，通过外部网络，能够与配置在统括地管理该店铺的本部中心的服务器装置等计算机进行通信。

POS服务器3是在商品销售时收集与该商品销售有关的信息并进行分析的系统，包括统括地管理POS系统3的POS服务器31和进行商品的结算的多个寄存器32。POS服务器31和寄存器32通过专用的通信电缆连接。

POS服务器31由一般的计算机构成，在其硬盘中存储有表示售价等与商品有关的各种信息的商品台帐301。在多个寄存器32的各个中，根据记载在商品台帐301中的售价进行商品的结算。

与店铺内的全部商品有关的信息，由该商品台帐301一元地进行管理。在存储在商品台帐301中的信息中，包含成为商品的识别信息的“商品码”、作为商品名称的“商品名”、作为通常的售价的“通常价格”，作为特别销售时的售价的“特别销售价格”、作为实施特别销售的期间的“特别销售期间”等。

电子货架标签系统1大致分成上述的多个电子货架标签5、和发送应该在电子货架标签5中显示的商品的“售价”的发送侧装置40。

发送侧装置40通过设置作为统括地管理电子货架标签系统1的服务器装置的ESL服务器10、和多个通信装置4而构成。ESL服务器10和多个通信装置4通过专用的通信电缆22相互连接，相互之间可以进行数据通信。各通信装置4与电子货架标签5进行红外线通信。通信装置4在销售区间的顶部等上每隔大致一定距离地配置，使得能够与配置在销售区间内的所有电子货架标签5进行通信。

ESL服务器10的作为硬件的结构与一般的计算机相同。图15是表示ESL服务器10的结构的图。ESL服务器10包括：进行各种运算处理的CPU11、存储基本程序的ROM12、成为运算处理的作业区域的RAM13、存储程序和各种数据文件等的硬盘14、进行各种显示的显示器15、由键盘和鼠标等构成的输入部16、具有通过LAN21进行数据通信的功能的数据通信部17、和用于与通信装置4进行通信的接口18。通过接口18将表示要发送给电子货架标签5的“售价”的信号传达到通信装置4。

在ESL服务器10的硬盘14中预先存储有专用的程序，CPU11根据该程序进行运算处理，由此实现作为ESL服务器10的各种功能。此外，在ESL服务器10的硬盘14中，存储有作为表示与商品有关的各种信息(商品数据)的数据文件的商品文件101。

图16是表示商品文件101的例子的图。如图16所示，商品文件101为表形式，各个记录102表示与一个商品有关的信息。具体而言，在每个记录102中登记有“商品码”、“商品名”、“通常价格”，“特别销售价格”和“特别销售期间”等。这些信息是与存储在上述的POS系统3中的商品台帐301相同的信息，通过ESL服务器10和POS系统3的通信，根据商品台帐301的信息而被登记。因此，商品文件101的信息与商品台帐301的信息的内容一致。

在商品文件101的各记录102中，还登记有作为硬件ID的一个“装置码”，该硬件ID为电子货架标签系统1具有的多个电子货架标签5的各自固有的硬件ID。由此，商品和电子货架标签5以一对一的关系在数据上对应(被链接)。通过利用该“装置码”，将某个商品的“售价”发送到与该商品对应的电子货架标签5。

接着，对通信装置4进行说明。图17是表示通信装置4的结构的图。如图17所示，各通信装置4包括：上述的编码装置350和解码装置351、驱动部41、由LED构成的红外线发光元件42、由光二极管构成的红外线受光元件43、和数据再现部44。

编码装置350按照上述的编码规则对从ESL服务器10发出的表示“售价”的数据进行编码并输出到驱动部41。驱动部41根据输入的编码数据驱动红外线发光元件42。由此，从红外线发光元件42输出利用来自编码装置350的编码数据调制后的红外线信号IR1。

图18是表示从编码装置350输出的编码数据和红外线信号IR1的关系的图。如图18所示，在红外线发光元件42中，在编码数据的二进制码表示“1”的期间以规定频率闪烁，在表示“0”期间熄灭。在图18所示的例子中，在编码数据中1位的数据表示“1”的期间，红外线发光元件42亮4次。因此，在编码数据中2位的数据连续表示“1”时，红外线发光元件42亮8次。

红外线受光元件43接收从电子货架标签5输出的红外线信号IR2，将该红外线信号IR2变换成电信号ES后输出到数据再现部44。数据再现部44放大输入的电信号ES，根据放大后的电信号ES再现由电子货架标签5生成的编码数据，输出到解码装置351。解码装置351对输入的编码数据进行解码，输出到ESL服务器10。而且，如后述的那样，在电子货架标签5中也使用本发明的编码规则生成编码数据。

图19是表示红外线信号IR2、电信号ES、和由数据再现部44再现的编码数据的关系的图。如图19所示，从红外线受光元件43输出与来自电子货架标签5的红外线信号IR2波形相同的电信号ES，在数据再现部44中，根据电信号ES再现由电子货架标签5生成的编码数据。

接着，对电子货架标签5进行详细的说明。图20是表示电子货架标签5的结构的图。如图20所示，在电子货架标签5的前面配置有用于显示商品的“售价”的显示器51、和担当与发送侧装置40通信的通信部54。显示器51例如由点矩阵方式的液晶显示器构成。

通信部54设置有发送红外线信号IR2的红外线发送元件52、和自通信装置4接受红外线信号IR1的红外线受光元件53。红外线发送元件52例如由LED构成。红外线受光元件53例如由光二极管构成，将红外线发信号IR1变换为电信号。

在显示器51的下方，贴附有打印有条形码的叠加标签(overlaylabel)55，该条形码表示与电子货架标签5对应的商品有关的“商品名”和“商品码”的。如果保持不贴附标签类的电子货架标签5的状态，则难以掌握电子货架标签5与哪个商品对应，通过该叠加标签55能够在视觉上将电子货架标签5与商品对应起来。

此外，电子货架标签5在其内部设置有供给驱动电力的小型的电池56、和由控制装置的动作的集成电路构成的控制部57。虽然没有图示，但是控制部57设置有上述的编码装置350和解码装置351，而且，设置有与通信装置4同样的驱动部和数据再现部。控制部57在数据再现部中放大从红外线受光元件53输出的电信号，从放大后的该电信号再现在通信装置4中生成的编码数据，利用解码装置351对该编码数据进行解码，取得表示“售价”的数据。并且，控制部57当接受表示“售价”的数据时，生成表示其趣旨的数据，在编码装置350中对该数据进行编码。然后，控制部57利用驱动部，根据由编码装置350生成的编码数据驱动红外线发光元件52，从红外线发光元件52输出红外线信号IR2。并且，控制部57设置有存储各种信息的存储器58。在该存储器58中，存储表示从红外线信号IR1得到的“售价”的数据、表示自装置的装置码等的数据。控制部57从存储器58读出表示“售价”的数据，根据该数据控制显示器51。结果是，在显示器51上显示“售价”。

接着，对直到在电子货架标签5中显示出售价为止的电子货架标签系统1的一连串的动作进行说明。在本实施方式1的电子货架标签系统1中，在系统起动时、以及在更新电子货架标签5显示的“售价”时，从发送侧装置40向电子货架标签5发送“售价”的信息。此处，所谓更新“售价”时相当于在变更商品台帐301的通常价格时、和在实施特别销售时将售价从通常价格变更到特别销售价格时等。在系统起动时，发送关于店铺内的全部商品的“售价”的信息。另一方面，在更新“售价”时，仅发送关于对象商品的“售价”的信息。由此，总使电子货架标签5显示的“售价”与寄存器32的结算时的“售价”一致。以下，对于针对一个商品发送“售价”的信息的动作进行说明。在以下的说明中，将成为对象的商品称为“对象商品”。

首先，在发送侧装置40的ESL服务器10中，参照商品文件101中的对象商品的记录102，取得“通常价格”和“特别销售价格”中的应该发送的“售价”和“装置码”。这里取得的“装置码”是与对象商品对应的电子货架标签5的“装置码”，并且，取得的“售价”成为该电子货架标签5将要显示的“售价”。该“售价”和“装置码”作为电信号经通信电缆22被发送到通信装置4。

在通信装置4中表示该“售价”和“装置码”的信号被编码。通信装置4根据得到的编码数据控制红外线发光元件52。由此，从通信装置4输出包含“售价”和“装置码”的信息的红外线信号IR1。

在电子货架标签5的通信部54接收从通信装置4输出的红外线信号IR1并将其变换为电信号。控制部57根据在通信部54得到电信号再现在通信装置4中生成的编码数据，对该编码数据进行解码，取得表示“售价”和“装置码”的数据。

接着，控制部57判定得到的“装置码”是否与预先存储在存储器58内的自装置的装置码一致。这时，在该“装置码”与自装置的装置码不一致的情况下，判断接收到的红外线信号IR1为用于其它的电子货架标签5的信号，就此结束处理。

另一方面，在“装置码”与自装置的装置码一致时，判断接收到的红外线信号IR1为用于自装置的信号，按照得到的“售价”由控制部57更新显示器51的显示。

通过以上这样的动作，将“售价”的信息从发送侧装置40发送到电子货架标签5。

在更新显示器51的显示后，从电子货架标签5的红外线发光元件52输出包含表示已正常地接收到表示“售价”的数据的趣旨的信息的红外线信号IR2。通信装置4接收该红外线信号IR2，包含在该红外线信号IR2中的信息被传输到ESL服务器10。由此，发送侧装置40的ESL服务器10能够确认表示“售价”的数据是否已被电子货架标签5正常地接收。因此，例如，在红外线信号IR2没有从电子货架标签5输出的情况下，判断电子货架标签5没有正常地接收到表示“售价”的数据，ESL服务器10能够进行重复输出表示“售价”的数据等的处理直到红外线信号IR2被回答为止。由此，能够可靠地更新电子货架标签5的显示，大幅度地提高系统的可靠性。

这样，在发送侧装置40和电子货架标签5之间的信息通信中，通过使用本发明的编码方法，能够大幅度提高在发送侧装置40和电子货架标签5之间的数据传送速率。特别是在采用点矩阵方式的显示器作为电子货架标签5的显示器51的情况下，与采用分段(segment)方式的显示器的情况比较，为了大幅度地增加显示数据，在发送侧装置40和电子货架标签5之间的信息通信中使用本发明的编码方法这种方式非常有效。

而且，在上述例子中，虽然对将本发明的编码方法应用于电子货架标签系统的情况进行了说明，不言而喻，也能够应用于其它系统。

实施方式2

图21是表示本发明的实施方式2的通信系统的结构的图。本实施方式2的通信系统例如是光通信系统。如图21所示，本实施方式2的通信系统包括发送装置150、和接收来自该发送装置150的光信号的接收装置160。

发送装置150包括：生成向接收装置160发送的数据的数据生成部151、按照规定的编码规则对由数据生成部151生成的数据进行编码的数据编码部152、输出光的发光部153、和根据由数据编码部152编码后的数据控制发光部153的发光控制部154。

数据生成部151生成二进制数据并将其作为信息数据IFD输出至数据编码部152。数据编码部152根据与上述实施方式1的编码装置350相同的编码规侧对信息数据IFD进行编码，生成并输出编码数据CDD。数据编码部152例如使用上述图2所示的编码规侧。

对于按图2所示的编码规侧编码后的编码数据CDD，如上述图4所示那样，通过利用相反的规则进行解码，能够得到信息数据IFD。

发光部153例如由LED构成，通过根据由发光控制部154生成的编码数据CDD进行控制，输出红外线的脉冲信号LP。而且，也可以从发光部153输出可见光线、紫外线等的其它的光脉冲信号。

图22是表示编码数据CDD和脉冲信号LP的关系的图。如上述的图2所示，因为在数据编码部152中，信息数据IFD中的位串“00”、“01”、“10”分别变换为仅1位表示“1”的4位的位串，所以从数据编码部152输出作为仅1位表示“1”的电信号的脉冲信号EPS。并且，因为在数据编码部152中，信息数据IFD中的位串“11”被变换为仅2位表示“1”的4位的位串，所以从数据编码部152输出作为仅2位表示“1”的电信号的脉冲信号EPL。这样，在数据编码部152中，生成脉冲宽度小的脉冲信号EPS和脉冲宽度大的脉冲信号EPL这样2种脉冲信号。之后，将脉冲信号EPS称为“短脉冲信号EPS”，将脉冲信号EPL称为“长脉冲信号EPL”。

在本实施方式2中，在短脉冲信号EPS被输入发光控制部154的期间，通过发光控制部154对发光部153的控制，从发光部153输出周期T的多个脉冲信号LP。同样，在长脉冲信号EPL被输入发光控制部154的期间，通过发光控制部154对发光部153的控制，从发光部153输出周期T的多个脉冲信号LP。

这里，短脉冲信号EPS的脉冲宽度EPWS被设定为(NS×T)，长脉冲信号EPL的脉冲宽度EPWL被设定为(NL×T)。NS和NL均为3以上的整数，NS＜NL。在短脉冲信号EPS被输入发光控制部154的期间，发光部153以周期T并以比NS少的次数发光。由此，在短脉冲信号EPS被输入发光控制部154的期间，从发光部153输出的脉冲信号LP的脉冲数PNS比NS小。同样，在长脉冲信号EPL被输入发光控制部154的期间，发光部153以周期T并以比NL少的次数发光。由此，在长脉冲信号EPL被输入发光控制部154的期间，从发光部153输出的脉冲信号LP的脉冲数PNL也比NL小。

这样，通过发光控制部154根据编码数据CDD控制发光部153，短脉冲信号EPS被变换为数量比NS少的脉冲信号LP，长脉冲信号EPL被变换为数量比NL少的脉冲信号LP。于是，该多个脉冲信号LP被串行输出至发送装置150和接收装置160之间的传送路径TL。在本实施方式2中，如图22所示，NS＝4，短脉冲信号EPS被变换为(NS-1)个脉冲信号LP，即3个脉冲信号LP。另一方面，关于长脉冲信号EPL，NL＝8，长脉冲信号EPL被变换为(NL-1)个脉冲信号LP，即7个脉冲信号LP。

如上所述，通过将脉冲宽度(NS×T)的短脉冲信号EPS变换为数量比NS少的脉冲信号LP，该脉冲信号LP的脉冲数PNS变少。同样，通过将脉冲宽度(NL×T)的长脉冲信号EPL变换为数量比NL少的脉冲信号LP，该脉冲信号LP的脉冲数PNL变少。因此，发光部153中的发光时间变短，能够减少发送装置150的消耗电力。

接着，对接收装置160进行详细的说明。如图21所示，接收装置160包括：脉冲再现装置165、数据解码部163、和数据分析部164。脉冲再现装置165具有受光部161和脉冲再现部162，根据来自发送装置150的脉冲信号LP，再现在发送装置150中生成的短脉冲信号EPS和长脉冲信号EPL。

通过传送路径TL将来自发送装置150的脉冲信号LP输入到受光部161中。受光部161例如由发光二极管和放大器构成，将输入的脉冲信号LP变换为电信号，作为脉冲信号REP串行输出至脉冲再现部162中。这样，受光部161将为光脉冲信号的脉冲信号LP变换为电信号，作为光电变换部发挥作用。

脉冲再现部162根据输入的脉冲信号REP再现短脉冲信号EPS和长脉冲信号EPL并输出至数据解码部163。因为通过再现短脉冲信号EPS和长脉冲信号EPL，能够再现由发送装置150生成的编码数据CDD，所以编码数据CDD在脉冲再现部162中被再现。然后，该再现数据作为再现编码数据RCDD被输入数据解码部163中。

数据解码部163具有与上述解码装置351同样的功能，按照上述图4所示的规则，对再现编码数据RCDD进行解码并输出到数据分析部164。由此，在数据解码部163中，在发送装置150中生成的信息数据IFD被再现，该再现数据作为再现信息数据RIFD被输入数据分析部164中。数据分析部164对再现信息数据RIFD的内容进行分析，进行与其内容相应的动作。例如，在接收装置160设置有显示装置的情况下，在该显示装置中显示规定的图像，或在设置有扬声器的情况下，从该扬声器输出规定的声音。由此，接收装置160能够进行与发送装置150的要求相应的动作。

接着，对脉冲再现部162进行详细的说明。图23是表示脉冲再现部162的结构的图。如图23所示，脉冲再现部162包括：并行输出被串行输入的脉冲信号REP的串并行变换部170；根据从串并行变换部170并行输出的脉冲信号REP，决定是否应该再现短脉冲信号EPS和长脉冲信号EPL的再现决定部171；和生成规定的脉冲宽度的脉冲信号，将该脉冲信号作为短脉冲信号EPS或长脉冲信号EPL的再现信号进行输出的再现脉冲生成部172。

图24是表示串并行变换部170的结构的图。如图24所示，串并行变换部170包括：脉冲整形电路170a～170h、和延迟电路170i～170o。当被输入脉冲信号时，各个脉冲整形电路170a～170h将该面板信号整形至规定的脉冲宽度Pw并输出。在各个脉冲整形电路170a～170h中，在输出脉冲信号的期间，即使存在输入信号也无视该输入信号，不生成与其相应的脉冲信号。

各个延迟电路170i～170o使输入信号延迟规定时间并输出。在本实施方式2中，各个延迟电路170i～170o使输入信号延迟(2×Pw)后输出。

脉冲整形电路170a和延迟电路170i分别被串行输入脉冲信号REP。延迟电路170i～170n的输出分别被输入延迟电路170j～170o。而且，延迟电路170i～170o的输出分别被输入脉冲整形电路170b～170h。在串并行变换电路170中，因为脉冲信号REP被最先输入脉冲整形电路170a，所以通过该脉冲整形电路170a，能够检测出脉冲信号REP向串并行变换电路170的输入。

此处，在本实施方式2中，在发送装置150的发光部153生成的脉冲信号LP的脉冲宽度被设定为Pw。而且，脉冲信号LP的周期T被设定为(2×Pw)。因此，在脉冲信号LP通过传送路径TL时，如果其脉冲宽度不变化，则作为变换为电信号后的脉冲信号LP的脉冲信号REP的脉冲宽度为Pw，其周期为(2×Pw)。但是，实际上，在脉冲信号LP通过传送路径TL时会发生变化，其脉冲宽度变窄。因此，脉冲信号REP的脉冲宽度变得比Pw窄。

在本实施方式2中，因为能够通过脉冲整形电路170a～170h对脉冲信号REP进行整形，所以在脉冲信号LP通过传送路径TL的期间，即使在其脉冲宽度发生变化的情况下，也能够得到与本来的脉冲宽度相等的脉冲宽度为Pw的脉冲信号REP。

从受光部161输出的脉冲信号REP被保持原状地输入脉冲整形电路170a，并被延迟电路170i延迟(2×Pw)后输入脉冲整形电路170b。而且，延迟后的该脉冲信号REP在被输入脉冲整形电路170b的同时，进一步在延迟电路170j中被延迟(2×Pw)后输入脉冲整形电路170c。

如上所述，脉冲信号REP的周期为(2×Pw)，与延迟电路170i～170o中的延迟时间相同。因此，在将在发送装置150侧以周期(2×Pw)生成的多个脉冲信号LP在传送路径TL中不消灭地全部输入接收装置160的情况下，当从脉冲整形电路170b输出被最先输入串并行变换部170的脉冲信号REP时，在与此相同的时刻，从脉冲整形电路170a输出下次输入串并行变换部170的脉冲信号REP。而且，之后，当最先的脉冲信号REP通过延迟电路170j从脉冲整形电路170c输出时，在与此相同的时刻，从脉冲整形电路170b输出下一个脉冲信号REP，并且从脉冲整形电路170a输出该下一个脉冲信号REP。以后同样，当最先的脉冲信号REP从脉冲整形电路170h输出时，在从该最先的脉冲信号REP被输入脉冲整形电路170a起直到被输入脉冲整形电路170h为止的期间，输入串并行变换部170的脉冲信号REP同时从脉冲整形电路170a～170g输出。脉冲整形电路170a～170h的输出信号分别作为信号SA～SH被输入再现决定部171。

这样，本实施方式2的串并行变换部170在利用脉冲整形电路170a检测出某个脉冲信号REP的输入时，以从该检测时刻起并行输出在规定时间内被串行输入的脉冲信号REP(包括该某个脉冲信号REP)的方式动作。在本实施方式2中，因为设置有7个延迟电路170i～170o，且各自的延迟时间被设定为(2×Pw)，所以串并行变换部170并行输出在从检测出某个脉冲信号REP的输入的时刻起的(7×2×Pw)期间串行输入的脉冲信号REP(包括该某个脉冲信号REP)。

如上所述，在发送装置150中，短脉冲信号EPS被变换为周期为(2×Pw)的3个脉冲信号LP。因此，在这3个脉冲信号LP被串行输入接收装置160的情况下，当与该3个脉冲信号LP中的前头的脉冲信号LP相当的脉冲信号REP从串并行变换部170中的脉冲整形电路170h输出时，与此同时，分别从脉冲整形电路170f、170g输出在其以后的2个脉冲信号REP。

另一方面，在发送装置150中，长脉冲信号EPL被变换为周期(2×Pw)的7个脉冲信号LP。因此，在这7个脉冲信号LP被串行输入接收装置160的情况下，当与该7个脉冲信号LP中的前头的脉冲信号LP相当的脉冲信号REP从脉冲整形电路170h输出时，与此同时，分别从脉冲整形电路170b～170g输出在其以后的6个脉冲信号REP。

接着，对再现决定部171进行详细的说明。图25是表示再现决定部171的结构的图。如图25所示，再现决定部171包括：AND电路171a～171m、OR电路171n～171s、和延迟电路171t～171w。AND电路171a计算信号SA、SB的逻辑“与”(Logical Conjunction)并输出，AND电路171b计算信号SA、SC的逻辑“与”并输出，AND电路171c计算信号SB、SC的逻辑“与”并输出。AND电路171d计算信号SA、SD的逻辑“与”并输出，AND电路171e计算信号SB、SD的逻辑“与”并输出，AND电路171f计算信号SC、SD的逻辑“与”并输出。

AND电路171g计算信号SE、SF的逻辑“与”并输出，AND电路171h计算信号SE、SG的逻辑“与”并输出，AND电路171i计算信号SF、SG的逻辑“与”并输出。AND电路171j计算信号SE、SH的逻辑“与”并输出，AND电路171k计算信号SF、SH的逻辑“与”并输出，AND电路171l计算信号SG、SH的逻辑“与”并输出。

OR电路171n计算AND电路171b、171c的输出信号的逻辑“或”(Logical Disjunction)并输出，OR电路171o计算AND电路171d～171f的输出信号的逻辑“或”并输出。OR电路171p计算AND电路171h、171i的输出信号的逻辑“或”并输出，OR电路171q计算AND电路171j～171l的输出信号的逻辑“或”并输出。

延迟电路171t使AND电路171a的输出信号延迟(4×Pw)并输出，延迟电路171u使OR电路171n的输出信号延迟(2×Pw)并输出。延迟电路171v使AND电路171g的输出信号延迟(4×Pw)并输出，延迟电路171w使OR电路171p的输出信号延迟(2×Pw)并输出。

OR电路171r计算延迟电路171t的输出信号ST、延迟电路171u的输出信号SU、和OR电路171o的输出信号SO的逻辑“或”并输出，OR电路171s计算延迟电路171v的输出信号SV、延迟电路171w的输出信号SW、和OR电路171q的输出信号SQ的逻辑“或”并输出。而且，AND电路171m计算OR电路171r的输出信号SR、和OR电路171s的输出信号JS1的逻辑“与”并输出。AND电路171m的输出信号JS0和OR电路171s的输出信号JS1被输入再现脉冲生成部172。

在形成以上那样的结构的再现决定部171中，当从脉冲整形电路170a～170d中的至少2个同时输出脉冲信号REP时，即，当信号SA～SD中的至少2个同时成为高(High)电平时，OR电路171r的输出成为高电平。并且，当从脉冲整形电路170e～171h中的至少2个同时输出脉冲信号REP时，即，当信号SE～SH中的至少2个同时成为高电平时，OR电路171s的输出成为高电平。而且，当OR电路171r、171s的输出同时成为高电平时，AND电路171m的输出成为高电平。

在本实施方式2中，来自AND电路171m的输出信号JS0和来自OR电路171s的输出信号JS1作为表示是否应该再现长脉冲信号EPL和短脉冲信号EPS的信号发挥作用。即，当再现决定部171决定应该再现长脉冲信号EPL时，将输出信号JS0、JS1均设定在高电平，当决定应该再现短脉冲信号EPS时，将输出信号JS0设定在低(Low)电平，将输出信号JS1设定在高电平。因此，在再现脉冲生成部172中，当输出信号JS0、JS1均成为高电平时长脉冲信号EPL被再现，当只有输出信号JS1成为高电平时，短脉冲信号EPS被再现。

图26是表示再现脉冲生成部172的结构的图。如图26所示，再现脉冲生成部172设置有单触发脉冲发生电路172a、172b和OR电路172c。当输出信号JS0为高电平时，单触发脉冲发生电路172a输出从该时刻起的(14×Pw)期间表示高电平的脉冲信号REPL。即，单触发脉冲发生电路172a按照输出信号JS0的上升沿时刻输出脉冲宽度(14×Pw)的脉冲信号REPL。当输出信号JS1为高电平时，单触发脉冲发生电路172b输出从该时刻起的(7×Pw)期间表示高电平的脉冲信号REPS。即，单触发脉冲发生电路172b按照输出信号JS1的上升沿时刻输出脉冲宽度(7×Pw)的脉冲信号REPS。OR电路172c计算单触发脉冲发生电路172a、172b的输出信号的逻辑“或”并作为信号SZ输出。而且，在单触发脉冲发生电路172a、172b的各自中，在输出脉冲信号期间，即使输入信号新上升，也无视该上升，不生成与其相应的脉冲信号。

在具有这种结构的再现脉冲生成部172中，当输出信号JS0、JS1同时为高电平时，从OR电路172c输出脉冲宽度大的脉冲信号REPL作为长脉冲信号EPL的再现信号。另一方面，当只有输出信号JS1为高电平时，从OR电路172c输出脉冲宽度小的脉冲信号REPS作为短脉冲信号EPS的再现信号。以下，将脉冲信号REPL称为“长脉冲再现信号REPL”，将脉冲信号REPS称为“短脉冲再现信号REPS”。

如上所述，在发送装置150中，短脉冲信号EPS被变换为3个脉冲信号LP，当该3个脉冲信号LP中的至少2个被串行输入接收装置160中，且从脉冲整形电路170h输出与它们中的前头脉冲信号LP对应的脉冲信号REP时，在再现决定部171中输出信号JS0成为低电平，输出信号JS1成为高电平。即，在再现决定部171中，在从串并行变换部170并行输出的、起因于短脉冲信号EPS的脉冲信号REP的数量为2以上的情况下，决定应该再现短脉冲信号EPS。

图27～30是表示再现短脉冲信号EPS时的脉冲再现部162的动作的图。图27表示短脉冲信号EPS被变换后的全部3个脉冲信号LP被串行输入接收装置160的情况下的动作，图28表示该3个脉冲信号LP中的前头的脉冲信号LP消灭的情况下的动作，图29表示该3个脉冲信号LP中的第二个脉冲信号LP消灭的情况下的动作，图30表示该3个脉冲信号LP中的最后的脉冲信号LP消灭的情况下的动作。

在图27、29、30所示的例子中，在时刻t1～t8期间被串行输入串并行变换部170的、起因于短脉冲信号EPS的多个脉冲信号REP，在时刻t8从串并行变换部170输出。于是，在时刻t8，输出信号JS0成为低电平，输出信号JS1成为高电平，从再现脉冲生成部172输出短脉冲再现信号REPS。

另一方面，如图28所示，在前头的脉冲信号LP消灭的情况下，在时刻t2～t9期间被串行输入串并行变换部170的、起因于短脉冲信号EPS的多个脉冲信号REP，在时刻t9从串并行变换部170输出。于是，在比图27、29、30的例子延迟(2×Pw)的时刻t9，输出信号JS0成为低电平，输出信号JS1成为高电平，从再现脉冲生成部172输出短脉冲再现信号REPS。这是因为，由于前头的脉冲信号LP的消灭，使得最先将脉冲信号REP输入串并行变换部170的时间延迟(2×Pw)的缘故。

在与短脉冲信号EPS不同的条件下再现长脉冲信号EPL。在长脉冲信号EPL被变换的7个脉冲信号LP中，将从前头起的4个脉冲信号LP中的至少2个输入接收装置160，并将剩余的3个脉冲信号LP中的至少2个输入接收装置160的情况下，基本上长脉冲信号EPL被再现。但是，即使在这种情况下，在再现决定部171的OR电路171r、171s的输出信号不同时成为高电平的情况下，也不再现长脉冲信号EPL。

例如，在起因于长脉冲信号EPL的7个脉冲信号LP中，在第二个脉冲信号LP和第5个脉冲信号LP消灭的情况下，因为OR电路171r、171s的输出信号不同时成为高电平，所以长脉冲信号EPL不被再现。此外，在该7个脉冲信号LP中，在前头的脉冲信号LP和第7个脉冲信号LP消灭的情况下，也因为OR电路171r、171s的输出信号不同时成为高电平，所以长脉冲信号EPL不被再现。此外，在前头和第二个脉冲信号LP消灭的情况下，无论是否有第5～7个脉冲信号LP，OR电路171r、171s的输出信号均不会同时成为高电平，长脉冲信号EPL不被再现。

这样，在本实施方式2中，在与短脉冲信号EPS相当不同的条件下再现长脉冲信号EPL。这是因为使用与在再现短脉冲信号EPS时所需的电路相同的电路再现长脉冲信号EPL的缘故。如图25所示，在本实施方式2中，由AND电路171g～171l、OR电路171p、171q、171s和延迟电路171v、171w构成的、在再现短脉冲信号EPS时所需的电路，和由AND电路171a～171f、OR电路171n、171o、171r和延迟电路171t、171u构成的、在再现长脉冲信号EPL时所需的电路为完全相同的电路结构。因此，如果不考虑电路构成上的优点，则与再现短脉冲信号EPS时同样，在从串并行变换部170并行输出的、起因于长脉冲信号EPL的脉冲信号REP的数量比规定数量(例如4个)大的情况下，也可以构成脉冲再现部162，使得其必定再现长脉冲信号EPL。

图31表示在再现长脉冲信号EPL时的脉冲再现部162的动作。在图31中，表示在将起因于长脉冲信号EPL的所有7个脉冲信号LP输入接收装置160的情况下的脉冲再现部162的动作。如图31所示，在时刻t1～t8期间被串行输入串并行变换部170的7个脉冲信号REP在时刻t8从串并行变换部170被并行输出。而且，在时刻t8，输出信号JS0、JS1两者成为高电平，长脉冲再现信号REPL从再现脉冲生成部172被输出。

如上所述，在本实施方式2中，根据从串并行变换部170并行输出的、起因于短脉冲信号EPS的脉冲信号REP的数量，决定是否应该再现短脉冲信号EPS。因此，在被串行输入串并行变换部170的、起因于短脉冲信号EPS的脉冲信号REP从串并行变换部170并行输出由的时刻(在图27、29、30的例子中为时刻t8，在图28的例子中为时刻t9)，能够决定短脉冲信号EPS的再现。因此，如本实施方式2那样，能够减少再现短脉冲信号EPS的时刻的偏离。结果是，能够抑制接收数据的遗漏、接收数据的二次读取等，能够正确地对再现编码数据RCDD进行解码。

在存在前头的脉冲信号REP的图27、29、30所示的例子中，在同一时刻短脉冲信号EPS被再现。即使在前头的脉冲信号LP消灭的情况下，也能够只以(2×Pw)的延迟再现短脉冲信号EPS。因为该(2×Pw)的延迟时间是比短脉冲信号EPS的脉冲宽度EPWS(＝4×2×Pw)小的值，所以在数据解码部163中再现信息数据IFD时几乎不会成为问题。

进一步，在本实施方式2中，因为根据脉冲信号REP的数量决定是否应该再现短脉冲信号EPS，所以即使在传送路径TL中产生不需要的脉冲信号LP的情况下，也能够防止错误地再现短脉冲信号EPS，并且即使假设不同脉冲宽度的脉冲信号LP被输入接收装置160中，也能够再现短脉冲信号EPS。并且，即使在发送装置150侧生成的多个脉冲信号LP中，其一部分在传送路径TL中消灭的情况下，也能够可靠地再现短脉冲信号EPS。

此外，在本实施方式2中，因为从串并行变换部170整形并输出脉冲信号REP，所以即使在传送路径TL中脉冲信号LP的脉冲宽度发生了变化的情况下，再现决定部171也能够确实地判定脉冲信号REP的数量。因此，能够抑制错误地再现短脉冲信号EPS的情况的发生。

此外，在本实施方式2的发送装置150中，将短脉冲信号EPS和长脉冲信号EPL变换为多个光脉冲信号，但是也可以变换为多个电脉冲信号。在此情况下，在接收装置160中不需要将光信号变换为电信号的受光部161。

此外，在本实施方式2中，再现短脉冲信号EPS和长脉冲信号EPL这2种脉冲信号，在接收侧只再现在发送侧生成的1种脉冲信号的情况下，能够使脉冲再现部162的结构简单化。例如，在只再现短脉冲信号EPS的情况下，不需要以下电路：串并行变换部170的脉冲整形电路170a～170d和延迟电路170i～170l；再现决定部171的AND电路171a～171f、171m；OR电路171n、171o、171r和延迟电路171t、171u；再现脉冲生成部172的单触发脉冲发生电路172a和OR电路172c。

<脉冲再现部的变形例>

接着，对脉冲再现部162的其它的结构例进行说明。图32～34是分别表示串并行变换电路170、再现决定部171和再现脉冲生成部172的变形例的图。以下，将串并行变换电路170、再现决定部171和再现脉冲生成部172的变形例分别称为“串并行变换电路270”、“再现决定部271”和“再现脉冲生成部272”。

如图32所示，串并行变换电路270包括：双稳态多谐振荡器触发(flip-flop)电路270a～270k、OR电路270l～270o、和时钟发生器270p。从时钟发生器270p输出的时钟信号CLK1的占空(duty)比被设定为50％，其周期被设定为Pw的1/2倍。因此，如果Pw＝400ns，则时钟信号CLK1的周期为200ns。

各个双稳态多谐振荡器触发电路270a～270j在时钟信号CLK1的上升沿(rising edge)保持并输出输入自身的数据输入端子D的信号。另一方面，双稳态多谐振荡器触发电路270k在时钟信号CLK1的下降沿保持并输出输入自身的数据输入端子D的信号。脉冲信号REP被输入双稳态多谐振荡器触发电路270a、270k的各自的数据输入端子D。OR电路270m计算并输出双稳态多谐振荡器触发电路270a、270k的输出信号的逻辑“或”，OR电路270m的输出信号被输入双稳态多谐振荡器触发电路270b的数据输入端子D。双稳态多谐振荡器触发电路270b～270j以此顺序串联连接，在时钟信号CLK1的上升沿保持并输出来自前段的输出信号。OR电路270l计算并输出OR电路270m的输出信号、和双稳态多谐振荡器触发电路270b的输出信号的逻辑“或”。OR电路270n计算并输出双稳态多谐振荡器触发电路270e、270f的输出信号的逻辑“或”。OR电路270o计算并输出双稳态多谐振荡器触发电路270i、270j的输出信号的逻辑“或”。

而且，分别令双稳态多谐振荡器触发电路270a、270k的输出信号为信号SSA、SSB，令OR电路270m的输出信号为信号SSC。并且，分别令双稳态多谐振荡器触发电路电路270b～270j的输出信号为信号SSD～SSL。而且，分别令OR电路270l、270n、270o的输出信号为信号SSM、SSN、SSO。

如图33所示，再现决定部271设置有AND电路271a、271b和OR电路271c。AND电路271a计算信号SSM和信号SSO的逻辑“与”，将该结果作为信号SSP进行输出。AND电路271b计算信号SSN和信号SSO的逻辑“与”，将该结果作为信号SSQ进行输出。而且，OR电路271c计算信号SSP和信号SSQ的逻辑“或”，将该结果作为信号SSR进行输出。

如图34所示，再现脉冲生成电路272设置有双稳态多谐振荡器触发电路272a～272d、OR电路272e～272h和时钟发生器272i。从时钟发生器272i输出的时钟信号CLK2的占空比被设定为50％，其周期被设定为Pw的2倍。因此，如果Pw＝400ns，则时钟信号CLK2的周期为800ns。这样，时钟信号CLK2的频率成为时钟信号CLK1的频率的1/4倍。

双稳态多谐振荡器触发电路272a～272c的各自在时钟信号CLK1的上升沿保持并输出输入自身的数据输入端子D的信号。另一方面，双稳态多谐振荡器触发电路272d在时钟信号CLK2的上升沿保持并输出输入到自身的数据输入端子D的信号。信号SSR被输入双稳态多谐振荡器触发电路270a的数据输入端子D。双稳态多谐振荡器触发电路272a～272c以此顺序串联连接，在时钟信号CLK1的上升沿保持并输出来自前段的输出信号。

OR电路272e计算并输出信号SSR和为双稳态多谐振荡器触发电路272a的输出信号的信号SSS的逻辑“或”，OR电路272f计算并输出为双稳态多谐振荡器触发电路272b的输出信号的信号SST和为双稳态多谐振荡器触发电路272c的输出信号的信号SSU的逻辑“或”。而且，OR电路272g计算OR电路272e、272f的输出信号的逻辑“或”，将该结果作为信号SSV输出。

信号SSV被输入到双稳态多谐振荡器触发电路272d的数据输入端子D。OR电路272h计算信号SSV和为双稳态多谐振荡器触发电路272d的输出信号的信号SSW的逻辑“或”，将该结果作为信号SSX输出。

接着，对图32～图34所示的脉冲再现部162的变形例的动作进行说明。图35～图38是表示再现短脉冲信号EPS时的脉冲再现部162的变形例的动作的图。图35表示短脉冲信号EPS被变换后的全部3个脉冲信号LP被串行输入接收装置160的情况下的动作，图36表示该3个脉冲信号LP中的前头的脉冲信号LP消灭的情况下的动作，图37表示该3个脉冲信号LP中的第二个脉冲信号LP消灭的情况下的动作，图38表示该3个脉冲信号LP中的最后的脉冲信号LP消灭的情况下的动作。

图32所示的串并行变换电路270在时钟信号CLK1的上升沿或下降沿能够检测脉冲信号REP的输入。当串并行变换电路270检测出脉冲信号REP的输入时，令信号SSC在规定时间为高电平。即，在串并行变换电路270中，当检测出脉冲信号REP的输入时，从OR电路270m输出脉冲信号。

在图35、37、38所示的例子中，在比时钟信号CLK1的某个上升沿的时刻ta1稍前的时间，最先的脉冲信号REP被输入串并行变换电路270，串并行变换电路270在时刻ta1检测出该最先的脉冲信号REP的输入，令信号SSC为高电平。

另一方面，在图36所示的例子中，因为短脉冲信号EPS被变换后的3个脉冲信号LP中的前头的脉冲信号LP消灭，所以在比时刻ta1延迟(2×Pw)的时刻，即在比时刻ta5稍前的时间，最先的脉冲信号REP被输入串并行变换电路270，串并行变换电路270在时刻ta5检测出该最先的脉冲信号REP的输入。

在串并行变换电路270中，当检测出某个脉冲信号REP的输入时，从OR电路270l、270n、270o并行输出在从该检测时刻起的(4×Pw)期间被串行输入的脉冲信号REP(包括该某个脉冲信号REP)。这时，脉冲信号REP被整形为规定的脉冲宽度并被输出。如图35～38的信号SSM、SSN、SSO所示，从串并行变换电路270输出脉冲宽度为(7/4×Pw)的脉冲信号REP。

在图35，37，38所示的例子中，在时刻ta1脉冲信号REP被最先检测出，在时刻ta9从OR电路270l、270n、270o并行输出在从该时刻ta1起的(4×Pw)期间，即从时刻ta1到时刻ta9之间被串行输入的脉冲信号REP。

另一方面，在图36所示的例子中，在时刻ta5脉冲信号REP最先被检测出，在时刻ta13从OR电路270l、270n、270o并行输出在从该时刻ta5起的(4×Pw)期间，即从时刻ta5到时刻ta13之间被串行输入的脉冲信号REP。

在再现决定部271中，当从串并行变换电路270并行输出2个以上的脉冲信号REP时，即，当信号SSM、SSN、SSO中的至少2个同时成为高电平时，决定应该再现短脉冲信号EPS，使信号SSR成为高电平。而且，当信号SSR成为高电平时，再现脉冲生成部272生成脉冲宽度短的脉冲信号，并将其作为短脉冲信号EPS的再现信号从AND电路272h输出(参照信号SSX)。

作为短脉冲信号EPS的再现信号，在图35所示的例子中生成Pw的(29/4)倍的脉冲宽度的脉冲信号，在图36～38所示的例子中生成Pw的(21/4)倍的脉冲宽度的脉冲信号。这样，在图35所示的例子和图36～38所示的例子中，在短脉冲信号EPS的再现信号的脉冲宽度上产生(2×Pw)的差，但是因为该差比短脉冲信号EPS的脉冲宽度EPWS小，所以当在数据解码部163中再现信息数据IFD时几乎不成为问题。

在图32～图34所示的脉冲再现部162的变形例中，也能够再现长脉冲信号EPL。图39是表示再现长脉冲信号EPL时的脉冲再现部162的变形例的动作的图。在图39中表示在起因于长脉冲信号EPL的全部7个脉冲信号LP被输入接收装置160中的情况下的脉冲再现部162的变形例的动作。如图39所示，在起因于长脉冲信号EPL的7个脉冲信号EPS被输入串并行变换电路270时，作为长脉冲信号EPL的再现信号，从再现脉冲生成部172的OR电路272h输出脉冲宽度比图35～图38所示的例子大的脉冲信号(参照信号SSX)。

而且，在图32所示的串并行变换电路270中，将Pw的1/2倍周期的时钟信号CLK1供给至双稳态多谐振荡器触发电路270a、270k，但是如图40所示，也可以以能够供给Pw的1/4倍周期的时钟信号CLK3，即相对时钟信号CLK1为倍速的时钟信号CLK3的方式构成串并行变换电路270。如图40所示，从时钟发生器270p不仅输出Pw的1/2倍周期的时钟信号CLK1，还输出Pw的1/4倍周期的时钟信号CLK3。而且，设置开关电路270q，该开关电路270q选择时钟信号CLK1、CKL3中的任一个并输出，将该开关电路270q的输出信号作为时钟信号供向双稳态多谐振荡器触发电路270a、270k。由此，能够将供向双稳态多谐振荡器触发电路270a、270k的时钟信号，从Pw的1/2倍周期的时钟信号CLK1切换到Pw的1/4倍周期的时钟信号CLK3。

此外，也可以利用图41所示的这种电路构成串并行变换电路270。如图41所示，从时钟发生器270p不仅输出时钟信号CKL1，而且输出Pw的1/8倍周期的时钟信号CLK4。双稳态多谐振荡器触发电路270r～270u以此顺序串联连接，在时钟信号CLK4的上升沿保持并输出来自前段的输出信号。最终段的双稳态多谐振荡器触发电路270u将保持的信号保持原状地作为非反转输出信号输出，并反转(invert)该信号作为反转输出信号输出。双稳态多谐振荡器触发电路270r在时钟信号CLK4的上升沿保持并输出双稳态多谐振荡器触发电路270u的反转输出信号。

脉冲信号REP被输入双稳态多谐振荡器触发电路270a1、270a2、270k1、270k2的各自的数据输入端子D。双稳态多谐振荡器触发电路270a1在双稳态多谐振荡器触发电路270r的输出信号的上升沿保持并输出输入自身的数据输入端子D的信号。双稳态多谐振荡器触发电路270a2在双稳态多谐振荡器触发电路270s的输出信号的上升沿保持并输出输入自身的数据输入端子D的信号。双稳态多谐振荡器触发电路270k1在双稳态多谐振荡器触发电路270t的输出信号的上升沿保持并输出输入自身的数据输入端子D的信号。双稳态多谐振荡器触发电路270k2在双稳态多谐振荡器触发电路270u的非反转输出信号的上升沿保持并输出输入自身的数据输入端子D的信号。而且，OR电路270m对双稳态多谐振荡器触发电路270a1、270a2、270k1、270k2的输出信号的逻辑“或”进行计算并作为信号SSC输出。其它的结构与图32所示的结构相同。

如上所述，通过使用Pw的1/8倍周期的时钟信号CLK4、即相对时钟信号CKL1为4倍速的时钟信号CKL4，能够构成串并行变换电路。

<本发明的应用例>

接着，对本发明的使用发送装置150和接收装置160的系统的例子进行说明。以下，对在上述的店铺信息系统100中的电子货架标签系统1中使用发送装置150和接收装置160的情况进行说明。以下，针对使用发送装置150和接收装置160的本实施方式2的电子货架标签系统1，以与上述实施方式1的电子货架标签系统1的不同点为中心进行说明。

图42是表示本实施方式2的电子货架标签系统1所具有的各通信装置4的结构的图。如图42所示，各通信装置4包括：数据编码部441、发光控制部442、发光部443、受光部444、脉冲再现部445、和数据解码部446。数据编码部441、发光控制部442、发光部443、受光部444、脉冲再现部445和数据解码部446分别具有与上述的数据编码部152、发光控制部154、发光部153、受光部161、脉冲再现部162和数据解码部163同样的功能。而且，在本实施方式2的电子货架标签系统1中，ESL服务器10具有与上述的数据生成部151和数据分析部164同样的功能。

数据编码部441按照上述图2所示的编码规则对从ESL服务器10供给的表示“售价”的数据进行编码并输出到发光控制部442。发光控制部442与上述的发光控制部154同样，根据输入的编码数据控制发光部443，从该发光部443输出红外线的规定频率的脉冲信号LP1。由此，在数据编码部441中生成的编码数据所包含的短脉冲信号EPS被变换成红外线的3个脉冲信号LP1，该编码数据中包含的长脉冲信号EPL被变换为红外线的7个脉冲信号LP1。从发光部443输出的脉冲信号LP1被输入电子货架标签5。

受光部444接受从电子货架标签5输出的红外线的脉冲信号LP2。该红外线的脉冲信号LP2与脉冲信号LP1同样地被生成。受光部444将红外线的脉冲信号LP2变换为电信号并作为脉冲信号REP2输出到脉冲再现部445。脉冲再现部445从输入的脉冲信号REP2对在电子货架标签5中生成的短脉冲信号EPS和长脉冲信号EPL进行再现并输出到数据解码部446。由此，在电子货架标签5中生成的编码数据被输入数据解码部446。数据解码部446按照上述图4所示的规则对输入的编码数据进行解码，取得在电子货架标签5中生成的信息数据，将其输出至ESL服务器10。

接着，对本实施方式2的电子货架标签5进行说明。图43是表示本实施方式2的电子货架标签5的结构的图。如图43所示，在电子货架标签5的前面，配置有用于表示商品的“售价”的显示器551、和担当与发送侧装置40的通信的通信部554。显示器551例如由点矩阵方式的液晶显示器构成。

通信部554设置有输出红外线的脉冲信号LP2的发光部552，和接收来自通信装置4的脉冲信号LP1、将该脉冲信号LP1变换为电信号并输出的受光部553。发光部552具有与通信装置4的发光部443同样的功能，受光部553具有与通信装置4的受光部444同样的功能。

在显示器551的下方贴附打印有条形码的叠加标签555，该条形码表示与电子货架标签5对应的商品的“商品名”和“商品码”。如果保持没有贴附标签类的电子货架标签5的状态，则难以掌握电子货架标签5与哪个商品对应，但是通过该叠加标签555能够使电子货架标签5和商品在视觉上对应。

电子货架标签5在其内部还设置有供给驱动电力的小型的电池556、和由控制装置的动作的集成电路构成的控制部557。控制部557具有与通信装置4的脉冲再现部445和数据解码部446同样的功能。控制部557根据从受光部553输出的电信号，对在通信装置4中生成的短脉冲信号EPS和长脉冲信号EPL进行再现从而得到编码数据。而且，控制部557按照上述图4所示的规则对该编码数据进行解码得到信息数据。由此，电子货架标签5能够从ESL服务器10接收表示“售价”的数据。而且，控制部557具有与上述的数据分析部164同样的功能，对接收的数据进行分析，进行与该数据的内容相应的动作。

此外，控制部557也具有与上述的数据生成部151、通信装置4的数据编码部441、发光控制部442同样的功能。控制部557当接收到表示“售价”的数据时，生成表示该趣旨的二进制数据，按照上述的图2所示的编码规则对该数据进行解码，生成编码数据。控制部557与上述的发光控制部154同样，根据得到的编码数据控制发光部552，从该发光部552输出红外线的规定频率的脉冲信号LP2。由此，在控制部557中生成的编码数据所包含的短脉冲信号EPS被变换为红外线的3个脉冲信号LP2，包含在该编码数据中的长脉冲信号EPL被变换为红外线的7个脉冲信号LP2。从发光部552输出的脉冲信号LP2被输入通信装置4中。

并且，控制部557设置有存储各种信息的存储器558。在该存储器558中存储从脉冲信号LP1得到的表示“售价”的数据、表示自装置的对方(counterpart)码等的数据。控制部557从存储器558读出表示“售价”的数据，根据该数据控制显示器551。结果是，在显示器551上显示“售价”。

接着，对在电子货架标签5中显示售价为止的本实施方式2的电子货架标签系统1的一连串动作进行说明。在本实施方式2的电子货架标签系统1中，与实施方式1同样，在系统起动时和在更新由电子货架标签5显示的“售价”时等，进行从发送侧装置40向电子货架标签5发送“售价”的信息的动作。这里，所谓更新“售价”时，相当于商品台帐301的通常价格被变更时、和在实施特别销售时将售价从通常价格变更到特别销售价格时。在系统起动时，发送店铺内的全部商品的“售价”的信息。由此，由电子货架标签5显示的“售价”和寄存器32的结算时的“售价”总被保持一致。以下，对一个商品的“售价”的信息的发送的动作进行说明。在以下的说明中，将成为对象的商品称为“对象商品”。并且，将上述的“装置码”称为“对方码”。

首先，在发送侧装置40的ESL服务器10中，参照商品文件101中的对象商品的记录102，取得“通常价格”和“特别销售价格”中的应该发送的“售价”和“对方码”。这里取得的“对方码”是与对象商品对应的电子货架标签5的“对方码”，并且，取得的“售价”为该电子货架标签5应该显示的“售价”。该“售价”和“对方码”作为电信号经通信电缆22被发送到通信装置4。

在通信装置4中表示该“售价”和“对方码”的信号被编码。通信装置4根据得到的编码数据控制发光部443。由此，从通信装置4输出包含“售价”和“对方码”的信息的脉冲信号LP1。

在电子货架标签5的通信部554中接收从通信装置4输出的脉冲信号LP1并将其变换为电信号。控制部557从在通信部554得到电信号取得表示“售价”和“对方码”的数据。

接着，控制部557判定得到的“对方码”是否与预先存储在存储器558内的自装置的对方码一致。这时，在该“对方码”与自装置的对方码不一致的情况下，判断接收到的脉冲信号LP1为用于其它电子货架标签5的信号，就此结束处理。

另一方面，在“对方码”与自装置的对方码一致的情况下，判断接收到的脉冲信号LP1为用于自装置的信号，按照得到的“售价”，显示器551的显示由控制部557更新。

通过以上的动作，将“售价”从发送侧装置40发送到电子货架标签5。

在更新显示器551的显示后，从电子货架标签5的发光部552输出脉冲信号LP2，其中，该脉冲信号LP2包含表示已正常地接收到表示“售价”的数据的趣旨的信息。该脉冲信号LP2被通信装置4接收，包含在该脉冲信号LP2中的信息被传达到ESL服务器10。由此，发送侧装置40的ESL服务器10能够确认电子货架标签5是否已正常地接收到表示“售价”的数据。因此，例如，在从电子货架标签5不输出脉冲信号LP2的情况下，判断电子货架标签5没有正常地接收到表示“售价”的数据，ESL服务器10能够进行重复输出表示“售价”的数据等处理，直到脉冲信号LP2被回答为止。由此，能够可靠地更新电子货架标签5的显示，大幅度提高系统的可靠性。

而且，在本实施方式2中，对将本发明中的发送装置150和接收装置160应用于电子货架标签系统的情况进行了说明，当然也能够应用于其它系统。

虽然详细地对本发明进行了说明，但上述说明在所有方面而言均只是例示，本发明并不限定于此。应该了解在不脱离本发明范围的情况下能够想到未例示的无数变形例。

Claims (7)

1.一种编码装置，其特征在于：

包括按照规定的编码规则将N位(N≥2)的信息数据变换为M位(M≥2^N-1)的编码数据的单元，

在所述编码规则中，

关于所述信息数据能够取得的2^N种位串，

任一种位串被交替地变换为位位置连续的L位(2≤L≤M)的各值表示“0”和“1”中的一个的M位的位串、和全部位的值表示“0”和“1”中的另一个的M位的位串，

其它种的各位串以编码后的位串相互不同的方式，被变换为仅1位的值或位位置连续的K位(2≤K＜L)的各值表示“0”和“1”中的所述一个的M位的位串。

2.如权利要求1所述的编码装置，其特征在于：

在所述编码规则中，

M≥2^N，

以所述编码数据的规定位的值总显示“0”和“1”中的所述另一个的方式，所述信息数据被编码。

3.如权利要求1和权利要求2中任一项所述的编码装置，其特征在于：

还包括违反所述编码规则将所述信息数据变换为M位的位串的单元。

4.一种脉冲再现装置，其是对在通信系统的发送侧生成的第一脉冲信号进行再现的该通信系统的接收侧的脉冲再现装置，其特征在于：

所述第一脉冲信号在所述发送侧被变换为规定周期的多个第二脉冲信号，该第二脉冲信号通过传送路径被输入所述脉冲再现装置，

该脉冲再现装置包括：

当某个所述第二脉冲信号的输入被检测出时，并行输出从该检测时刻起在规定时间内被串行输入的包括该某个所述第二脉冲信号的所述第二脉冲信号的串并行变换部；

根据从所述串并行变换部并行输出的所述第二脉冲信号的数量，决定是否应该对所述第一脉冲信号进行再现的再现决定部；和

当在所述再现决定部中决定应该对所述第一脉冲信号进行再现时，生成第三脉冲信号作为所述第一脉冲信号的再现信号的再现脉冲生成部。

5.如权利要求4所述的脉冲再现装置，其特征在于：

所述串并行变换部对所述第二脉冲信号进行整形且进行并行输出。

6.如权利要求4和权利要求5中任一项所述的脉冲再现装置，其特征在于：

所述第二脉冲信号是光信号，

还包括将所述第二脉冲信号变换为电信号的光电变换部，

向所述串并行变换部输入变换为电信号后的所述第二脉冲信号。

7.一种通信系统，其特征在于，包括：

生成第一脉冲信号，将该第一脉冲信号变换为规定周期的多个第二脉冲信号并输出的发送装置；和

根据通过传送路径从所述发送装置输入的所述第二脉冲信号再现所述第一脉冲信号的接收装置，

所述接收装置包括：

当某个所述第二脉冲信号的输入被检测出时，并行输出从该检测时刻起在规定时间内被串行输入的包括该某个所述第二脉冲信号的所述第二脉冲信号的串并行变换部；

根据从所述串并行变换部并行输出的所述第二脉冲信号的数量，决定是否应该对所述第一脉冲信号进行再现的再现决定部；和

当在所述再现决定部中决定应该对所述第一脉冲信号进行再现时，生成第三脉冲信号作为所述第一脉冲信号的再现信号的再现脉冲生成部。

Images