JP4002505B2 - 情報表示装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は情報表示装置に係り、特に装置内部の複数のエラー情報を、単一の表示素子（例えば、発光ダイオード（ＬＥＤ））により表示する情報表示装置に関する。
【０００２】
【従来の技術】
従来より、装置の内部で発生した複数のエラー（以下、ＥＲＲと記す）情報を、識別させる方法としては、以下の３つの方法が知られている。第１の方法は、複数のＬＥＤを使用して各ＥＲＲ要因毎に使用するＬＥＤを選択することにより、ＥＲＲ要因を識別する方法である。
【０００３】
第２の方法は、複数のＥＲＲ要因に対応して予め固有のＥＲＲ番号を定めておき、ＥＲＲを検出すると、そのＥＲＲに対応したＥＲＲ番号と同数回、１つのＬＥＤを点滅させる方法であり、ＥＲＲ要因によって１回〜最大ＥＲＲ番号の数まで点滅し、点滅の回数でＥＲＲの要因を識別する方法である。
【０００４】
第３の方法は、ＥＲＲの発生はＬＥＤで表示するが、そのＥＲＲ要因は装置内部に設けた記憶媒体に記憶する方法である。この方法では、ＥＲＲ情報を記憶媒体に記憶し、その記憶媒体から再生したＥＲＲ情報を解析することでＥＲＲ要因を識別する。
【０００５】
【発明が解決しようとする課題】
しかるに、上記の第１の方法は、装置内で表示するＥＲＲ要因の数が増加した場合、装置に実装するＬＥＤの数が増えるため、装置のコストアップにつながる。また、実装面積を必要とするため、装置の小型化が困難である。また、上記の第２の方法は、使用するＬＥＤは最小の１個であるが、例えばＥＲＲ番号ｎのＥＲＲが発生した時は、ＬＥＤをｎ回点滅させてＥＲＲ情報を表示することとなるが、ＥＲＲ情報の種類が増えた場合は、点滅の回数をカウントしにくくなるため識別することが困難となってしまう。また点滅の回数が多くなるため、ＥＲＲ情報によっては識別に多くの時間が必要となってしまい、非効率的である。更に、上記の第３の方法は、装置内部でＥＲＲ要因を保持する為には、記憶媒体を用意する必要があり、装置全体のコストアップにつながってしまう。
【０００６】
本発明は以上の点に鑑みなされたもので、単一の表示素子により複数の情報を、短時間で、しかも容易に視覚で判別が可能となるように表示し得る情報表示装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明は上記の目的を達成するため、点滅表示を行う単一の表示素子と、複数の情報のうち表示する情報の情報内容に対応して予め設定した複数桁の数値に変換する第１の変換手段と、第１の変換手段により得られた複数桁の数値を、桁毎に数値に対応する数で、かつ、一定幅のパルスからなるパルス列に変換する第２の変換手段と、第２の変換手段により得られた複数桁に対応した複数のパルス列に基づき、各桁のパルス列を時系列的に合成すると共に、隣接する桁のパルス列の間に桁毎に予め設定した異なる期間の一定レベルの信号を合成し、得られた合成信号により単一の表示素子を点滅表示させる駆動手段とを有し、単一の表示素子により、複数桁の数値を各桁単位で順次に点滅表示すると共に、複数桁のうち各桁のパルス列に基づく単一の表示素子の点滅表示に続いて、各桁毎に予め設定した異なる長さの点灯期間又は消灯期間を設けて情報を表示することを特徴とする。
【０００９】
また、上記の目的を達成するため、本発明は、駆動手段を、複数桁が第１の桁と第２の桁の計２桁のとき、第１の桁のパルス列に基づく単一の表示素子の点滅表示に続いて、第１の長さの点灯期間又は消灯期間を設け、第２の桁のパルス列に基づく単一の表示素子の点滅表示に続いて、第２の長さの消灯期間又は点灯期間を設けるように、単一の表示素子を駆動する構成としたことを特徴とする。
【００１０】
この発明では、表示する情報が第１の桁と第２の桁の計２桁の数値で表されるとき、その２桁の数値を、第１の桁のパルス列に基づく点滅表示に続いて第１の長さの点灯期間（又は消灯期間）を表示し、続いて第２の桁のパルス列に基づく点滅表示に続いて第２の長さの消灯期間（又は点灯期間）を表示するようにしているため、点灯期間又は消灯期間の長さにより第１の桁の表示か第２の桁の表示かの区別ができる。
【００１２】
また、上記の目的を達成するため、本発明は、点滅表示を行う単一の表示素子と、複数の情報のうち表示する情報を検出する検出部と、検出部により検出された情報の情報内容に対応して予め設定した複数桁の数値に変換する演算部と、演算部により得られた複数桁の数値を、対応する桁毎にラッチする複数のラッチ回路と、複数のラッチ回路からそれぞれ出力された各桁の数値に対応する数で、かつ、一定幅のパルスからなるパルス列を、桁毎に互いに異なる期間に出力する複数のパラレルシリアル変換手段と、パラレルシリアル変換手段の出力パルス列を、各桁単位に順次に単一の表示素子に供給すると共に、各桁のパルス列出力毎に予め設定した異なる長さの信号を供給する駆動回路とを有し、単一の表示素子により、複数桁の数値を各桁単位で順次に点滅表示すると共に、各桁毎の点滅表示に続いて各桁毎に予め設定した異なる長さの点灯表示又は消灯表示を行う構成としたものである。
【００１３】
【発明の実施の形態】
次に、本発明の実施の形態について図面と共に説明する。図１は本発明になる情報表示装置の一実施の形態のブロック図を示す。同図において、情報表示装置は、この情報表示装置が搭載されている装置ＡにＥＲＲが発生したときに、そのＥＲＲ状態を検出してそのＥＲＲ要因を示すＥＲＲ情報を出力するＥＲＲ状態検出部１と、ＥＲＲ状態検出部１から出力されたＥＲＲ情報を入力されて認識し、入力ＥＲＲ情報を転送する中央処理装置（ＣＰＵ）２と、ＣＰＵ２から転送されたＥＲＲ情報をラッチするラッチ回路３及び４と、パラレルシリアル変換器（以下、パラシリ変換器と記す）５及び６と、ロード信号（ＬＯＡＤ信号）生成部７と、ソフトウェア制御部８と、基準クロック（ＣＬＫ）生成部９と、２入力のＯＲ回路１０と、単一の発光ダイオード（ＬＥＤ）によるＬＥＤ部１１とから構成されている。
【００１４】
上記のパラシリ変換器５及び６は、ラッチ回路３及び４でラッチされてパラレルデータとして出力されるＥＲＲ情報をシリアルデータに変換する。ロード信号生成部７は、パラシリ変換器５及び６に対してデータを取り出すタイミング信号であるロード信号（ＬＯＡＤ信号）を生成する。ソフトウェア制御部８は、ＬＥＤ部１１を強制消灯させる。また、基準クロック生成部９は、パラシリ変換器５及び６とロード信号生成部７に対して、基準となるＣＬＫ信号を供給する。また、パラシリ変換器５及び６からのシリアルデータがＯＲ回路１０を通してＬＥＤ部１１を点滅する。
【００１５】
次に、本実施の形態の動作を図１〜図４を用いて説明する。装置内のＥＲＲ状態検出部１がＥＲＲを検出すると、ＣＰＵ２に対してＥＲＲ情報を転送する。ＣＰＵ２は入力されたＥＲＲ情報からＥＲＲ内容を確認し、ＥＲＲ内容に対応して予め設定されている値をラッチ回路３及び４に転送する。ラッチ回路３及び４は、ＣＰＵ２から転送されたデータの最新情報を、常に内部でラッチしておき、内部ラッチされていたデータを、ロード信号生成部７からのＬＯＡＤ信号Ｂの立下りでラッチする。
【００１６】
パラシリ変換器５及び６は、基準ＣＬＫ信号と同期したＬＯＡＤ信号Ａ、Ｂの立ち上がりをトリガに、ラッチ回路３、４がラッチしているＥＲＲ情報のパラレルデータをシリアルデータに変換して、ＯＲ回路１０に出力する。パラシリ変換器５及び６から、ＯＲ回路１０に対してシリアルデータを出力するタイミングは、それぞれに入力されるＬＯＡＤ信号Ａ及びＢ、直後の基準ＣＬＫの立ち上がりとなる。ここで、パラシリ変換器５から出力されるデータが、１回目点滅情報として使用され、同様にパラシリ変換器６から出力されるデータが、２回目点滅情報として使用される。ＯＲ回路１０は入力されたデータをＬＥＤ部１１へ出力し、ＬＥＤ部１１は受け取った信号がハイレベルのときにＬＥＤを消灯させ、ローレベルのときはＬＥＤを点灯させる。
【００１７】
ここで、ＥＲＲが発生している間は、常にＬＥＤ部１１の点滅が繰り返される周期的な動作となるため、１回目の点滅であるか、２回目の点滅であるかを識別させる必要があり、本実施の形態による、この識別動作について図２のタイムチャートと共に説明する。図１のロード（ＬＯＡＤ）信号生成部７は、図２（Ａ）に示す基準ＣＬＫ信号の６０クロック分の周期で、基準ＣＬＫ信号の２クロック分のパルス幅の、図２（Ｂ）に示すＬＯＡＤ信号Ａと、同図（Ｄ）に示すＬＯＡＤ信号Ｂとを生成する。ここで、ＬＯＡＤ信号ＡとＬＯＡＤ信号Ｂは、基準ＣＬＫ信号の２０クロック分の位相差を有している。
【００１８】
図２（Ｂ）に示すＬＯＡＤ信号Ａの立ち上がりでパラシリ変換器５は、ラッチ回路３がラッチしているＥＲＲ情報のパラレルデータをシリアルデータに変換して、図２（Ｃ）に示すように出力し、ＯＲ回路１０を通して１回目の点滅情報としてＬＥＤ部１１に供給する。これにより、ＬＥＤ部１１は、図２（Ｆ）にｆ１で示す消灯期間の後、基準ＣＬＫ信号の７クロック分の期間ｆ２の間点灯する。
【００１９】
続いて、ソフトウェア制御部８は、ソフトウェアの処理により、ＬＯＡＤ信号Ａの立ち上がりから、ＬＯＡＤ信号Ｂの立ち上がりまでの基準ＣＬＫ信号の２０クロックの期間のうち、ＬＯＡＤ信号Ｂの立ち上がり直前の基準ＣＬＫ信号の１１クロック分の期間では、図２（Ｆ）にｆ３で示すようにハイレベルの信号をＬＥＤ部１１へ出力し続ける。
【００２０】
これにより、図２（Ｆ）にｆ１及びｆ２で示した１回目の点滅後には、ＬＥＤ部１１は１１クロック分の消灯期間ｆ３が設けられ、これにより消灯期間ｆ３の直前の点滅が１回目の点滅であることが分かる。
【００２１】
次に、上記の消灯期間ｆ３に続いて、ＬＯＡＤ信号生成部７から図２（Ｄ）に示すようにＬＯＡＤ信号Ｂが出力され、このＬＯＡＤ信号Ｂの立ち上がりでパラシリ変換器６は、ラッチ回路４がラッチしているＥＲＲ情報のパラレルデータをシリアルデータに変換して、図２（Ｅ）に示すように出力し、ＯＲ回路１０を通して２回目の点滅情報としてＬＥＤ部１１に供給する。これにより、ＬＥＤ部１１は、図２（Ｆ）にｆ４で示す点灯期間の後、ｆ５で示すように２回目の点滅情報として２回の点滅を行う。
【００２２】
続いて、ソフトウェア制御部８は、ソフトウェアの処理により、次の周期のＬＯＡＤ信号Ａの立ち上がり直前の基準ＣＬＫ信号の４０クロックの内、直前の３１クロック分の間、ＬＥＤ部１１にローレベルの信号を供給し続ける。また、この期間はＯＲ回路１０の出力信号もローレベルである。これにより、図２（Ｆ）にｆ５で示した２回目の点滅後には、ＬＥＤ部１１は３１クロック分の点灯期間ｆ６が設けられ、これにより点灯期間ｆ６の直前の点滅が２回目の点滅であることが分かる。
【００２３】
このように、消灯し続ける期間ｆ３と、点灯し続ける期間ｆ６を設けることで、１回目の点滅であるか、２回目の点滅であるかが簡単に判別可能となる。なお、パラシリ変換器５及び６からＯＲ回路１０を通してＬＥＤ部１１に供給されるシリアルデータは、基準ＣＬＫ信号の８クロック分の時間のデータである。
【００２４】
ここで、図２はＥＲＲ情報が「１３」の場合の例を示している。すなわち、ＣＰＵ２は入力されたＥＲＲ情報からＥＲＲ内容を確認し、ＥＲＲ内容に対応して予め設定されている値が「１３」であると判別して、ラッチ回路３に十の桁の「１」を転送し、ラッチ回路４に一の桁の「３」を転送する。ラッチ回路３及び４は、ＣＰＵ２からのデータをラッチし、パラシリ変換器５及び６がＬＯＡＤ信号Ａ及びＢの立ち上がりをトリガに、ラッチデータをＯＲ回路１０に順次に出力する。
【００２５】
ＯＲ回路１０は受信したデータをＬＥＤ部１１へ供給し、ＬＥＤ部１１は受け取ったデータがハイレベルの時にＬＥＤを消灯させるので、図２（Ｆ）に示したように、１回消灯ｆ１、消灯時間継続ｆ３、３回消灯ｆ５、点灯時間継続ｆ６を一つの周期として、ＥＲＲ情報「１３」が発生している間、上記動作を繰り返す。これを見る側は、１回点滅、消灯、３回点滅、点灯が確認できるため、ＥＲＲ情報「１３」と判断することができる。
【００２６】
次に、ＥＲＲ情報が「２４」→「１３」と遷移した場合について、図３のタイムチャートを用いて説明する。図３（Ａ）は基準ＣＬＫ信号を示し、ある立ち下がりの時刻ｔ１では、ラッチ回路３の内部ラッチの情報が同図（Ｂ）に示すように、「２」から「１」に、また、ラッチ回路４の内部ラッチの情報が同図（Ｃ）に示すように、「４」から「３」にそれぞれ遷移する。ただし、この時刻ｔ１では、ラッチ回路３、４の各出力信号は、同図（Ｄ）、（Ｅ）に示すように「２」、「４」である。
【００２７】
従って、時刻ｔ１の直前において、図３（Ｆ）に示すＬＯＡＤ信号Ａの立下りの直後では、ラッチ回路３の出力データ「２」に基づきパラシリ変換器５から同図（Ｇ）に示すように２つのパルスからなるパルス列が出力されるため、ＬＥＤ部１１は同図（Ｊ）に示すように２回点滅が行われる。その後の時刻ｔ２のＬＯＡＤ信号Ｂの立ち上がりでは、ラッチ回路４の出力データ「４」に基づきパラシリ変換器６から同図（Ｉ）に示すように４つのパルスからなるパルス列が出力されるため、ＬＥＤ部１１は同図（Ｊ）に示すように４回点滅が行われる。
【００２８】
続いて、時刻ｔ３のＬＯＡＤ信号Ｂの立下りで、ラッチ回路３、４はそれぞれ同図（Ｄ）、（Ｅ）に示すように内部ラッチの情報「１」、「３」をラッチする。これにより、ラッチ回路３、４の出力情報は、時刻ｔ３で「２」、「４」から「１」、「３」にそれぞれ遷移する。
【００２９】
続いて、図３（Ｆ）に示す時刻ｔ４のＬＯＡＤ信号Ａの立ち上がりをトリガに、ラッチ回路３の出力データ「１」に基づき、パラシリ変換器５から同図（Ｇ）に示すように１つのパルスが出力されるため、ＬＥＤ部１１は同図（Ｊ）に示すように１回点滅が行われる。次に、図３（Ｈ）に示す時刻ｔ５のＬＯＡＤ信号Ｂの立ち上がりをトリガに、ラッチ回路４の出力データ「３」に基づき、パラシリ変換器６から同図（Ｉ）に示すように３つのパルスからなるパルス列が出力されるため、ＬＥＤ部１１は同図（Ｊ）に示すように３回点滅が行われる。なお、時刻ｔ６のＬＯＡＤ信号Ｂの立ち下がりでは、ラッチ回路３、４がそれぞれ内部ラッチのラッチ動作を行うが、このとき前回と同一の値「１」、「３」をラッチする。
【００３０】
このように、本実施の形態では、図３（Ｊ）に示すように、ＬＥＤ部１１の動作としては、１回目２回点滅、２回目４回点滅から、１回目１回点滅、２回目３回点滅に遷移している。このように、ＥＲＲ内容が遷移する場合には、ＬＯＡＤ信号Ｂの立下り時にラッチした内容を、次のパラシリ変換器５、６の出力に反映することが可能となる。こうすることで、１回目の点滅と２回目の点滅の間に、ＣＰＵ２からのＥＲＲ状態が変化したとしても、誤ったＥＲＲ情報を表示することなく、正しい情報を表示することができる。
【００３１】
次に、本発明の第２の実施の形態について説明する。本実施の形態は、パラシリ変換器５及び６へ入力するＣＬＫ信号を、パラシリ変換器５とパラシリ変換器６で異なる信号にする方法である。すなわち、パラシリ変換器５には、図４（Ａ）に示す例えば繰り返し周波数１０Ｈｚの基準ＣＬＫ信号Ａを供給し、パラシリ変換器６には、図４（Ｄ）に示す例えば繰り返し周波数２０Ｈｚの基準ＣＬＫ信号Ｂを供給する。
【００３２】
これにより、パラシリ変換器５は基準ＣＬＫ信号Ａの１クロック分の幅の、図４（Ｂ）に示すＬＯＡＤ信号Ａの立ち上がりをトリガに、ラッチ回路３からのデータをシリアルデータに変換して同図（Ｃ）に示すパルスを出力し、他方、パラシリ変換器６は基準ＣＬＫ信号Ｂの１クロック分の幅の、同図（Ｅ）に示すＬＯＡＤ信号Ｂの立ち上がりをトリガに、ラッチ回路４からのデータをシリアルデータに変換して同図（Ｆ）に示すパルスを出力する。
【００３３】
従って、パラシリ変換器６から出力されるパルスの長さが、パラシリ変換器５から出力されるパルスの長さの２倍となる。これにより、ＬＥＤ部１１では、図４（Ｇ）に示すように、パラシリ変換器５からの信号で点滅する１回目の点滅に比べ、パラシリ変換器６からの信号で点滅する２回目の点滅は、消灯時間、点灯時間共に２倍の長さとなるため、１回目の点滅であるか、２回目の点滅であるかが容易に識別することが可能となる。
【００３４】
なお、本発明は以上の実施の形態に限定されるものではなく、例えば、ＬＯＡＤ信号Ａ、Ｂの周期を長くして、点滅に割く時間を増加させることで、点滅の種類をより多くするようにしてもよく、この場合には表現するＥＲＲ情報をより増やすことができる。
【００３５】
また、以上の実施の形態では、ＥＲＲ内容をＬＥＤの点滅により表示するように説明したが、本発明はこれに限定されるものではなく、ＥＲＲ内容以外の他の情報を表示することもでき、また、表示するための表示素子としては、ＬＥＤに限らず、ランプ等の他の発光素子でもよく、更には液晶表示素子などの表示素子でも本発明の適用可能である。なお、液晶表示素子においては、表示、非表示の繰り返しを点滅と考えることができる。
【００３６】
【発明の効果】
以上説明したように、本発明によれば、以下の種々の特長を有する。
【００３７】
（１）単一の表示素子で複数の情報を表示した場合、表示素子の点滅回数を削減でき見易くできる。理由はｎ回の点滅を２回に分けて表示したことで、必要となるビット数を削減することが可能となったためである。
【００３８】
（２）単一の表示素子で複数の情報を２回に分けて表示した時、１回目の点滅であるか２回目の点滅であるかを、表示素子の点滅状態から判断することが容易である。理由は、１回目の点滅終了後２回目の点滅が始まるまで表示素子が消灯（又は点灯）し続け、２回目の点滅終了後次の１回目の点滅が始まるまで表示素子が点灯（又は消灯）し続けるので、どちらが１回目かを容易に判断できるようになったためである。
【００３９】
（３）装置のコストを抑えることができる。理由は、単一の表示素子で情報を表示し、かつ、その情報の内容を識別することが可能なため、表示素子の数が一つで済むためである。また、情報を視覚で簡単に識別することが可能となるため、外部装置等を接続して、装置内の記憶媒体に記憶している情報内容を確認する作業が無くなり、情報内容を保持するための記憶媒体を必要としなくなったためである。
【００４０】
（４）装置の小型化が可能である。理由は、必要とする表示素子の数が一つで足りることから、装置の実装面積が有効利用できるためである。
【００４１】
（５）本発明を実現させる回路が容易に構築可能で、使用する部品も汎用部品であるため、既に完成している装置に本構成を追加することが容易に実現できる。
【図面の簡単な説明】
【図１】本発明の一実施の形態のブロック図である。
【図２】図１の動作説明用タイムチャート（その１）である。
【図３】図１の動作説明用タイムチャート（その２）である。
【図４】本発明の他の実施の形態の動作説明用タイムチャートである。
【符号の説明】
１ ＥＲＲ状態検出部
２ 中央処理装置（ＣＰＵ）
３、４ ラッチ回路
５、６ パラレルシリアル変換器（パラシリ変換器）
７ ロード信号（ＬＯＡＤ信号）生成部
８ ソフトウェア制御部
９ 基準クロック（ＣＬＫ）生成部
１０ ＯＲ回路
１１ ＬＥＤ部

Claims (4)

1. 点滅表示を行う単一の表示素子と、
   複数の情報のうち表示する情報の情報内容に対応して予め設定した複数桁の数値に変換する第１の変換手段と、
   前記第１の変換手段により得られた前記複数桁の数値を、桁毎に数値に対応する数で、かつ、一定幅のパルスからなるパルス列に変換する第２の変換手段と、
   前記第２の変換手段により得られた前記複数桁に対応した複数のパルス列に基づき、各桁のパルス列を時系列的に合成すると共に、隣接する桁のパルス列の間に桁毎に予め設定した異なる期間の一定レベルの信号を合成し、得られた合成信号により前記単一の表示素子を点滅表示させる駆動手段と
   を有し、前記単一の表示素子により、前記複数桁の数値を各桁単位で順次に点滅表示すると共に、前記複数桁のうち各桁のパルス列に基づく前記単一の表示素子の点滅表示に続いて、各桁毎に予め設定した異なる長さの点灯期間又は消灯期間を設けて前記情報を表示することを特徴とする情報表示装置。
2. 前記駆動手段は、前記複数桁が第１の桁と第２の桁の計２桁のとき、前記第１の桁のパルス列に基づく前記単一の表示素子の点滅表示に続いて、第１の長さの点灯期間又は消灯期間を設け、前記第２の桁のパルス列に基づく前記単一の表示素子の点滅表示に続いて、第２の長さの消灯期間又は点灯期間を設けるように、前記単一の表示素子を駆動することを特徴とする請求項１記載の情報表示装置。
3. 点滅表示を行う単一の表示素子と、
   複数の情報のうち表示する情報を検出する検出部と、
   前記検出部により検出された情報の情報内容に対応して予め設定した複数桁の数値に変換する演算部と、
   前記演算部により得られた前記複数桁の数値を、対応する桁毎にラッチする複数のラッチ回路と、
   前記複数のラッチ回路からそれぞれ出力された各桁の数値に対応する数で、かつ、一定幅のパルスからなるパルス列を、桁毎に互いに異なる期間に出力する複数のパラレルシリアル変換手段と、
   前記パラレルシリアル変換手段の出力パルス列を、各桁単位に順次に前記単一の表示素子に供給すると共に、前記各桁のパルス列出力毎に予め設定した異なる長さの信号を供給する駆動回路と
   を有し、前記単一の表示素子により、前記複数桁の数値を各桁単位で順次に点滅表示すると共に、該各桁毎の点滅表示に続いて各桁毎に予め設定した異なる長さの点灯表示又は消灯表示を行うことを特徴とする情報表示装置。
4. 前記単一の表示素子は単一の発光ダイオードであり、前記複数の情報は、複数のエラー情報であることを特徴とする請求項１乃至３のうちいずれか一項記載の情報表示装置。

Images