CN1798017B - 基于数据通信系统多时钟采样的方法 - Google Patents
基于数据通信系统多时钟采样的方法 Download PDFInfo
- Publication number
- CN1798017B CN1798017B CN 200410077714 CN200410077714A CN1798017B CN 1798017 B CN1798017 B CN 1798017B CN 200410077714 CN200410077714 CN 200410077714 CN 200410077714 A CN200410077714 A CN 200410077714A CN 1798017 B CN1798017 B CN 1798017B
- Authority
- CN
- China
- Prior art keywords
- link
- data
- state
- verification
- links
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Dc Digital Transmission (AREA)
Abstract
本发明的一种基于数据通信系统多时钟采样的方法，其包括以下步骤：当系统启动后，链路状态为校验错误状态的初始状态，链路选择为初始默认选择，并输出该条链路数据；采用零相移和π/2相移的2倍频时钟的上升沿和下降沿对接收数据进行过采样，得到4条链路接收数据；不断对4条链路接收数据进行校验判决，循环判断4条链路的状态指示，直到某一链路的接收数据判决正确，则链路状态为校验正确状态，选择该链路的数据作为输出数据。本发明方法的多时钟采样技术在系统工作频率提高2倍的前提下，可以有效克服传输速率高、拓扑结构复杂带来的读写时序紧张问题，实现数据的可靠传输，提高系统效率，同时也大大降低系统的成本。
Description
技术领域
本发明涉及一种数据通信领域中时钟采样的方法，尤其涉及的是，数据通信系统中多时钟数据采样技术的实现。
背景技术
随着通信技术的不断发展，数据的传输速率目益提高，数据链路的拓扑结构也日益复杂，从而引发了高速数字设计的各种问题。传输速率的提高意味着器件工作频率的提高，器件的上升时间缩短，造成信号的反射、过冲严重，信号质量恶化，信号完整性和时序不再满足系统要求，导致系统工作不稳定。同时，由于系统拓扑结构复杂，当系统配置发生变化，或者环境条件如温度、湿度等发生变化时，数据和时钟的抖动很大，而且这种信号质量的恶化，很难通过端接匹配等技术克服，从而导致数据采样不可靠，降低系统性能，甚至导致通信链路中断，系统瘫痪。
经过测试，当数据链路拓扑结构复杂时，时序读写建立时间和保持时间不足，是造成接收信号错误采样的主要原因，即：无论采用接收时钟的上升沿或者下降沿对接收数据进行采样，都存在建立时间或者保持时间不足的情况，导致接收数据被错误采样。
因此，现有技术存在缺陷，而有待于改进和发展。
发明内容
本发明的目的在于提供一种基于数据通信系统多时钟采样的方法，针对高速数据通信系统中拓扑复杂的数据链路，采用多时钟采样和判决技术，弥补拓扑复杂带来的信号时序和完整性方面的不足，从而实现数据链路的可靠传输，即：以适当提高系统工作频率为代价，克服信号时序和完整性缺陷造成的系统不稳定，实现数据的可靠传输。
本发明的技术方案如下：
一种基于数据通信系统多时钟采样的方法，其包括以下步骤：
a)当系统启动后，链路状态为校验错误状态的初始状态，链路选择为初始默认选择，并输出该条链路数据；
b)采用零相移和π/2相移的2倍频时钟的上升沿和下降沿对接收数据进行过采样，得到4条链路接收数据；
c)不断对4条链路接收数据进行校验判决，循环判断4条链路的状态指示，直到某一链路的接收数据判决正确，则链路状态为校验正确状态，选择该链路的数据作为输出数据。
所述的方法，其中，所述方法还包括以下步骤：
d)如果4条链路接收数据没有任何一条链路判决正确，则返回所述步骤b)，链路状态保持校验错误状态，输出链路选择保持不变；
e)当链路为校验正确状态时，如果当前链路接收数据出现错误，则返回所述步骤b)，链路状态为校验错误状态，链路选择保持原链路；如果当前链路一直保持校验正确状态，则重复所述步骤e)，链路状态保持为校验正确状态，输出链路选择保持不变。
所述的方法，其中，所述校验判决方式采用固定帧头和串行奇偶检验技术，不断对4条链路接收数据进行校验判决。
本发明所提供的一种基于数据通信系统多时钟采样的方法，经过分析和测试，在系统工作频率提高2倍的前提下，可以有效克服传输速率高、拓扑结构复杂带来的读写时序紧张问题，实现数据的可靠传输，提高系统效率，同时也大大降低系统的成本。
附图说明
下面结合附图，详细说明本发明的工作原理。
图1示出了在理想情况下采用时钟上升沿对接收数据采样的时序图；
图2示出了接收数据时序不满足系统要求的时序图；
图3示出了采用单个倍频时钟对接收数据采样的时序图；
图4示出了本发明方法的多时钟采样技术工作流程图；
图5示出了本发明方法采用多时钟对接收数据进行采样的时序图。
具体实施方式
以下将详细描述本发明方法。
与传统采用单个倍频时钟的采样技术相比，多时钟采样技术要求的系统工作频率较低，因为采用单个倍频时钟对接收数据进行过采样时，倍频时钟频率应为接收数据频率的N倍(其中：N≥4)。因此，当数据传输速率较高时，系统的工作频率比较高。而本发明采用多时钟采样方案，在倍频时钟频率提高2倍的条件下，可以实现数据的可靠读写，提高系统效率，同时也大大降低系统的成本。
本发明方法提出的多时钟采样技术，首先对接收时钟进行锁相、2倍频以及移相处理，得出两路2倍频、相位相差π/2的采样时钟。采用两路2倍频时钟的上升沿和下降沿，同时对接收数据进行采样，从而得出4路采样数据。通过特殊的数据判决技术，如通过帧头和串行奇偶校验的判决技术，从4路采样数据中选择正确的数据输出，在尽可能降低系统工作频率的前提下，实现接收数据的可靠采样。
本发明所述的多时钟采样技术的实现方法，其步骤是：
1、当系统启动后，链路状态为初始状态(校验错误状态)，链路选择为初始默认选择，并输出该条链路数据(如：第1路采样数据)。
2、采用零相移和π/2相移的2倍频时钟的上升沿和下降沿对接收数据进行过采样，得到4条链路接收数据。
3、不断对4条链路接收数据进行校验判决，循环判断4条链路的状态指示，直到链路I的接收数据判决正确(4≥I≥1)，则链路状态为校验正确状态，选择链路I数据作为输出数据。如果4条链路接收数据没有任何一条链路判决正确，则返回步骤2，链路状态保持校验错误状态，输出链路选择保持不变。
4、当链路为校验正确状态时，如果当前链路接收数据出现错误，则返回步骤2，链路状态为校验错误状态，链路选择保持原链路；如果当前链路一直保持校验正确状态，则重复步骤4，链路状态保持为校验正确状态，输出链路选择保持不变。
图1给出了理想情况下采用时钟上升沿对接收数据采样的时序图。采用与数据等周期的时钟对数据进行采样时，如果信号完整性满足要求，数据和时钟的抖动足够小，即信号时序满足要求，那么采用时钟的上升沿和下降沿或者对接收时钟进行延时对接收数据进行采样，必然存在某个沿采样的数据是可靠的。如图，采用时钟上升沿对接收数据进行采样，只要满足接收器件的建立时间Tsetup和保持时间Thold，则可以实现数据的稳定采样。
图2给出了接收数据时序不满足系统要求的时序图，其中：阴影部分分别为时钟抖动和数据抖动。在高速数据通信系统中，由于通信系统复杂的拓扑结构，带来较大的抖动，信号质量恶化，造成无论采用时钟上升沿和下降沿对数据进行采样，都不能满足足够的Tsetup和Thold时间，Tsetup＜Tmin_setup，Thold＜Tmin_hold，即：如果时钟抖动与数据抖动之和Tjitter大于采样时钟的半个周期，则采用与数据相同周期的时钟对接收信号进行采样，不可能获得稳定的采样。
图3给出了采用单个倍频时钟对接收数据采样的时序图。当接收数据时序不满足系统要求时，可以采用倍频时钟对接收数据进行过采样，即：对于一个数据周期，采用倍频时钟对接收数据进行N(N≥4)次过采样，并通过特殊的校验判决技术：如帧头和串行奇偶校验判决技术，对接收数据进行判决，经过分析，采用一般的CRC校验或者其它校验方案都可以实现接收数据的有效判决，实现数据选择，从N路接收数据中选择正确的一路输出。
图4给出了本发明方法的多时钟采样技术工作流程图。当系统启动后，链路状态为校验错误状态，链路选择为初始默认选择。同时采用零相移和π/2相移的2倍频时钟的上升沿和下降沿对接收数据进行采样，得到4条链路接收数据。不断对4条链路接收数据进行校验判决，循环判断4路链路的状态指示，直到链路I的接收数据判决正确(4≥I≥1)，则链路状态为校验正确状态，选择链路I数据作为输出数据。而如果4条链路接收数据中，没有任何一条链路判决正确，则重复对4条链路进行判决，链路状态保持校验错误状态，输出链路选择保持不变。当链路为校验正确状态时，如果当前链路接收数据出现错误，则重新对4条链路进行判决，链路状态为校验错误状态，链路选择保持原链路。如果当前链路一直保持校验正确状态，则不断对当前链路进行判断，链路状态保持为校验正确状态，输出链路选择保持不变。
图5给出了采用多时钟对接收数据进行过采样的时序图。如上所述，采用单个倍频时钟的上升沿和下降沿对接收数据进行采样，可以实现数据的可靠传输，然而此时系统实际工作频率为数据速率的4倍。当数据速率较高时，系统的工作频率较高，不仅增加了系统成本，同时降低了系统运行的可靠性。因此，本发明提出将倍频时钟移相的多时钟采样技术。如图5所示，CLK1为接收时钟经过PLL锁相的采样时钟，CLK2为与接收时钟相差π/2相位的采样时钟，采用CLK1和CLK2上升沿和下降沿同时对接收数据进行采样，可以实现接收数据的4倍频过采样，从而在尽可能降低系统运行频率的前提下，实现数据的可靠传输。
应当理解的是，本发明的上述针对具体实施例的描述过于具体，不能因此而理解为对本发明专利保护范围的限制，本发明的专利保护范围应以所附权利要求为准。
Claims (3)
1.一种基于数据通信系统多时钟采样的方法，其包括以下步骤：
a)当系统启动后，链路状态为校验错误状态的初始状态，链路选择为初始默认选择，并输出该条链路数据；
b)采用零相移和π/2相移的2倍频时钟的上升沿和下降沿对接收数据进行过采样，得到4条链路接收数据；
c)不断对4条链路接收数据进行校验判决，循环判断4条链路的状态指示，直到某一链路的接收数据判决正确，则链路状态为校验正确状态，选择该链路的数据作为输出数据。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括以下步骤：
d)如果4条链路接收数据没有任何一条链路判决正确，则返回所述步骤b)，链路状态保持校验错误状态，输出链路选择保持不变；
e)当链路为校验正确状态时，如果当前链路接收数据出现错误，则返回所述步骤b)，链路状态为校验错误状态，链路选择保持原链路；如果当前链路一直保持校验正确状态，则重复所述步骤e)，链路状态保持为校验正确状态，输出链路选择保持不变。
3.根据权利要求1或2所述的方法，其特征在于，所述校验判决方式采用固定帧头和串行奇偶检验技术，不断对4条链路接收数据进行校验判决。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200410077714 CN1798017B (zh) | 2004-12-30 | 2004-12-30 | 基于数据通信系统多时钟采样的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200410077714 CN1798017B (zh) | 2004-12-30 | 2004-12-30 | 基于数据通信系统多时钟采样的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1798017A CN1798017A (zh) | 2006-07-05 |
| CN1798017B true CN1798017B (zh) | 2010-06-16 |
Family
ID=36818823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200410077714 Expired - Fee Related CN1798017B (zh) | 2004-12-30 | 2004-12-30 | 基于数据通信系统多时钟采样的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1798017B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8001445B2 (en) * | 2007-08-13 | 2011-08-16 | Provigent Ltd. | Protected communication link with improved protection indication |
| US8471960B2 (en) | 2008-11-24 | 2013-06-25 | Mediatek Inc. | Method capable of avoiding data error from incorrect sampling points |
| CN101808019B (zh) * | 2010-04-02 | 2012-07-25 | 烽火通信科技股份有限公司 | 一种检测sdh设备线路接口盘时钟失锁的方法 |
| CN102355318B (zh) * | 2011-08-16 | 2017-05-10 | 中兴通讯股份有限公司 | 时钟基准类型的识别方法及装置 |
| CN109101691B (zh) * | 2018-07-13 | 2023-04-07 | 山东华芯半导体有限公司 | 一种双倍速率数据传输接口的数据采样方法 |
| CN112446801B (zh) * | 2020-10-28 | 2024-07-26 | 国网辽宁省电力有限公司 | 一种提升电力系统数据质量的系统及方法 |
| CN112615859A (zh) * | 2020-12-17 | 2021-04-06 | 成都民航空管科技发展有限公司 | Hdlc数据链路自适应接入方法、协议转换器及系统 |
| CN112667550A (zh) * | 2020-12-29 | 2021-04-16 | 西安富成防务科技有限公司 | Spi双沿采样方法 |
-
2004
- 2004-12-30 CN CN 200410077714 patent/CN1798017B/zh not_active Expired - Fee Related
Non-Patent Citations (3)
| Title |
|---|
| JP昭60-68737A 1985.04.19 |
| 窦勇,张民选,谢伦国.高速串行链路中的一种数据提取方法.计算机工程与科学22 3.2000,22(3),84-87. |
| 窦勇,张民选,谢伦国.高速串行链路中的一种数据提取方法.计算机工程与科学22 3.2000,22(3),84-87. * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1798017A (zh) | 2006-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105229623B (zh) | 用于主设备和异步从设备之间经由接口的通信的数据处理装置和方法 | |
| CN101097771B (zh) | 抗扭斜方法和装置及使用该方法和装置的数据接收装置 | |
| TWI489456B (zh) | 包含雙模式記憶體互連之記憶體控制器 | |
| CN203457123U (zh) | 用于时钟布置的装置和系统 | |
| CN102804157B (zh) | 存储器装置中的写入时序的校准 | |
| CN105706172B (zh) | 用于基于存储器模块中的选通信号来训练控制信号的方法 | |
| US20160233991A1 (en) | Receiver clock test circuitry and related methods and apparatuses | |
| CN1798017B (zh) | 基于数据通信系统多时钟采样的方法 | |
| CN100465934C (zh) | 一种在异步时钟域传输数据的装置及其方法 | |
| KR101617374B1 (ko) | 에러 검출 기법들에 의거한 메모리 쓰기 타이밍의 조정 | |
| CN102301364A (zh) | Cpu互联装置 | |
| CN1520555A (zh) | 延迟选通信号的系统和方法 | |
| WO2021080866A1 (en) | Performing scan data transfer inside multi-die package with serdes functionality | |
| KR20230116915A (ko) | 라인 진단을 위한 시스템 및 기술 | |
| CN102929808A (zh) | 一种高可靠性的跨时钟域数据传输电路 | |
| JP3854883B2 (ja) | ビット同期回路及び半導体装置 | |
| US20060274875A1 (en) | Interface circuit for a media access controller and an optical line termination transceiver module | |
| US11057135B2 (en) | Transmitter, receiver, and clock transfer method | |
| US8405533B2 (en) | Providing a feedback loop in a low latency serial interconnect architecture | |
| CN1856835A (zh) | 同步的ram存储电路 | |
| CN101232350B (zh) | 奇偶校验误差检测电路和方法 | |
| CN102594334A (zh) | 一种流水线型fpga回读帧ecc电路 | |
| CN109101691A (zh) | 一种双倍速率数据传输接口的数据采样方法 | |
| JP4338720B2 (ja) | ビット同期回路 | |
| CN114461473B (zh) | 检测串化器的时序的方法、检测电路及电子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100616 Termination date: 20141230 |
|
| EXPY | Termination of patent right or utility model |