CN112667550A - Spi双沿采样方法 - Google Patents

Abstract

本发明属于数据采样技术领域，涉及一种SPI双沿采样方法，包括以下步骤：1)对一个原始时钟做2分频处理，得到时钟A以及时钟B，所述时钟A是由原始时钟的上沿产生；所述时钟B是由原始时钟的下沿产生；2)使用时钟A做SPI数据的移位操作，使用时钟B作为SPI时钟。本发明提供了一种保证SPI总线的时钟上升沿和下降沿同时与数据对齐、不但确保数据传输的稳定性还能消除因SCLK沿采样失误带来的疑虑的SPI双沿采样方法。

Description

SPI双沿采样方法

技术领域

本发明属于数据采样技术领域，涉及一种采样方法，尤其涉及一种SPI双沿采样方法。

背景技术

SPI是串行外设的接口(Serial Peripheral Interface)。广泛的应用于各种芯片间的全双工数据传输，常规SPI速率在5MHZ～30MHZ左右，目前常用来作为芯片的读写配置总线使用。标准SPI接口有两种总线模式，分为3线模式和4线模式，以主从方式工作。4线模式和3线模式的区别在于数据总线使用的是输入输出独立总线或者一根双向总线来使用，常规4线SPI包含：MISO-Master Input Slave Output，主设备数据输入；MOSI-MasterOutput Slave Input，主设备数据输出；SCLK-Serial Clock，时钟信号，主设备产生；CS-Chip Select，从设备使能信号，也称之为片选信号，主设备产生。常规使用时当CS信号产生时，每个SCLK下降沿(参见图1)或上升沿(参见图2)对应的数据总线都是有效的传输内容。这里需要注意的是SCLK和数据的对齐关系不同的厂家使用的方式往往是不同的，需要解读各个厂家提供的芯片数据手册来确认SPI沿触发的方向。由于业内芯片的种类繁多各家使用的沿对齐方案不同，所以在常规使用时需要关注SCLK和数据的沿对齐规则，根据时钟对齐规则来设计沿触发的方向，在一个庞大的项目中需要消耗许多研发时间来确认此处是否满足要求。

发明内容

为了解决背景技术中存在的上述技术问题，本发明提供了一种保证SPI总线的时钟上升沿和下降沿同时与数据对齐、不但确保数据传输的稳定性还能消除因SCLK沿采样失误带来的疑虑的SPI双沿采样方法。

为了实现上述目的，本发明采用如下技术方案：

一种SPI双沿采样方法，其特征在于：所述SPI双沿采样方法包括以下步骤：

1)对一个原始时钟做2分频处理，得到时钟A以及时钟B，所述时钟A是由原始时钟的上沿产生；所述时钟B是由原始时钟的下沿产生；

2)使用时钟A做SPI数据的移位操作，使用时钟B作为SPI时钟。

本发明的优点是：

本发明提供了一种SPI双沿采样方法，该方法包括对一个原始时钟做2分频处理，得到时钟A以及时钟B，时钟A是由原始时钟的上沿产生；时钟B是由原始时钟的下沿产生；使用时钟A做SPI数据的移位操作，使用时钟B作为SPI时钟。本发明通过调整时钟相位的方式来达到时序上的计划内偏移，借此偏移的位置确保时钟对数据覆盖率，以此达到时钟的上下沿都可以采集数据。与现有技术相比，本发明使用了一种简单的方式解决了各种芯片SPI时钟沿采样方案不明确的问题，同时提高了SPI总线SCLK沿采集数据的稳定性和可靠性，避免因为错误的沿采样模式导致SPI传输错误。

附图说明

图1是现有技术中SPI下降沿采样时序图；

图2是现有技术中SPI上升沿采样时序图；

图3是基于本发明所提供的SPI双沿采样方法的采样时序图；

图4是基于本发明所提供的SPI双沿采样方法的实现仿真图。

具体实施方式

参见图3，本发明基于保证时钟的双沿都能有效的采集到数据，所以对SPI模块需要做部分预处理，提供了一种SPI双沿采样方法，包括：

1)对一个原始时钟做2分频处理，得到时钟A以及时钟B，时钟A是由原始时钟的上沿产生；时钟B是由原始时钟的下沿产生；假设SPI需求时钟是5mhz，则原始时钟选用10mhz即可；

2)使用时钟A做SPI数据的移位操作，使用时钟B作为SPI时钟。这时时钟B和SPI的关系就如图3所示，图中T3红线处代表SPI时钟的上沿，T4代表SPI时钟的下沿，由此可见SPI的时钟双沿都可采集到数据。

参见图4，发送数据为16bit，数据内容为0x03ab，二进制显示为：0000_0011_1010_1011；仿真可以清晰的看到SPI的时钟双沿都在数据保持范围内。

Claims (1)

1.一种SPI双沿采样方法，其特征在于：所述SPI双沿采样方法包括以下步骤：

1)对一个原始时钟做2分频处理，得到时钟A以及时钟B，所述时钟A是由原始时钟的上沿产生；所述时钟B是由原始时钟的下沿产生；

2)使用时钟A做SPI数据的移位操作，使用时钟B作为SPI时钟。

Images