CN107977328A - 一种onfi接口双时钟沿采样装置 - Google Patents

一种onfi接口双时钟沿采样装置 Download PDF

Info

Publication number
CN107977328A
CN107977328A CN201711384006.3A CN201711384006A CN107977328A CN 107977328 A CN107977328 A CN 107977328A CN 201711384006 A CN201711384006 A CN 201711384006A CN 107977328 A CN107977328 A CN 107977328A
Authority
CN
China
Prior art keywords
data
clock
module
input
sampling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711384006.3A
Other languages
English (en)
Other versions
CN107977328B (zh
Inventor
施鹏
陈淼
王元龙
赵伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEREL SYSTEMS Ltd
Original Assignee
NEREL SYSTEMS Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEREL SYSTEMS Ltd filed Critical NEREL SYSTEMS Ltd
Priority to CN201711384006.3A priority Critical patent/CN107977328B/zh
Publication of CN107977328A publication Critical patent/CN107977328A/zh
Application granted granted Critical
Publication of CN107977328B publication Critical patent/CN107977328B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明公开了一种ONFI接口双时钟沿采样装置，包括首级时钟延时模块、次级时钟延时模块、时钟反相模块、多个数据采样模块、数据先入先出模块，该ONFI接口双时钟沿采样装置在输入时钟与输入数据同步的条件下通过时钟延时模块和时钟反相模块调整各数据采样模块的采样时钟沿位置，从而保证所有数据采样都有足够的建立保持时间，同时保证写入数据先入先出模块的数据与输入数据严格相等。本发明以简单的结构实现了ONFI接口的双时钟沿采样数据并通过先入先出模块转换数据时钟域的目的。

Description

一种ONFI接口双时钟沿采样装置
技术领域
本发明涉及一种ONFI接口双时钟沿采样装置，特别涉及到在ONFI接口高速数据传输中所使用的双时钟沿采样数据并转换时钟域的数据传输装置。
背景技术
随着各种存储设备不断普及，对高速数字通信接口的速度提出了越来越高的要求，例如EMMC、SD、ONFI等各种存储通信接口协议都需要以低功耗小芯片面积来实现数据信号的高速传输。这就需要在接口上对高速数据进行稳定的采样并转换到内部时钟域上，从而保证数据传输的正确性。
ONFI的全称为Open NAND Flash Interface,为新一代的NAND Flash高速数据传输接口标准，为了提高数据传输速度，在传输数据时，ONFI等存储通信接口协议以双时钟沿模式(DDR)传输数据，并且在传输数据的同时，传输一个与数据同相位的时钟采样信号，这个信号一般叫做DQS，接收电路以DQS对数据进行采样，然后将数据转换到内部时钟域进行处理。因为DQS的相位与内部时钟相位是不确定的，现有技术需要以复杂的相位检测电路检测DQS与内部时钟的相对相位后才能进行数据在不同时钟域之间的采样与传输。
发明内容
本发明所要解决的技术问题是，通过简单的结构实现ONFI接口数据的双时钟沿采样并转换到内部时钟域来达到接收ONFI接口高速数据的目的。
为了解决上述技术问题，本发明采用的技术方案是：作为本发明的一种ONFI接口双时钟沿采样装置，包括首级时钟延时模块(100)、数据采样模块1(101)、数据采样模块2(102)、数据采样模块3(103)，
所述ONFI接口双时钟沿采样装置还包括时钟反相模块(107)、次级时钟延时模块(104)、数据先入先出模块(108)，
ONFI接口双时钟沿采样装置的输入时钟(11)连接到首级时钟延时模块(100)的输入端，首级时钟延时模块(100)的输出端连接到数据采样模块1(101)的时钟输入端、数据采样模块2(102)的反相时钟输入端、数据采样模块3(103)的反相时钟输入端、时钟反相模块(107)的输入端，
ONFI接口双时钟沿采样装置的输入数据(10)连接到数据采样模块1(101)的数据输入端、数据采样模块2(102)的数据输入端，数据采样模块1(101)的数据输出端连接到数据采样模块3(103)的数据输入端，
数据采样模块2(102)的数据输出端与数据采样模块3(103)的数据输出端分别连接到数据先入先出模块(108)的两个写数据输入端，
时钟反相模块(107)的输出端连接到次级时钟延时模块(104)的输入端，次级时钟延时模块(104)的输出端连接到数据先入先出模块(108)的写时钟输入端，
读时钟输入(21)连接着数据先入先出模块(108)的读时钟输入端，同步读出数据(20)连接着数据先入先出模块(108)的读数据输出端。
优选地，所述ONFI接口双时钟沿采样装置通过首级时钟延时控制模块(100)对输入时钟延时的调整保证数据采样模块1(101)和数据采样模块2(102)的正确采样。
优选地，所述ONFI接口双时钟沿采样装置通过时钟反相模块(107)和次级时钟延时模块(104)对输入时钟的反相和延时的调整，保证数据先入先出模块(108)的写时钟的第一个上升沿采样的是输入数据(10)的第一个与第二个有效数据，保证数据先入先出模块(108)的写时钟的最后一个上升沿采样的是输入数据(10)的倒数第一个与第二个有效数据。
优选地，所述ONFI接口双时钟沿采样装置的输入时钟(11)为间断时钟，只在传输数据时有效。
优选地，所述ONFI接口双时钟沿采样装置的输入时钟(11)以双时钟沿模式传输数据，其第一个上升沿对齐输入数据(10)的第一个数据的起始跳变沿，其最后一个下降沿对齐输入数据(10)的最后一个数据的起始跳变沿。
优选地，所述ONFI接口双时钟沿采样装置的读时钟输入(21)为连续时钟，并与输入时钟(11)同源。
本发明的有益效果是：
本发明一种ONFI接口双时钟沿采样装置基于简单的结构，对采样时钟沿进行调整，并通过先入先出模块实现ONFI接口数据的双时钟沿采样并转换到内部时钟域来达到接收ONFI接口高速数据的目的。
附图说明
图1是本发明一种ONFI接口双时钟沿采样装置的应用实施系统模块图
图2是本发明一种ONFI接口双时钟沿采样装置的数据时钟时序转换图
其中：
10 输入数据
11 输入时钟
12 延时时钟
13 采样数据1
14 采样数据2
15 采样数据3
16 反相时钟
17 反相延时时钟
20 同步读出数据
21 读时钟输入
100 首级时钟延时模块
101 数据采样模块1
102 数据采样模块2
103 数据采样模块3
104 次级时钟延时模块
107 时钟反相模块
108 数据先入先出模块
1081 写时钟输入端
1082 写数据输入端1
1083 写数据输入端2
1084 读数据输出端
1085 读时钟输入端
具体实施方式
下面，结合附图中的实施例对本发明一种ONFI接口双时钟沿采样装置进行进一步说明。
如图1所示，本发明的一种实施实例，一种ONFI接口双时钟沿采样装置包括首级时钟延时模块(100)、时钟反相模块(107)、次级时钟延时模块(104)、数据采样模块1(101)、数据采样模块2(102)、数据采样模块3(103)、数据先入先出模块(108)。
输入数据(10)连接到数据采样模块1(101)和数据采样模块2(102)的数据输入D端，输入时钟(11)经过首级时钟延时模块(100)后的延时时钟(12)连接到数据采样模块1(101)的时钟输入CLK端、数据采样模块2(102)和数据采样模块3(103)的反相时钟输入CLKB端、时钟反相模块(107)的输入端，数据采样模块1(101)的数据输出Q端为采样数据1(13)，连接到数据采样模块3(103)的数据输入D端，数据采样模块3(103)的数据输出Q端为采样数据3(15)，连接到数据先入先出模块(108)的写数据输入端1(1082)，数据采样模块2(102)的数据输出Q端为采样数据2(14)，连接到数据先入先出模块(108)的写数据输入端2(1083)，时钟反相模块(107)的输出端为反向时钟(16)，连接到次级时钟延时模块(104)的输入端，次级时钟延时模块(104)的输出端为反向延时时钟(17)，连接到数据先入先出模块(108)的写时钟输入端(1081)，读时钟输入(21)连接到数据先入先出模块(108)的读时钟输入端(1085)，数据先入先出模块(108)的数据输出端(1084)连接到同步读出数据(20)。
如图2所示，输入数据(10)和输入时钟(11)保持同步，通过首级时钟延时模块(100)对输入时钟延时进行调整，让延时时钟(12)的上升沿和下降沿都处在输入数据(10)的中间，保证数据采样模块1(101)的时钟上升沿采样有足够的建立保持时间，同时保证数据采样模块2(102)时钟下降沿采样有足够的建立保持时间。
在ONFI接口中，上述输入时钟(11)为ONFI接口的DQS信号，输入时钟(11)为间断时钟，只在传输数据时有效，输入时钟(11)以双时钟沿模式传输数据，其第一个上升沿对齐输入数据(10)的第一个数据的起始跳变沿，其最后一个下降沿对齐输入数据(10)的最后一个数据的起始跳变沿。
数据采样模块3(103)将时钟上升沿对齐的采样数据1(13)转为时钟下降沿对齐的采样数据3(15)。时钟反相模块(107)将输入时钟(11)反相，再经过次级时钟延时模块(104)对时钟延时进行调整，让反相延时时钟(17)的上升沿处在采样数据2(14)和采样数据3(15)的中间，保证将采样数据2(14)和采样数据3(15)写入数据先入先出模块(108)时相对于写时钟上升沿有足够的建立保持时间，而且反相延时时钟(17)的第一个上升沿采样的是输入数据(10)的第一个与第二个有效数据，反相延时时钟(17)的最后一个上升沿采样的是输入数据(10)的倒数第一个与第二个有效数据，使得写入数据先入先出模块(108)的数据严格等于输入数据(10)上的数据，再由读时钟输入(21)读出为同步读出数据(20)，从而将输入数据(10)从输入时钟(11)的时钟域转移到了读时钟输入(21)的时钟域。
读时钟输入(21)可以为连续时钟，读时钟输入(21)可以与输入时钟(11)同源，频率相同但相位可以不同。
当由读时钟输入(21)读出同步读出数据(20)时，如果数据先入先出模块(108)的状态为空状态，则同步读出数据(20)为无效，当数据先入先出模块(108)的状态为非空状态时，同步读出数据(20)为有效数据。
本发明以简单结构在输入时钟不连续的条件下实现了ONFI接口输入数据的接收及通过先入先出模块转换数据时钟域的目的。
上述装置仅是本发明的最佳实施例而已，并非对本发明的保护范围上的任何限定，本发明请求的保护范围应当以权利要求书所记载的内容为准，凡是依据本发明的技术实质对上述具体实施方式所作的任何简单变化、等同替换或者分解合并，均仍属于本发明请求保护的范围之内。

Claims (6)

1.一种ONFI接口双时钟沿采样装置，包括首级时钟延时模块(100)、数据采样模块1(101)、数据采样模块2(102)、数据采样模块3(103)，其特征在于：
所述ONFI接口双时钟沿采样装置还包括时钟反相模块(107)、次级时钟延时模块(104)、数据先入先出模块(108)，
ONFI接口双时钟沿采样装置的输入时钟(11)连接到首级时钟延时模块(100)的输入端，首级时钟延时模块(100)的输出端连接到数据采样模块1(101)的时钟输入端、数据采样模块2(102)的反相时钟输入端、数据采样模块3(103)的反相时钟输入端、时钟反相模块(107)的输入端，
ONFI接口双时钟沿采样装置的输入数据(10)连接到数据采样模块1(101)的数据输入端、数据采样模块2(102)的数据输入端，数据采样模块1(101)的数据输出端连接到数据采样模块3(103)的数据输入端，
数据采样模块2(102)的数据输出端与数据采样模块3(103)的数据输出端分别连接到数据先入先出模块(108)的两个写数据输入端，
时钟反相模块(107)的输出端连接到次级时钟延时模块(104)的输入端，次级时钟延时模块(104)的输出端连接到数据先入先出模块(108)的写时钟输入端，
读时钟输入(21)连接着数据先入先出模块(108)的读时钟输入端，同步读出数据(20)连接着数据先入先出模块(108)的读数据输出端。
2.根据权利要求1所述的一种ONFI接口双时钟沿采样装置，其特征在于：通过首级时钟延时控制模块(100)对输入时钟延时的调整保证数据采样模块1(101)和数据采样模块2(102)的正确采样。
3.根据权利要求1所述的一种ONFI接口双时钟沿采样装置，其特征在于：通过时钟反相模块(107)和次级时钟延时模块(104)对输入时钟的反相和延时的调整，保证数据先入先出模块(108)的写时钟的第一个上升沿采样的是输入数据(10)的第一个与第二个有效数据，保证数据先入先出模块(108)的写时钟的最后一个上升沿采样的是输入数据(10)的倒数第一个与第二个有效数据。
4.根据权利要求1所述的一种ONFI接口双时钟沿采样装置，其特征在于：输入时钟(11)为间断时钟，只在传输数据时有效。
5.根据权利要求1所述的一种ONFI接口双时钟沿采样装置，其特征在于：输入时钟(11)以双时钟沿模式传输数据，其第一个上升沿对齐输入数据(10)的第一个数据的起始跳变沿，其最后一个下降沿对齐输入数据(10)的最后一个数据的起始跳变沿。
6.根据权利要求1所述的一种ONFI接口双时钟沿采样装置，其特征在于：读时钟输入(21)为连续时钟，并与输入时钟(11)同源。
CN201711384006.3A 2017-12-20 2017-12-20 一种onfi接口双时钟沿采样装置 Active CN107977328B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711384006.3A CN107977328B (zh) 2017-12-20 2017-12-20 一种onfi接口双时钟沿采样装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711384006.3A CN107977328B (zh) 2017-12-20 2017-12-20 一种onfi接口双时钟沿采样装置

Publications (2)

Publication Number Publication Date
CN107977328A true CN107977328A (zh) 2018-05-01
CN107977328B CN107977328B (zh) 2019-12-10

Family

ID=62006924

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711384006.3A Active CN107977328B (zh) 2017-12-20 2017-12-20 一种onfi接口双时钟沿采样装置

Country Status (1)

Country Link
CN (1) CN107977328B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112667550A (zh) * 2020-12-29 2021-04-16 西安富成防务科技有限公司 Spi双沿采样方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW351787B (en) * 1997-07-04 1999-02-01 Fujitsu Ltd Memory subsystem capable of high speed data transfer
WO2000033200A1 (en) * 1998-11-30 2000-06-08 Micron Technology, Inc. Method and apparatus for high speed data capture using bit-to-bit timing correction, and memory device using same
CN101042929A (zh) * 2007-04-16 2007-09-26 中国人民解放军国防科学技术大学 采样点可配置的片外dram数据采样方法
CN101834715A (zh) * 2010-04-26 2010-09-15 华为技术有限公司 一种数据处理方法及数据处理系统以及数据处理装置
CN103247323A (zh) * 2012-02-07 2013-08-14 北京兆易创新科技股份有限公司 一种串行接口快闪存储器
CN107147379A (zh) * 2017-04-26 2017-09-08 烽火通信科技股份有限公司 基于fpga的边沿检测方法、系统及时钟数据恢复电路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW351787B (en) * 1997-07-04 1999-02-01 Fujitsu Ltd Memory subsystem capable of high speed data transfer
WO2000033200A1 (en) * 1998-11-30 2000-06-08 Micron Technology, Inc. Method and apparatus for high speed data capture using bit-to-bit timing correction, and memory device using same
CN101042929A (zh) * 2007-04-16 2007-09-26 中国人民解放军国防科学技术大学 采样点可配置的片外dram数据采样方法
CN101834715A (zh) * 2010-04-26 2010-09-15 华为技术有限公司 一种数据处理方法及数据处理系统以及数据处理装置
CN103247323A (zh) * 2012-02-07 2013-08-14 北京兆易创新科技股份有限公司 一种串行接口快闪存储器
CN107147379A (zh) * 2017-04-26 2017-09-08 烽火通信科技股份有限公司 基于fpga的边沿检测方法、系统及时钟数据恢复电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112667550A (zh) * 2020-12-29 2021-04-16 西安富成防务科技有限公司 Spi双沿采样方法

Also Published As

Publication number Publication date
CN107977328B (zh) 2019-12-10

Similar Documents

Publication Publication Date Title
US11750359B2 (en) Low power edge and data sampling
US11061432B2 (en) Data handoff between two clock domains sharing a fundamental beat
US10705989B2 (en) Protocol including timing calibration between memory request and data transfer
US8489912B2 (en) Command protocol for adjustment of write timing delay
CN101669318B (zh) 偏置和随机延迟的消除
EP1510930A2 (en) Memory interface system and method
CN109800192B (zh) 电子设备、fpga芯片及其接口电路
CN111930176B (zh) 多路lvds数据处理装置及方法
TWI681652B (zh) 介面電路、信號傳輸系統及其信號傳輸方法
CN104111902B (zh) 基于双倍速率同步动态随机存储器接口的通信系统及方法
CN105786741A (zh) 一种soc高速低功耗总线及转换方法
US10536260B2 (en) Baseband integrated circuit for performing digital communication with radio frequency integrated circuit and device including the same
CN107977328A (zh) 一种onfi接口双时钟沿采样装置
CN110008162A (zh) 一种缓冲接口电路及基于该电路传输数据的方法和应用
CN109144938B (zh) 一种实现eMMC芯片HS400高速接口通信的方法及系统
CN109213707B (zh) 获取数据接口采样位置的方法、系统、设备及介质
CN111641490A (zh) 一种采样时钟高精度相位校准与时间基准确定方法
US7454543B2 (en) Early high speed serializer-deserializer (HSS)internal receive (Rx) interface for data sampling clock signals on parallel bus
CN105843768B (zh) 一种单线通信多次可编程存储器烧录方法及基于该方法的烧录装置
US8555104B2 (en) Frequency adapter utilized in high-speed internal buses
CN208805808U (zh) 一种实现eMMC芯片HS400高速接口通信的系统
US10873445B2 (en) Deskewing method for a physical layer interface on a multi-chip module
CN103247323A (zh) 一种串行接口快闪存储器
CN104063351B (zh) 一种用于乒乓防冲突的高速复接器同步串行接口设计方法
WO2023087588A1 (zh) 采样电路、采样电路的使用方法、存储介质、电子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant