CN109101691A - 一种双倍速率数据传输接口的数据采样方法 - Google Patents

一种双倍速率数据传输接口的数据采样方法 Download PDF

Info

Publication number
CN109101691A
CN109101691A CN201810770053.XA CN201810770053A CN109101691A CN 109101691 A CN109101691 A CN 109101691A CN 201810770053 A CN201810770053 A CN 201810770053A CN 109101691 A CN109101691 A CN 109101691A
Authority
CN
China
Prior art keywords
data
edge
data sampling
sampling
double
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810770053.XA
Other languages
English (en)
Other versions
CN109101691B (zh
Inventor
李文军
李风志
戴绍新
姚香君
石易明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Sinochip Semiconductors Co Ltd
Original Assignee
Shandong Sinochip Semiconductors Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Sinochip Semiconductors Co Ltd filed Critical Shandong Sinochip Semiconductors Co Ltd
Priority to CN201810770053.XA priority Critical patent/CN109101691B/zh
Publication of CN109101691A publication Critical patent/CN109101691A/zh
Application granted granted Critical
Publication of CN109101691B publication Critical patent/CN109101691B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • G06F30/3312—Timing analysis
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明公开一种双倍速率数据传输接口的数据采样方法，检测采样时钟信号的上升沿和下降沿，在采样时钟信号的边沿到来后立即触发延时预设延时参数，然后进行数据采样，从而完成数据采样过程；预设延时参数为tskew‑max与1个仿真时间精度的和，tskew‑max表示时钟上升沿或下降沿与有效数据之间的抖动时间tskew的最大值。本饭在采样时钟信号的边沿到来后触发延时预设延时参数，然后进行数据采样，可以简单可靠的实现对非时钟对齐数据的采样。

Description

一种双倍速率数据传输接口的数据采样方法
技术领域
本发明涉及数据采样技术领域，具体是一种双倍速率数据传输接口的数据采样方法。
背景技术
DDR、DDR2、DDR3、DDR4等双倍速率数据传输协议使用时钟的上升沿和下降沿同时进行数据传输，实现了在工作频率一定的情况下双倍速率传输数据。在ASIC仿真平台数据采样的过程中，写数据过程中有效数据与时钟边沿对齐，可以通过时钟的上升沿和下降沿采样数据，读数据过程中有效数据与时钟边沿非对齐，即时钟的上升沿和下降沿与有效数据之间会有一个无效数据时间，无法使用时钟边沿进行数据采样，造成了数据采样的困难。
现在的数据采样方法是将时钟进行移相90度生成采样时钟，使用生成的采样时钟的上升沿和下降沿对数据进行采样。该方法对高频参考时钟的移相精度要求高，会存在移相步长大、移相精度差的问题，从而导致采样时钟的边沿落在有效数据时间窗外，造成数据采样错误。
发明内容
本发明要解决的技术问题是提供一种双倍速率数据传输接口的数据采样方法，在采样时钟信号的边沿到来后触发延时预设延时参数，然后进行数据采样，可以简单可靠的实现对非时钟对齐数据的采样。
为了解决所述技术问题，本发明采用的技术方案是：一种双倍速率数据传输接口的数据采样方法，检测采样时钟信号的上升沿和下降沿，在采样时钟信号的边沿到来后立即触发延时预设延时参数，然后进行数据采样，从而完成数据采样过程；预设延时参数为tskew-max与1个仿真时间精度的和，tskew-max表示时钟上升沿或下降沿与有效数据之间的抖动时间tskew的最大值。
进一步的，本方法应用于NAND FLASH DDR2接口协议时的具体步骤为：S01)、仿真平台处于空闲状态时，若检测到参考时钟信号的第一个下降沿，则判断片选信号是否被选中，并判断功能指示信号CLE、ALE是否为低电平，若片选信号被选中，且功能指示信号CLE、ALE均为低电平，则仿真平台进入数据采样状态，否则仍然为空闲状态；S02）、仿真平台若检测到参考时钟信号的上升沿时，判断当前仿真平台是否为数据采样状态，如果是，采样计数器加2，采样计数器记录仿真平台需要采样的数据个数，否则继续检测参考时钟信号的上升沿；S03）、仿真平台检测采样时钟信号的边沿，在检测到采样时钟信号的上升沿或者下降沿到来时，判断仿真平台当前采样计数器是否大于零，如果是，则仿真平台配置延时参数为tskew-max与1个仿真时间精度的和，延时所述延时参数后，进行采样数据，同时采样计数器减1，完成一次数据采样的过程；如果不是，则不进行数据采样，继续检测采样时钟信号的边沿。
进一步的，步骤S01、S02、S03并行执行。
进一步的，仿真平台处于数据采样状态时，检测参考时钟上升沿时刻功能指示信号是否被置为高电平，如果被置为高电平，仿真平台返回空闲状态并检测参考时钟信号等待进入数据采样状态，如果指示信号仍为低电平，则继续处于数据采样状态。
进一步的，tskew-max根据器件的用户手册得知，仿真时间精度为仿真平台的最小时间单元。
进一步的，采样时钟即为原时钟，无需根据原时钟移相生成采样时钟。
进一步的，本数据采样方法适用于DDR、DDR2、DDR3、DDR4的双倍速率数据传输协议。
本发明的有益效果：本发明以CLK时钟上升沿和下降沿作为采样时钟，在采样时钟信号的边沿到来后立即触发延时预设延时参数，然后进行数据采样，过程中未产生第二个采样时钟信号，避免了在移相生成采样时钟过程中造成的误差，使用器件手册中的时间参数作为延时参数，避免了因移相步长大或移相精度差造成的生成的采样时钟在数据有效窗外采样错误数据的问题，本发明提出的采样方法更加简单可靠。采用可配置参数的延时器，使得该发明能够应用于具有不同tskew参数的器件的数据仿真采样。
附图说明
图1为双倍速率数据传输采样过程中时钟信号与数据信号的波形图；
图2为实施例1所述数据采样方法应用于NAND FLASH DDR2接口协议时的波形图；
图3为实施例1中步骤S01的流程图；
图4为实施例1中步骤S02的流程图；
图5为实施例1中步骤S03的流程图。
具体实施方式
下面结合附图和具体实施例对本发明作进一步的说明。
实施例1
如图1所示，为双倍速率数据传输采样过程中时钟信号与数据信号的波形图，图中CLK代表时钟信号，DATA代表数据信号， tskew是时钟上升沿或下降沿与有效数据之间的抖动时间，tskew时间范围内采样到的数据是无效数据，tdvw是有效数据时间窗，在tdvw时间范围内采样到的数据为有效数据。双倍速率数据传输协议规定了tskew、tdvw等时间参数的取值范围，遵循双倍速率数据传输协议的不同器件，其手册会提供详细的时间参数的取值范围。
双倍速率数据传输协议使用时钟信号的上升沿和下降沿进行数据传输，其中有效数据在两个时钟边沿之间，有效数据如图中的D0、D1等，时钟上升沿与有效数据D0之间存在tskew延时，时钟下降沿与有效数据D1之间存在tskew延时，数据在tdvw时间范围内有效。双倍速率数据传输协议严格遵循手册给出的tskew时间和tdvw时间范围，tdvw时间长度远大于仿真平台仿真精度，根据这两个特点，将数据采样时刻设定为tskew-max与1个仿真时间精度的和，其中tskew-max为tskew的最大值，保证了采样时刻在数据有效窗内，从而保证了采样数据的正确性。
因此本实施例所述数据采样方法就是检测采样时钟信号的上升沿和下降沿，在采样时钟信号的边沿到来后立即触发延时预设延时参数，然后进行数据采样，从而完成数据采样过程；预设延时参数为tskew-max与1个仿真时间精度的和，tskew-max表示时钟上升沿或下降沿与有效数据之间的抖动时间tskew的最大值。
如图2所示，为本实施例所述数据采样方法应用于NAND FLASH DDR2接口协议时的波形图，图中DQS为采样时钟信号，对应图1中的CLK。DQ为采样数据信号，对应图1中的DATA，tDQSQ对应图1中的tskew，tdvw对应图1中的tdvw，另外RE为参考时钟，CLE、ALE为功能指示信号，当CLE、ALE拉高后，退出读数据状态，CE为片选信号。
具体包括以下步骤：
S01)、如图3所示，仿真平台处于空闲状态时，若检测到参考时钟信号的第一个下降沿，则判断片选信号是否被选中，并判断功能指示信号CLE、ALE是否为低电平，若片选信号被选中，CE=0，表示片选信号被选中，且功能指示信号CLE、ALE均为低电平，则仿真平台进入数据采样状态，否则仍然为空闲状态。仿真平台处于数据采样状态时，随时检测参考时钟RE上升沿时刻功能指示信号CLE、ALE是否被置为高电平，如果被置为高电平，仿真平台返回空闲状态并等待进入数据采样状态，如果功能指示信号仍为低电平，则仿真平台继续处于数据采样状态。
S02）、如图4所示，仿真平台若检测到参考时钟信号的上升沿时，判断当前仿真平台是否为数据采样状态，如果是，采样计数器加2，采样计数器记录仿真平台需要采样的数据个数，否则继续检测采样时钟信号的上升沿；
S03）、如图5所示，仿真平台检测采样时钟信号的边沿，在检测到采样时钟信号的上升沿或者下降沿到来时，判断仿真平台当前采样计数器是否大于零，如果是，则仿真平台配置延时参数，延时（tskew-max+1个仿真时间精度）的时间长度，然后采样数据，同时采样计数器减1，完成一次数据采样的过程；否则，则不进行数据采样，继续检测采样时钟信号的边沿。
本实施例中，步骤S01、S02、S03并行执行。
tskew-max根据器件的用户手册得知，仿真时间精度为仿真平台的最小时间单元，本实施例中，仿真平台为ASIC仿真平台。
本方法中的采样时钟即为原时钟，即图1中的CLK，无需根据原时钟移相生成采样时钟，而背景技术中所述的采样方法是将图1中的原时钟CLK移相90°生成采样时钟。
本数据采样方法适用于DDR、DDR2、DDR3、DDR4的双倍速率数据传输协议，也都是在采样时钟信号的边沿到来后立即触发延时预设延时参数，然后进行数据采样，从而完成数据采样过程。tskew-max根据器件的用户手册得知，仿真时间精度为仿真平台的最小时间单元。若双倍率数据传输协议中有参考时钟、片选信号和功能指示信号，其具体过程可参考应用于NAND FLASH DDR2时的具体步骤。
本发明以图1中CLK时钟上升沿和下降沿作为采样时钟，避免了在移相生成采样时钟过程中造成的误差，使用器件手册中的时间参数作为延时参数，避免了采样时钟因移相步长大或移相精度差造成的在数据有效窗外采样错误数据的问题，本发明提出的采样方法更加简单可靠。采用可配置参数的延时器，使得该发明能够应用于具有不同tskew参数的器件的数据仿真采样。
以上描述的仅是本发明的基本原理和优选实施例，本领域技术人员根据本发明做出的改进和替换，属于本发明的保护范围。

Claims (7)

1.一种双倍速率数据传输接口的数据采样方法，其特征在于：检测采样时钟信号的上升沿和下降沿，在采样时钟信号的边沿到来后立即触发延时预设延时参数，然后进行数据采样，从而完成数据采样过程；预设延时参数为tskew-max与1个仿真时间精度的和，tskew-max表示时钟上升沿或下降沿与有效数据之间的抖动时间tskew的最大值。
2.根据权利要求1所述的双倍速率数据传输接口的数据采样方法，其特征在于：本方法应用于NAND FLASH DDR2接口协议时的具体步骤为：S01)、仿真平台处于空闲状态时，若检测到参考时钟信号的第一个下降沿，则判断片选信号是否被选中，并判断功能指示信号CLE、ALE是否为低电平，若片选信号被选中，且功能指示信号CLE、ALE均为低电平，则仿真平台进入数据采样状态，否则仍然为空闲状态；S02）、仿真平台若检测到参考时钟信号的上升沿时，判断当前仿真平台是否为数据采样状态，如果是，采样计数器加2，采样计数器记录仿真平台需要采样的数据个数，否则继续检测参考时钟信号的上升沿；S03）、仿真平台检测采样时钟信号的边沿，在检测到采样时钟信号的上升沿或者下降沿到来时，判断仿真平台当前采样计数器是否大于零，如果是，则仿真平台配置延时参数为tskew-max与1个仿真时间精度的和，延时所述延时参数后，进行采样数据，同时采样计数器减1，完成一次数据采样的过程；如果不是，则不进行数据采样，继续检测采样时钟信号的边沿。
3.根据权利要求2所述的双倍速率数据传输接口的数据采样方法，其特征在于：步骤S01、S02、S03并行执行。
4.根据权利要求2所述的双倍速率数据传输接口的数据采样方法，其特征在于：仿真平台处于数据采样状态时，随时检测参考时钟RE上升沿时刻功能指示信号CLE、ALE是否被置为高电平，如果被置为高电平，仿真平台返回空闲状态并等待进入数据采样状态，如果功能指示信号仍为低电平，则仿真平台继续处于数据采样状态。
5.根据权利要求1所述的双倍速率数据传输接口的数据采样方法，其特征在于：采样时钟即为原时钟，无需根据原时钟移相生成采样时钟。
6.根据权利要求1所述的双倍速率数据传输接口的数据采样方法，其特征在于：tskew-max根据器件的用户手册得知，仿真时间精度为仿真平台的最小时间单元。
7.根据权利要求1所述的双倍速率数据传输接口的数据采样方法，其特征在于：本数据采样方法适用于DDR、DDR2、DDR3、DDR4的双倍速率数据传输协议。
CN201810770053.XA 2018-07-13 2018-07-13 一种双倍速率数据传输接口的数据采样方法 Active CN109101691B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810770053.XA CN109101691B (zh) 2018-07-13 2018-07-13 一种双倍速率数据传输接口的数据采样方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810770053.XA CN109101691B (zh) 2018-07-13 2018-07-13 一种双倍速率数据传输接口的数据采样方法

Publications (2)

Publication Number Publication Date
CN109101691A true CN109101691A (zh) 2018-12-28
CN109101691B CN109101691B (zh) 2023-04-07

Family

ID=64846421

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810770053.XA Active CN109101691B (zh) 2018-07-13 2018-07-13 一种双倍速率数据传输接口的数据采样方法

Country Status (1)

Country Link
CN (1) CN109101691B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112667550A (zh) * 2020-12-29 2021-04-16 西安富成防务科技有限公司 Spi双沿采样方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1798017A (zh) * 2004-12-30 2006-07-05 中兴通讯股份有限公司 基于数据通信系统多时钟采样的方法
CN101030441A (zh) * 2006-02-28 2007-09-05 中国科学院计算技术研究所 Ddr和ddr2内存控制器的读数据采样方法及装置
CN101042929A (zh) * 2007-04-16 2007-09-26 中国人民解放军国防科学技术大学 采样点可配置的片外dram数据采样方法
CN101640525A (zh) * 2009-08-24 2010-02-03 深圳市明微电子股份有限公司 一种具有极小传输延时的自动整形方法及电路
CN107147379A (zh) * 2017-04-26 2017-09-08 烽火通信科技股份有限公司 基于fpga的边沿检测方法、系统及时钟数据恢复电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1798017A (zh) * 2004-12-30 2006-07-05 中兴通讯股份有限公司 基于数据通信系统多时钟采样的方法
CN101030441A (zh) * 2006-02-28 2007-09-05 中国科学院计算技术研究所 Ddr和ddr2内存控制器的读数据采样方法及装置
CN101042929A (zh) * 2007-04-16 2007-09-26 中国人民解放军国防科学技术大学 采样点可配置的片外dram数据采样方法
CN101640525A (zh) * 2009-08-24 2010-02-03 深圳市明微电子股份有限公司 一种具有极小传输延时的自动整形方法及电路
CN107147379A (zh) * 2017-04-26 2017-09-08 烽火通信科技股份有限公司 基于fpga的边沿检测方法、系统及时钟数据恢复电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
胡东方: "多通道高速信号采集与传输技术的研究与应用", 《中国优秀硕士学位论文全文数据库 信息科技辑》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112667550A (zh) * 2020-12-29 2021-04-16 西安富成防务科技有限公司 Spi双沿采样方法

Also Published As

Publication number Publication date
CN109101691B (zh) 2023-04-07

Similar Documents

Publication Publication Date Title
US11061432B2 (en) Data handoff between two clock domains sharing a fundamental beat
US10313068B1 (en) Signal monitoring and measurement for a multi-wire, multi-phase interface
CN109217951B (zh) 一种基于fpga的传输延时测试方法及装置
CN104505116B (zh) 一种用于高速动态存储器的相位调制电路及相位调制方法
JP4837586B2 (ja) 半導体装置
CN102928772A (zh) 时序测试系统及其测试方法
US9640277B2 (en) Avoiding DQS false sampling triggers
CN103176059A (zh) 一种测量脉冲宽度的方法、装置和频率计
CN101523722A (zh) 尖峰噪声消除电路及使用该尖峰噪声消除电路的数字系统、iic总线
US7047155B2 (en) Bus interface
CN102651685B (zh) 信号延迟装置和方法
CN109101691A (zh) 一种双倍速率数据传输接口的数据采样方法
US8804441B1 (en) Methods and systems for detecting and correcting timing signal drift in memory systems
US8751853B2 (en) Quad-data rate controller and implementing method thereof
US8345492B2 (en) Memory controller for detecting read latency, memory system and test system having the same
CN103675383B (zh) 一种量测波形的电路
US8234530B2 (en) Serial interface device built-in self test
CN110047552B (zh) 一种存储器读取速度测量电路
US20070067686A1 (en) Method and apparatus for testing an integrated device's input/output (I/O)
WO2021238838A1 (zh) 时序单元的保持时间的测量方法和测量电路
CN109359010B (zh) 获取存储模块内部传输延时的方法及系统
CN114527832A (zh) 脉冲信号边沿测量方法及装置、存储介质及微控制单元
CN102571041B (zh) 检测电路延时和时序的方法及采用该方法校准延时的方法
TWI514775B (zh) 時脈邊緣偵測裝置與方法
CN102332975A (zh) 一种接口自适应采样方法和装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant