CN101405836A - 半导体器件制造方法 - Google Patents

半导体器件制造方法 Download PDF

Info

Publication number
CN101405836A
CN101405836A CN200680053348.0A CN200680053348A CN101405836A CN 101405836 A CN101405836 A CN 101405836A CN 200680053348 A CN200680053348 A CN 200680053348A CN 101405836 A CN101405836 A CN 101405836A
Authority
CN
China
Prior art keywords
exposure
waveform
semiconductor substrate
photoresist
electron beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200680053348.0A
Other languages
English (en)
Other versions
CN101405836B (zh
Inventor
山田惠三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Topcon Corp
Fab Solutions Inc
Original Assignee
Topcon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Topcon Corp filed Critical Topcon Corp
Publication of CN101405836A publication Critical patent/CN101405836A/zh
Application granted granted Critical
Publication of CN101405836B publication Critical patent/CN101405836B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3174—Particle-beam lithography, e.g. electron beam lithography
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/7055—Exposure light control in all parts of the microlithographic apparatus, e.g. pulse length control or light interruption
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/7065—Defects, e.g. optical inspection of patterned layer for defects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本发明的课题在于良好地管理光致抗蚀剂工序，提高半导体器件的制造效率。本发明的半导体测量装置的特征在于，包括：在半导体衬底上形成光致抗蚀剂膜的步骤；利用形成有工艺评价用的规定图案的掩模，对每个曝光区采用不同的曝光条件曝光所述光致抗蚀剂膜的步骤；在规定条件下使所述光致抗蚀剂膜显影，从而在所述半导体衬底上形成光致抗蚀剂结构体的步骤；向形成有所述光致抗蚀剂结构体的所述半导体衬底的表面照射电子束的步骤；对随着所述电子束的照射而产生于所述半导体衬底的衬底电流进行测量的步骤；和根据所述衬底电流的波形计算工艺窗口的步骤。

Description

半导体器件制造方法
技术领域
本发明涉及半导体器件制造方法，特别涉及一种适合于利用电子束对光致抗蚀剂工序进行最优化的方法。
背景技术
半导体器件利用精细加工工艺而制造。该精细加工工艺包括曝光工序，该曝光工序用于在光致抗蚀剂上复制CAD数据或形成在掩模上的精细结构图案，其中光致抗蚀剂为涂敷在硅衬底(晶片)上的感光性树脂。该曝光工序是利用摄影原理的精细加工技术，由以下工序构成。
第1工序：在硅衬底上均匀地涂敷光致抗蚀剂并使之干燥。
第2工序：通过形成有对应于精细结构形状的图案的掩模，向硅衬底上的光致抗蚀剂照射光。
第3工序：使光致抗蚀剂显影，分离其未感光部分和感光部分。
第4工序：为了固定显影的光致抗蚀剂的形状，将其在高温下烧结固定，完成光致抗蚀剂结构体。
其中，在曝光工序中作为曝光条件存在两个重要的工艺参数，即聚焦和曝光量(剂量)。如果上述聚焦和曝光量合适，则曝光工序结束之后可得到所希望的准确的光致抗蚀剂结构体。
但是，如果聚焦前后偏离，则光致抗蚀剂结构体的形状缺乏锐度，相对于作为目标的掩模尺寸产生误差。并且，在正性抗蚀剂的情况下，如果曝光量少，则留下的光致抗蚀剂结构体粗；相反，如果曝光量多，则光致抗蚀剂结构体变细，存在光致抗蚀剂结构体的一部分在显影后发生缺损的可能性。在这种情况下，由于无法得到所希望的光致抗蚀剂结构体，所以会导致形成在硅衬底上的精细结构的缺陷。
因而，在曝光工序中对聚焦和曝光量两者进行最优化很重要。即，曝光工序的最优化是指，调整聚焦和曝光量这两个参数，以得到所希望的器件结构。并且，曝光工序的处理结果也会因用于曝光工序的装置的状态而变化，因此，在实用上重要的是寻求即使装置的状态发生一些变化也能够稳定地得到所希望的处理结果的强有力的曝光条件(工艺窗口)。
目前，形成在硅衬底上的精细结构为单纯的几何形状，因而通过曝光工序复制的结构也是单纯的几何形状。例如，用于取得电气导通的接触孔或通孔为简单的圆形，晶体管的栅极为长方形。
并且，对工艺进行评价时，作为测量对象的精细结构的几何形状的种类被限制在数个种类上，其特征量的测量对象较少。例如，利用可进行nm级尺寸计量的CDSEM(Critical Dimension Scanning Electron Microscope)，计量曝光工序后形成在晶片上的孔等精细结构的几处表面尺寸，调查其值是否落入所希望的范围内，从而能够确定最佳的曝光条件。上述CDSEM是通过向测量对象照射加速的聚焦电子束并检测反射的电子量来得到精细结构图像的装置。
但是，近年来随着半导体技术的精细化，逐渐引入了最小尺寸达到0.1微米以下的以往所没有的新结构。其代表性的结构之一为镶嵌结构，该结构是在现有的孔结构上形成有布线用的槽。
进而，为了支援曝光技术，引入了称为OPC(Optical ProximityCorrection)的校正技术。该校正技术是为了利用光的干涉效果形成波长以下的精细结构图案，从而准确实现所希望的精细结构，新加入原来结构中没有的特殊形状的精细结构的技术，该特殊形状的精细结构有散射条、衬体、锤头等。
在曝光工序中，如果利用如上所述的OPC用的特殊的附加结构，则原来想要实现的结构也会受到附加结构的影响，测量对象的种类会增加。
然而，通常难以简单地判断出这些结构之中在工艺上最难实现的结构，因此不能为了减少测量点数量而选择代表性的点，而是需要在所有位置检查复杂形状本身是否已准确形成，根据其结果确定工艺窗口。
制作实际的器件而不是测试图案，并对其全部表面结构进行快速检查的装置被用作实现上述目的的检查装置。
并且，曝光装置每小时处理硅衬底的片数为60片或120片，尽管曝光装置具有高速处理能力，但在半导体量产工厂，为了进一步提高生产能力，设置有多台曝光装置。虽然在设计和管理上要使各个曝光装置的特性相同，但由于存在透镜和机械性的固体差，无法避免因曝光装置不同而产生特性差的问题。并且，还要加上抗蚀剂材料的特性变化，因此在理想条件下预设的曝光条件未必也能成为量产工厂中的最佳条件。
也就是说，量产工厂中的曝光结果并不是单纯由聚焦和曝光量这两个参数唯一确定，随装置的不同，上述参数值的最佳值会发生变化。因此，为了使曝光条件最优化，有必要检查所有曝光装置的曝光结果，需要非常多的时间。
这里，对关于半导体制造工序中的光致抗蚀剂的重要特性进行说明。
光致抗蚀剂对后续工序的化学工艺有耐性，被光致抗蚀剂覆盖的地方不会发生化学反应，因此实际上通过光致抗蚀剂在化学反应中受保护的区域不是由光致抗蚀剂的表面形状(上面形状)确定，而是由保护对象的与衬底接触的底面部分的形状确定。因而，掌握和控制与衬底接触的光致抗蚀剂的底面部分的形状最为重要。
以下参照图13～16具体说明抗蚀剂的底面形状的重要性。
图13A、图13B和图14A、图14B是用于说明对形成在硅衬底133上的栅极材料131进行蚀刻加工时，光致抗蚀剂132的形状对蚀刻处理的影响的图。
其中，图13A表示良好地形成有光致抗蚀剂132的状态，其示出了曝光条件合适的情况。在曝光条件合适的情况下，抗蚀剂132的侧面形状形成为垂直状。与此相对，图13B示出了曝光条件不合适情况下的光致抗蚀剂132的形状。此时，抗蚀剂132的上面形状与图13A几乎相同，但因具有下摆，底面形状完全不同。
图14A和图14B分别表示以上述图13A和图13B所示的各光致抗蚀剂132作为掩模蚀刻栅极材料131而得到的截面结构。通过上述图13A所示的具有合适形状的光致抗蚀剂132，如图14A所示，栅极材料131被良好蚀刻，得到所希望的栅极形状。
与此相对，通过上述图13B所示的具有不合适形状的光致抗蚀剂132，如图14B所示，由于在抗蚀剂132的下摆区域栅极材料131的蚀刻量不足，因而栅极材料131也形成拖出下摆的形状，产生栅极线间短路的缺陷。
这样，即使光致抗蚀剂的表面形状受到统一的管理，但只要未对光致抗蚀剂的底面形状进行管理，就无法完全管理曝光工序。
图15A、图15B和图16A、图16B是用于说明对形成在硅衬底154上的氧化膜151和硬质掩模152进行蚀刻加工形成孔时，光致抗蚀剂153的形状对蚀刻处理的影响的图。
其中，图15A表示良好地形成有光致抗蚀剂153的状态，其示出了曝光条件合适的情况。与此相对，图15B示出了曝光条件不合适的情况，抗蚀剂153呈拖出下摆的形状。
图16A和图16B分别表示以上述图15A和图15B所示的各光致抗蚀剂153作为掩模对氧化膜151和硬质掩模152进行蚀刻而得到的截面结构。由此例也可理解，通过上述图15A所示的具有合适形状的光致抗蚀剂153，如图16A所示，氧化膜151被均匀地蚀刻直到孔H16A的底部，获得所希望的孔形状。
与此相对，通过上述图15B所示的具有不合适形状的光致抗蚀剂153，由于在与硬质掩模152的界面上残留有部分抗蚀剂153，因而氧化膜151的蚀刻速度变得不均匀。因此，如图16B所示，引起形成于氧化膜151的孔H16B的尺寸变小的问题，或者孔没有到达衬底即硅衬底154等问题，产生导通不良等缺陷。
另外，即使孔到达了硅衬底154，根据曝光条件的不同，也存在其底面形状变形的情况(边缘粗糙度)。
图17为曝光条件对孔的底面形状的影响示例。在合格品的情况下，即曝光条件最优化的情况下，如图17(a)所示，孔的底面形状呈与掩模上的图案对应的形状A。与此相对，在曝光条件未被最优化的情况下，有可能如图17(b)所示呈椭圆形状B，也有可能如图17(c)所示呈变形的形状C。如前所述，目前无法管理这些底面结构及其精细结构。
到目前为止，已知的对光致抗蚀剂的曝光工序进行最优化的方法包括以下技术。
已知的第一项技术是通过处理从CDSEM得到的波形来推断抗蚀剂结构体三维结构的方法(参照专利文献1)。但是，最近的研究结果表明，二次电子波形仅反映抗蚀剂结构体的表面形状而不反映真正的底面形状。因而，根据上述理由，难以实现曝光工序的最优化。
已知的第二项技术是向通过曝光工序得到的抗蚀剂结构体照射电子束，得到二次电子波形并将其与基准的二次电子波形进行比较，从而评价工艺结果类似度并判定工艺结果是否合格的方法(参照专利文献2)。但是，根据前述的理由，即使利用该方法，由于基准状态的定义本身不准确，因而也不能充分实现曝光工序的最优化。
已知的第三项技术是图18的流程图所示的方法(参照专利文献3)。即，在一个晶片上涂敷抗蚀剂(步骤S181)，利用形成有各种图案的测试掩模，在上述晶片内改变曝光条件进行曝光(步骤S182)，使该晶片显影并干燥(步骤S183)，然后，通过CDSEM进行表面尺寸测量(步骤S184)，并通过缺陷检查装置进行表面图案的检查(步骤S185)，根据这些结果求出工艺窗口(步骤S186)，从而实现曝光工序的最优化。但是，根据该现有技术，由于缺陷检查装置是利用光或二次电子来进行形状测量，因而在原理上只能测量抗蚀剂的表面形状。因此，即使利用该方法也无法得到与光致抗蚀剂结构体的真正的底面形状相关的信息。
专利文献1：日本特开2005-64023号公报
专利文献2：日本特开平11-345754号公报
专利文献3：日本特开2005-236060号公报
如上所述，存在无法掌握并适当控制对工艺最优化最重要的光致抗蚀剂结构体底面形状的问题。具体来讲，在评价光致抗蚀剂工序时，仅仅管理抗蚀剂膜表面是不够的，对抗蚀剂膜的立体结构特别是底面结构也需要进行管理。特别是，还需要对导致工艺误差的非常薄的抗蚀剂残渣或尾料、或者抗蚀剂的倾斜角进行控制。
另外，在曝光工序中，确定可视为聚焦正常的范围很重要，但存在难以使曝光条件最优化的问题。以孔为例进行说明，如果聚焦前后偏离，则随着聚焦的偏离，孔表面的直径发生变化，而且具有不管聚焦偏离的方向如何，直径都与偏离的绝对量成比例变化的性质。但是，由于现有技术只测量孔表面形状的变化，因而在聚焦发生变动时，无法判断聚焦是向正或负的哪个方向发生了变化。因此，无法利用所测量的值将进行下次曝光的曝光装置控制在合适的聚焦设定值上。
另外，曝光工序为可进行再处理的工序，在判断为失败时可以剥离抗蚀剂再次进行曝光工序。因此，一般以第一次的曝光条件为基准来修正第二次的曝光条件。但是，如上所述，通过现有的只观察表面形状的方法，虽然能够掌握曝光量的过度或不足，但无法判断聚焦是向正或负的哪个方向发生了偏离，存在无法在聚焦方面使曝光条件最优化的大问题。
除此之外，目前还存在由于需要大规模检查图案因而需要很多时间，以及检查时照射的电子束或光给检查对象带来损伤的问题。
发明内容
有鉴于此，本发明的目的在于良好地管理光致抗蚀剂工序，提高半导体器件的制造效率。
为了解决上述课题，本发明的半导体器件制造方法包括：在半导体衬底上形成光致抗蚀剂膜的步骤；利用形成有工艺评价用的规定图案的掩模，对每个曝光区采用不同的曝光条件曝光所述光致抗蚀剂膜的步骤；在规定条件下使所述光致抗蚀剂膜显影，从而在所述半导体衬底上形成光致抗蚀剂结构体的步骤；向形成有所述光致抗蚀剂结构体的所述半导体衬底的表面照射电子束的步骤；对随着所述电子束的照射而产生于所述半导体衬底的衬底电流进行测量的步骤；和根据所述衬底电流的波形计算工艺窗口的步骤。
所述半导体器件制造方法包括：在半导体衬底上形成光致抗蚀剂结构体的步骤；向形成有所述光致抗蚀剂结构体的所述半导体衬底的表面照射电子束的步骤；对随着所述电子束的照射而产生于所述半导体衬底的衬底电流进行测量的步骤；对根据所述衬底电流的波形得到的工艺评价值与工艺窗口进行比较的步骤；和根据所述比较的结果判定曝光工序是否合格的步骤。
所述半导体器件制造方法包括：在半导体衬底上形成光致抗蚀剂膜的步骤；利用形成有工艺评价用的规定图案的掩模，对每个曝光区采用不同的曝光条件曝光所述光致抗蚀剂膜的步骤；在规定条件下使所述光致抗蚀剂膜显影，从而在所述半导体衬底上形成光致抗蚀剂结构体的步骤；向形成有所述光致抗蚀剂结构体的所述半导体衬底的表面照射电子束的步骤；对随着所述电子束的照射而产生于所述半导体衬底的衬底电流和二次电子或反射电子进行测量的步骤；和根据所述衬底电流的波形和二次电子或反射电子的波形计算工艺窗口的步骤。
所述半导体器件制造方法包括：在半导体衬底上形成光致抗蚀剂结构体的步骤；向形成有所述光致抗蚀剂结构体的所述半导体衬底的表面照射电子束的步骤；对随着所述电子束的照射而产生于所述半导体衬底的衬底电流和二次电子或反射电子进行测量的步骤；对根据所述衬底电流的波形和二次电子或反射电子的波形得到的评价值与工艺窗口进行比较的步骤；和根据所述比较的结果判定曝光工序是否合格的步骤。
所述半导体器件制造方法，其特征在于，通过比较所述波形和基准波形来判定所述曝光工序是否合格。
所述半导体器件制造方法，其特征在于，该方法进一步包括：从所述波形中提取所述光致抗蚀剂结构体的特征量的步骤。
所述半导体器件制造方法，其特征在于，当判定所述曝光工序不合格时，再次进行所述曝光工序。
所述半导体器件制造方法，其特征在于，将所述曝光工序的曝光条件或判定结果输出到计算机画面、纸和文件中的任意一种。
所述半导体器件制造方法包括：向通过按曝光区变更曝光条件而在第一半导体衬底上制作出的具有第一图案的光致抗蚀剂结构体照射电子束，测量产生于所述第一半导体衬底的第一衬底电流，将所述第一衬底电流的波形与所述曝光条件相对应地记录在数据库中的步骤；向经过曝光工序而在第二个半导体衬底上制作出的具有第二图案的光致抗蚀剂结构体照射电子束，测量产生于所述第二半导体衬底的第二衬底电流的步骤；将由所述第二图案得到的第二衬底电流的波形与记录在所述数据库中的第一衬底电流的波形进行比较，得到波形一致的第一衬底电流的波形所对应的曝光条件作为匹配输出的步骤；和根据所述匹配输出计算曝光量和聚焦量的步骤。
所述半导体器件制造方法，其特征在于，该方法包括：将所述计算出的曝光量和聚焦量与基准工艺条件进行比较的步骤；得到所述曝光量和聚焦量与所述基准工艺条件的差值的步骤；和将曝光装置的初始设定值以所述差值为变化量进行变更的步骤。
所述半导体器件制造方法，其特征在于，该方法包括：根据由所述第二图案得到的衬底电流的波形得到所述光致抗蚀剂结构体的特征量的步骤；比较所述特征量与基准工艺条件，得到所述特征量与所述基准工艺条件的差值的步骤；和将曝光装置的设定值以所述差值为变化量进行变更的步骤。
所述半导体器件制造方法，其特征在于，通过所述曝光工序而形成的光致抗蚀剂结构体包括栅极结构的图案和孔结构的图案。
所述半导体器件制造方法，其特征在于，从所述半导体衬底上的光致抗蚀剂结构体获取二次电子波形和反射电子波形，根据所述二次电子波形和所述反射电子波形与所述衬底电流波形确定评价值。
所述半导体器件制造方法，其特征在于，在测量对象上形成导电膜之后涂敷抗蚀剂以供测量。
根据本发明，可以良好地管理光致抗蚀剂工序，提高半导体器件的制造效率。
附图说明
图1是用于实施本发明实施方式的半导体器件制造方法的半导体器件测量装置的框图；
图2是表示本实施方式的半导体测量装置中电子束扫描坐标与衬底电流和二次电子强度之间关系的图；
图3是表示本实施方式的半导体测量装置中电子束照射时间与衬底电流和二次电子强度之间关系的图；
图4是表示本发明实施方式的半导体器件制造方法的工艺窗口设定方法步骤的流程图；
图5是用于说明本实施方式的半导体器件制造方法中用于确定工艺条件的曝光条件的图；
图6是本实施方式的半导体器件制造方法中用于确定工艺条件的图案配置例的示意图；
图7是表示孔被稀疏地配置时聚焦量与孔形状之间关系的图；
图8是表示孔被密集地配置时聚焦量与孔形状之间关系的图；
图9是表示聚焦量与抗蚀剂的孔尺寸之间关系的图；
图10是表示本发明实施方式的半导体器件制造方法的光致抗蚀剂结构体的管理方法步骤的流程图；
图11是本实施方式的半导体器件制造方法中用于确定曝光条件的数据库的结构示意图；
图12是表示本实施方式的半导体器件制造方法中工艺界限与合格品之间关系的图；
图13A是加工栅极材料时抗蚀剂形成例(合适的曝光条件)的示意图；
图13B是加工栅极材料时抗蚀剂形成例(不合适的曝光条件)的示意图；
图14A是使用在合适的曝光条件下形成的抗蚀剂加工的栅极材料的示意图；
图14B是使用在不合适的曝光条件下形成的抗蚀剂加工的栅极材料的示意图；
图15A是在氧化膜上形成接触孔时抗蚀剂的形成例(合适的曝光条件)的示意图；
图15B是在氧化膜上形成接触孔时抗蚀剂的形成例(不合适的曝光条件)的示意图；
图16A是使用在合适的曝光条件下形成的抗蚀剂而在氧化膜上形成的接触孔的示意图；
图16B是使用在不合适的曝光条件下形成的抗蚀剂而在氧化膜上形成的接触孔的示意图；
图17是在抗蚀剂上形成的孔的底面形状的示意图；
图18是表示现有技术的曝光条件确定方法步骤的流程图。
符号说明
10电子枪        22托盘
11电子束源      23半导体衬底
12透镜          24二次电子检测器
13光阑          30电流测量装置
14偏转装置      40高压电源
15物镜          100顺序控制装置
20真空室        110聚焦控制装置
21XY坐标台      120二次电子图像波形记录装置
130衬底电流图像波形记录装置    160显示装置
140图案匹配引擎                170数据库装置
150波形处理装置
具体实施方式
下面参照附图对本发明的一个实施方式进行说明。
图1为用于实施本发明的半导体器件制造方法的半导体测量装置。该半导体测量装置的基本原理是：向作为测量对象物(试样)的半导体衬底23照射电子束EB，测量由该电子束EB感应出的衬底电流，根据该衬底电流得到形成在上述半导体衬底23上的孔等精细结构的评价值。
如图1所示，在容纳作为测量对象物(试样)的半导体衬底23的真空室20的上部，安装有产生电子束EB的电子枪10。电子枪10包含电子束源11，该电子束源11上连接有高压电源40。在电子枪10的内部，沿着来自上述电子束源11的电子流的发射方向，依次配置有透镜12、光阑13、偏转装置14、物镜15。另外，电子束EB的能量、电流量、聚焦状态也可任意控制。
真空室20的内部容纳有用于支撑半导体衬底23的XY坐标台21和固定在该XY坐标台21上的托盘22，托盘22上放置有半导体衬底23。从上述电子枪发射出的电子束EB的照射方向对着放置在托盘22上的半导体衬底23的表面，通过XY坐标台21移动托盘22的位置，从而能够调整电子束EB对半导体衬底23的照射位置。根据需要还可以包括Z坐标台。
另外，在真空室20内部，设置有用于检测随着电子束EB的照射而从半导体衬底23的表面发射出的二次电子的二次电子检测器24或者反射电子检测器(未图示)。另外，在真空室20内部还设置有用于向半导体衬底23施加偏压的电极(未图示)，向该电极供给偏压的电压施加装置设置在真空室20的外部。真空室20内部的真空度维持在例如10-6torr左右。
这里，为了将电子枪10照射的电子束EB以nm级的位置精度照射到半导体衬底表面的测量对象上，相对于电子束EB的固定照射轴，要通过XY坐标台21移动半导体衬底23的位置。利用脉冲电动机、线性电动机、超声波电动机或者压电元件等作为XY坐标台21的驱动装置。通过并用激光测长仪、激光标线仪等高精度位置测量技术，将XY坐标台21上放置的半导体衬底23的位置精度控制在数nm左右。另外，也可以使用用于测量电子束照射位置高度的装置，用以根据从试样到物镜的距离变化改变电子束EB的聚焦高度，或者相反，使用可使半导体衬底23沿Z轴移动的坐标台以使高度一定。
托盘22与电流测量装置30连接，电流测量装置30通过托盘22测量在半导体衬底23感应出的衬底电流。电流测量装置30包括将测量到的衬底电流值转换为数字信号的A/D转换器，并将测量值作为数字数据输出。数据全部存储在数据库中。
另外，本半导体测量装置包括：顺序控制装置100、聚焦控制装置110、二次电子图像波形记录装置120、衬底电流图像波形记录装置130、图案匹配引擎140、波形处理装置150、显示装置160和数据库装置170。这些装置构筑在计算机等信息处理装置(CPU、存储器、磁盘、DSP等)上。
其中，顺序控制装置100负责搬运测量对象晶片，并控制偏转装置14以使测量衬底电流时电子束EB扫描半导体衬底23的表面，同时还负责图案匹配相关的控制，图案匹配用于在设置电子束EB对半导体衬底23的照射位置时高精度地调整电子束EB的照射位置。
这里，对图案匹配进行补充说明。在半导体衬底上形成的孔等图案的位置，即使是同一批次，每个半导体衬底也都稍有不同。为了调整这些不同，在通过XY坐标台21进行对位的同时，还实施对每个半导体衬底比较实际图案与基准图案的图案匹配，移动电子束EB的照射位置，以使实际图案与基准图案一致。据此，对每个半导体衬底以数nm的精度准确调整电子束的照射位置。
聚焦控制装置110控制物镜15的聚焦位置，用于通过在测量时控制物镜15的聚焦位置来控制电子束的聚焦量，将该电子束EB的前端设置为所希望的尺寸和形状。可以利用的设定电子束EB的聚焦量(物镜15的聚焦位置)的方法有：以光学或电学方法求出与晶片表面的距离，以该距离为基础设置聚焦量的方法；根据由扫描电子束得到的图像最鲜明的状态或者二次电子的对比度最大的状态设置聚焦量的方法；根据由照射电子束时的衬底电流值得到的图像最鲜明的状态或者衬底电流对比度最大的状态设置聚焦量的方法等。也可以通过激光光学或静电电容方法求出。
二次电子图像波形记录装置120记录由二次电子检测器24检测到的二次电子形成的图像。衬底电流图像波形记录装置130存储由电流测量装置30测量出的衬底电流形成的图像。
图案匹配引擎140比较实际图案与基准图案。波形处理装置150对上述衬底电流波形进行波形整形，去除不需要的噪声成分，计算波形的评价值(孔径等)。显示装置160显示评价值。数据库装置170将波形处理装置150计算出的上述评价值进行数据库化并存储。
下面，说明本半导体测量装置的动作。
首先，通过电子束EB对半导体衬底23表面上的规定区域进行二维扫描。在测量时，为了准确测量孔底或结构物的下部形状，照射到测量对象上的电子束轴需要与测量对象表面保持一定的距离和入射角度。为了实现这些条件，需要使电子束相对测量对象平行移动。因此，在进行该二维扫描时，对半导体衬底23的表面垂直照射电子束EB，控制物镜15的聚焦位置，以使电子束EB的前端为所希望的尺寸，同时，向偏转装置14施加锯齿波状的控制电压，从而以相等的间隔和一定的速度反复进行线扫描。在电子束扫描的同时，使其他电子透镜也同时工作，对透镜的非线性进行校正。通过该扫描，从被照射了电子束EB的半导体衬底23表面上的微小区域中产生出二次电子和反射电子，并且在半导体衬底23上感应出衬底电流。
通过上述扫描而在半导体衬底23感应出的衬底电流，由电流测量装置30进行测量，转换为具有所需动态范围的电信号。为了不使信号质量恶化，该电信号立即被抽样，转换为具有所需分辨率的数字信号。例如，该数字信号的分辨率是16比特，其抽样频率是400MHz。
这样，通过电子束EB的扫描而得到的衬底电流的测量值，包含孔的底面结构相关的信息，以数字形式在衬底电流图像波形记录装置130(例如存储器、硬盘)中记录为以坐标(电子束EB的照射位置)或者测量时间(电子束EB的照射时刻)的函数表示的波形信息。
另一方面，通过上述扫描而从半导体衬底23表面上的微小区域中产生的二次电子，由二次电子检测器24进行检测。熟知的二次电子检测方法有：使用光电倍增管、多通道板或者简单的电极将二次电子直接回收作为电流信号的方法。这里，重要的是得到由二次电子检测装置24检测出的二次电子的量与实际产生的二次电子的量的比例关系。在本实施方式中，二次电子检测器24的输出值被设置为与输入的电子数成正确的比例。据此，从小信号区域到大信号区域直线检测二次电子。
与此相对，通常的SEM以将二次电子表示为二值图像为目的，所以设置为在有信号时和无信号时检测值有很大不同，即为具有例如当非常少的电子被输入到检测器时检测值为0，当某个阈值以上的电子被输入时产生较大的检测值的非线性特性的放大器。
通过上述扫描得到的二次电子的测量值，包含半导体衬底23的表面结构相关的信息，以数字形式在二次电子图像波形记录装置120(例如存储器、硬盘)中记录为以测量坐标(电子束的照射位置)或者测量时间(电子束EB的照射时刻)的函数表示的图像信息。
另外，从半导体衬底23表面上的微小区域中产生的反射电子，由反射电子检测器(未图示)进行检测，根据该检测值得到的反射电子图像以数字形式记录于反射电子图像记录装置(未图示)中。
此外，二次电子与反射电子可以通过能量、发射方向的不同来区别，根据检测装置的种类，也可以不加区别而一起处理。另外，可以分别配置多台二次电子检测器24和反射电子检测器(未图示)，这种情况下，优选的结构是能够按照检测器的台数独立记录信息。当然，也可以各配置一台二次电子检测器24和反射电子检测器(未图示)。
对于如上测量出的衬底电流的波形，为了去除不需要的噪声、高频成分，通过波形处理装置150进行波形整形。上述波形处理的例子有：移动平均滤波器处理、去除特定频率的波形处理、或者仅取出特定频率信号的滤波器处理等。这些波形整形处理可以由硬件进行，也可以由软件进行。
另外，波形处理装置150使用边缘提取算法提取经过波形整形的波形边缘，对边缘坐标值运用逼近函数，从而以数学方法表示波形的二维形状。具体而言，对上述边缘坐标值运用例如圆逼近或椭圆逼近函数等，对规定逼近函数的各种参数进行拟合，使该逼近函数的值与边缘坐标值之间的误差最小，从而表示出波形的二维形状。
另外，波形处理装置150，使用参数拟合后的上述逼近函数、多个波形相互之间的计算结果，计算波形的评价值。例如，作为评价值，计算线宽、孔的直径、孔的短径、孔中心位置、孔倾斜角度、孔旋转角度、孔真圆度、孔变形量、边缘粗糙度等。该波形处理中包括例如波形之间图案匹配之类的与基准波形的直接比较，或者也包括使用相关函数对逼近度进行评价。这些评价值以数值、表格、图表、图形形式显示于计算机显示器等显示装置160上，或者作为数字数据文件保管于数据库装置170中。另外，也可以使用外部打印机(未图示)打印到纸上输出。
在本实施方式中，使用上述图1所示的半导体测量装置，对光致抗蚀剂工序进行管理。
图2是将上述电流测量装置30测量出的衬底电流Ik的强度和二次电子检测器检测出的二次电子Ie的强度与测量部位相对应表示为电子束EB的照射坐标的函数的图。在该例中，硅衬底200上形成有抗蚀剂201，在该抗蚀剂201的一部分上形成有开口部H。硅衬底200的表面在该开口部H露出。
用电子束EB横穿开口部H对抗蚀剂201的表面进行线扫描，则电子束EB扫描开口部H时衬底电流Ik增加。这是因为电子束EB在开口部H射入到硅衬底200上。此时，在硅衬底200上，电子束射入的区域限定在相当于开口部H底面的区域。从而，可以根据该衬底电流Ik的波形掌握开口部H的底面形状。该开口部H的底面形状与抗蚀剂201的底面形状边界一致，因此开口部H的底面形状也表示抗蚀剂201的底面形状。
另外，在图2中，电子束EB扫描抗蚀剂201的表面时二次电子Ie增加，而扫描开口部H时二次电子Ie减少。从而，可以根据二次电子Ie的波形掌握抗蚀剂201的表面形状。该抗蚀剂201的表面形状与开口部H上部的边界一致，因此抗蚀剂201的表面形状也表示开口部H上部的形状。
图3是表示将上述电子束EB以电子束簇射(EBS)方式一并照射到整个半导体衬底上时，作为时间函数的衬底电流Ik和二次电子Ie各自的强度的图。随着照射开始各电流强度增大，随着照射结束各电流强度减小。二次电子Ie的强度随着抗蚀剂201的表面形状和尺寸而变化，衬底电流Ik的强度随着开口部H的底面形状和尺寸、或者残渣的有无及残渣量等而变化，因此可以根据这些电流强度掌握抗蚀剂结构体的形成状态。这些电流值被记录在记录装置中用于后述的各种评价。
接着，按照图4所示的流程，对在半导体装置的制造工序中使用上述半导体测量装置设定工艺窗口的方法进行说明。
首先，准备硅晶片、SOI(Silicon On Insulator)或沉积有氧化物、金属等的样品晶片。在该样品晶片上，根据需要形成导电性防反射膜等之后，涂敷光致抗蚀剂(步骤S1)。该光致抗蚀剂可以通过旋转涂敷或喷墨涂敷等各种方法进行涂敷。这里，该光致抗蚀剂材料可以使用以往一直使用的树脂，也可以使用纳米碳或各种最新的未注册的材料(ノンレジスト)。进行抗蚀剂涂敷之后，通过烘焙炉干燥抗蚀剂(步骤S1)。即，将样品晶片在例如烘焙炉中加热至80℃～90℃左右，使抗蚀剂中含有的溶剂蒸发。
接着，对经过干燥的样品晶片，例如如图5所示，使用相同图案的掩模按曝光区改变聚焦量和曝光量进行曝光(步骤S2)。在本实施方式中，对每个曝光区分别使聚焦量在±0.3微米、曝光量在±15％的幅度内单独变化。当然，曝光参数不限于以曝光区为单位，也可以使其以更小的单位和幅度变化。
接着，将样品晶片导入到被设定为预设显影条件的抗蚀剂自动显影器中，使抗蚀剂显影并干燥(步骤S3)。进而，根据需要，进行用于固化抗蚀剂的紫外线照射、电子射线照射或加热。通过该工序，使得抗蚀剂具有更坚固的形状。
接着，使用上述半导体测量装置对经过上述工艺而形成在样品晶片表面上的抗蚀剂结构体进行测量。在该测量中，将电子束朝着测量对象进行扫描或一并照射，获取如上所述的衬底电流Ik、二次电子Ie或者反射电子的位置信息波形或时间信息波形。根据需要从所获取的波形中提取抗蚀剂的表面尺寸、表面形状、底面尺寸、底面形状、残渣等特征量(步骤S4)。
接着，求出工艺窗口(步骤S5)。具体来讲，对作为用于确定工艺窗口的评价基准的规定标准波形和从抗蚀剂结构体得到的测量波形(获得上述特征量的波形)，利用图案匹配法等直接进行相关计算，从而测量出测量波形相对于标准波形的偏离量(相关系数或某种距离)。该标准波形使用例如运用标准曝光条件(合适的聚焦和合适的曝光量)而预先得到的波形。通过事先将工艺上可容许的波形设定为上述距离的范围，从而可以利用该相关值确定工艺窗口。
另外，也可以比较上述测量结果和预先所确定的工艺误差许可量(界限)，将测量值落入该范围内而得到合格品的曝光条件范围作为曝光工序的工艺窗口。
如果使用通过上述方法得到的工艺窗口，就能对光致抗蚀剂工序进行适当管理，如果将曝光条件设定为包含在上述工艺窗口内，就能使光致抗蚀剂工序稳定化，并能正常且稳定地制作器件。
上述工艺窗口可以利用如上所述通过实验获得的工艺窗口，在OPC的情况下，也可以仿真OPC的效果来进行比较。通过利用CAD数据进行OPC曝光仿真，还能够自动选择出曝光工序中工艺最难的图案。与选择任意图案来测量工艺窗口相比，选择认为其形成最困难的图案为测量对象来选择工艺窗口能够得到更准确严密的工艺窗口。
通常，为了对作为标准的曝光条件进行定量评价，使用测试用图案作为掩模。
图6表示其中的一例。在测试图案中使用以各种大小和密度形成孔结构和栅极结构的测试图案。在图6中，区域611配置有大尺寸的栅极图案，区域612配置有目标工艺技术节点中的标准尺寸的栅极图案，区域613配置有小尺寸的栅极图案。另外，区域621配置有用于评价孔配置的疏密带来的影响的图案，区域622配置有用于评价孔尺寸带来的影响的图案，区域623配置有用于评价孔形状带来的影响的图案。
另外，曝光是对被称为曝光区的2×3cm左右的区域进行，因此在该区域内产生曝光量分布。为了评价这种曝光量分布带来的影响，向曝光区范围对称或非对称地放置评价图案，以使曝光装置的曝光区内分布带来的影响也得以评价。
图7示出了考虑聚焦量F的分布的具体曝光工序的最优化方法，并示出了在用于形成独立孔的曝光工序中改变聚焦量F时引起的工艺结果的变化。
在图7中，硅衬底70上涂敷有抗蚀剂71，该抗蚀剂71上形成有对应于掩模图案的孔H。
从图7可知，当聚焦量F偏向负方向而形成欠焦状态时(F＜0)，到达孔底的光减少，因此孔表面的尺寸变大，孔底面尺寸变小。在图7中，例如聚焦量F为“-0.2”时，孔表面的尺寸a1比孔底面尺寸b1大。另外，当聚焦量F合适时(F＝0)，孔表面和孔底面的尺寸差最小(相反也可以将这种情况定义为合适曝光)。而且，当聚焦量F偏向正方向而形成过焦状态时(F＞0)，与孔表面的尺寸相比，孔底面的尺寸稍微变大，孔表面尺寸与聚焦量合适的情况相比变小。对于孔表面的尺寸和孔底面的尺寸，如前所述，可以根据二次电子Ie和衬底电流Ik得知。
图8示出了在较密地制作多个孔的曝光工序中改变聚焦量F的情况。与上述独立孔的情况一样，在欠焦时(F＜0)，孔表面尺寸与聚焦合适的情况相比变大，孔底面形状变小。在图8中，例如聚焦量F为“-0.2”时，孔表面的尺寸a1比孔底面的尺寸b1大。当聚焦量F合适时(F＝0)，孔表面的尺寸和孔底面的尺寸相等。而且，在过焦时(F＞0)，孔表面的尺寸稍微变小，孔底面的尺寸稍微变大。
这样，通过同时管理孔表面的尺寸和孔底面的尺寸，能够准确地获知仅靠通过二次电子Ie进行的表面观察无法判断的聚焦方向(正/负)和聚焦量，能够非常准确地确定曝光工序的聚焦窗口。
另外，通过实验表明，与栅极结构或布线结构之类的线状结构物相比，在独立孔之类结构物的情况下抗蚀剂结构体会对聚焦设定量更敏感地变化。也就是说，在确定聚焦的工艺窗口时，与使用线状结构物相比，使用独立孔结构能够得到更严密的结果。
因此，在求取针对线状结构物的聚焦窗口时，也可以通过同时形成独立孔结构并对其进行测量，从而求出更准确的与聚焦相关的工艺窗口或掌握实际进行的聚焦状态。
图9是表示与孔相关的聚焦量(F)和所测量的孔尺寸(a，b)之间关系的图。在聚焦量(F)偏向负方向时，孔表面的尺寸和孔底面的尺寸都小。接着，随着聚焦量(F)接近合适值，两者的尺寸变大，当聚焦量(F)到达合适值时，两者为相同的大小。进而，当聚焦量(F)偏向正方向时，孔底面的尺寸反而变大，超过孔表面尺寸。
当聚焦量(F)进一步偏离时，两者都显示出尺寸变小的倾向。从曲线可知，各曲线表示轴对象的性质，通过比较孔表面的状态和孔底面的状态，能够获知聚焦是不足还是过度。另外，图7和图8中所示的聚焦条件相当于图9所示的聚焦范围FR。
图10为表示利用上述半导体测量装置进行光致抗蚀剂结构体管理的方法的流程图。在本实施方式中，可以进行各种形状的光致抗蚀剂结构体的测量，在此示出进行孔结构的测量的情况作为其中一例。
首先，利用图1所示的XY坐标台21向管理对象孔的位置移动电子束EB的照射位置，扫描电子束EB获取SEM图像(步骤S11)。该获取的图像数据被存储到数据库装置170中。根据情况，进行另外的线扫描来收集二次电子波形，进行孔表面的尺寸计量，并记录到数据库装置170中(步骤S12)。通过该计量，计算出决定光致抗蚀剂结构体表面形状的各种常数(孔直径、孔短径、孔中心位置等)。
接着，获取衬底电流图像(波形)并存储到数据库装置170中(步骤S13)。根据情况，进行另外的线扫描获取衬底电流波形，进行孔底的尺寸计量，并记录到数据库装置170中(步骤S14)。通过该计量，计算出决定光致抗蚀剂结构体底面形状的各种评价值(孔直径、孔短径、孔中心位置等)。
接着，利用图案匹配等比较方法，将作为基准图像预先获取的合格品的SEM图像和衬底电流图像与从测量对象孔新获取的SEM图像和衬底电流图像进行形状比较评价(步骤S15)。具体来讲，评价形状的一致程度、面积的一致程度、方向的一致程度、变形的一致程度等图形所具有的所有的几何学特征。而且，计算表示与基准图像间类似程度的图案匹配评分或相关系数等。
接着，将作为基准值预先测量的孔表面尺寸和孔底面尺寸等与步骤S12和S14中通过线扫描计量得到的计量值进行比较(步骤S16)。根据到此为止的比较，能够判定测量对象孔的表面形状和底面形状是否符合基准值。即，判断出曝光量和聚焦量是否符合基准值。
最后，对预先设定为判定基准的范围与到此为止所述的各评价值进行比较，将判定为基准值内的曝光条件作为工艺界限内的曝光条件，确定工艺窗口(步骤S17)。例如，使用在通过上述图5说明的各种曝光条件下制作的样品晶片，在该晶片内的所有测量对象点上反复进行上述的一系列步骤，从而可以得到工艺窗口。
在以上说明中分别描述了孔表面形状和孔底面形状的测量工作，但也可以在照射电子束时同时测量孔表面形状和孔底面形状。另外，也可以不进行二次电子的测量，仅以衬底电流为测量对象，仅获取孔底面形状。此时，只有聚焦量成为比较对象。
另外，从评价对象中得到的信息不需要一定是形成完整图像的信息，也可以通过对向测量对象结构扫描数个电子束时得到的波形本身进行图案匹配或者相关解析，来评价由曝光得到的形状与基准值的偏离程度。进而，也可以利用对整个测量对象物照射电子束时产生的时间信息波形。此时，将衬底电流值、二次电子或反射电子各自的强度与基准值进行比较，评价与基准值的偏离。
也可以将上述方法运用于工艺条件的管理上。例如，在工厂的生产线等中由于某些原因曝光装置的曝光条件偏离最佳值时或存在多台曝光装置时，可以容易地进行各装置的曝光条件的确定、确认或者最优化。如果按时间顺序标绘出曝光中所使用的曝光量和聚焦，则能够获知曝光装置的装置参数的经时变化。如果对晶片上的同一点进行汇总，则能够测量出曝光装置的稳定度，如果对晶片面内的参数变化进行测量，则能够测量出曝光装置的曝光区依赖性。在本实施方式中，可以进行各种形状的光致抗蚀剂结构体的管理，在此示出进行孔结构管理的情况作为其中的一例。
图11中示出了使用数据库从管理对象点的测量数据中独立地获取曝光量和聚焦量的方法。数据库310中存储有改变曝光量和聚焦量时的各衬底电流波形数据。
首先，计量测量对象孔的衬底电流波形而获取测量数据300，比较该测量数据300与数据库310中记录的各曝光条件下的衬底电流波形数据。在该比较中可以运用参照上述图10进行说明的方法。于是，输出比较结果中匹配度最高的衬底电流波形数据对应的曝光量和聚焦量作为匹配输出320。在图11的示例中，如果将曝光量E和聚焦量F表示为(E，F)，则输出(4，4)作为匹配输出320。
通过判定作为匹配输出320得到的曝光条件是否落入工艺窗口内，可以评价曝光工序是否合格。通过以上判定方法判定为曝光条件没有落入工艺窗口内时，也可以放弃现行曝光装置中已设定的曝光条件，运用新进行了最优化的曝光条件，从头开始重新进行再次的曝光工序。此时，通过计算与装置的曝光量、聚焦量的最佳值的偏离量(值之间的差)，能够使曝光装置的曝光条件最优化。例如，判断出数据库中曝光量4、聚焦量4为最佳条件时，假设测量结果为曝光量6、聚焦量6，进行管理点上的测量结果与记录在数据库中的波形之间的图案匹配的结果是判断为不合格。此时，通过将曝光量和聚焦量分别重新设定为从初始设定值减2的条件，可以使其成为最佳条件。
在上述说明中，使用记录在数据库310中的衬底电流波形数据获取曝光量和聚焦量，但也可以从衬底电流波形数据中得到工艺结构体的特征量(孔底面尺寸、残渣量等)，直接将各特征量与数据库进行比较。另外，在进行比较时，并不是仅使用衬底电流波形，通过使用二次电子或反射电子也可以得到孔表面尺寸等特征量，对它们进行组合可以获得更高精度的评价值。
另外，这些评价值也可以显示在计算机画面上，印刷到纸上，或作为文件输出。
图12示出了通过如上所述的本发明的半导体制造方法得到的工艺窗口。
在现有技术的利用SEM的表面观测中，如果表面形状和尺寸落入许可范围则判定为在工艺窗口内。但是，在本发明中，只有在此基础上底面形状和尺寸、以及位于结构物底部的极少的抗蚀剂残渣的量都落入许可值，才能判定为在工艺窗口内。特别是，正如在发明要解决的课题中所说明的，如果存在抗蚀剂残渣，则被蚀刻的氧化膜等会与原来所希望的形状完全不同，成为缺陷。虽然在现有技术中不能检测出抗蚀剂残渣，但在本发明中，通过观测衬底电流的波形和振幅，可以掌握存在的残渣量。
这样，如果使用本发明的半导体器件制造方法，则可以严密地进行曝光工序的控制，能够实现非常高的成品率。
下面，总结本实施方式带来的效果。
根据上述实施方式，能够实现良好地管理光致抗蚀剂工序的工艺条件的设定。也就是说，可以进行以往被忽视的光致抗蚀剂的立体形状管理和非常薄的残渣管理，可以进行严密的曝光条件的设定。从而，能够独立地进行在曝光工序后接着进行的蚀刻工序的最优化，还能够管理边缘粗糙度。
另外，可以避免以往由于抗蚀剂结构体的形状不完整而制作出不合格器件的问题，提高成品率并带来利益。进而，由于能测量出聚焦的不足或过度，因此能够容易地进行曝光工序的最优化。
另外，根据由曝光工序得到的抗蚀剂结构能够准确地推断出实际利用的曝光参数，因而可以对作为曝光工序出现缺陷时的措施而采取的第二次的曝光工序条件进行最优化。因此，能够提高成品率。
另外，衬底为硅之类的通常的栅极结构自不必说，通过利用碳类或者其他导电性BARC(Bottom Anti-Reflective Coating)材料等防反射膜，在衬底为氧化膜之类的绝缘体等情况下也可以进行测量。
通过利用测量得到的聚焦值、曝光量，能够细致地控制曝光条件，因此还可以明显降低器件完成品的误差，能够仅对具有所希望性能的器件进行大量制造。另外，抗蚀剂工序的不良关系到接下来进行的蚀刻、洗涤、离子注入等工序的所有工艺缺陷，而本发明可以防止这些缺陷，提高成品率。
另外，由于不使用以往的价格昂贵的装置(CDSEM+缺陷检查装置)，因而能够以低廉的价格提高成品率。而且，如果成品率提高，则可以提高具有实效性利益的晶片工艺处理量，可以得到更多的利益。
另外，作为曝光条件设定中一个重要参数的抗蚀剂与衬底界面的边缘粗糙度等也能够准确测量，因此可以定义真正的粗糙度。从而，可以测量以往不明确的直接与工艺相关的粗糙度的量。
以上对本发明的实施方式进行了详细描述，但具体结构并不限于本实施方式，还包括不脱离本发明要旨范围内的设计、变更等。
另外，在上述实施方式中将本发明作为半导体器件制造方法来体现，但并不限于此，也可以体现为半导体器件检查方法、半导体器件分析方法、半导体器件解析方法或半导体器件评价方法等。不言而喻，LCD等显示器件也可以成为本发明的对象。
产业上的可利用性
本发明适合用于半导体器件制造工序中抗蚀剂曝光条件的最优化。

Claims (14)

1、一种半导体器件制造方法，包括：
在半导体衬底上形成光致抗蚀剂膜的步骤；
利用形成有工艺评价用的规定图案的掩模，对每个曝光区采用不同的曝光条件曝光所述光致抗蚀剂膜的步骤；
在规定条件下使所述光致抗蚀剂膜显影，从而在所述半导体衬底上形成光致抗蚀剂结构体的步骤；
向形成有所述光致抗蚀剂结构体的所述半导体衬底的表面照射电子束的步骤；
对随着所述电子束的照射而产生于所述半导体衬底的衬底电流进行测量的步骤；和
根据所述衬底电流的波形计算工艺窗口的步骤。
2、一种半导体器件制造方法，包括：
在半导体衬底上形成光致抗蚀剂结构体的步骤；
向形成有所述光致抗蚀剂结构体的所述半导体衬底的表面照射电子束的步骤；
对随着所述电子束的照射而产生于所述半导体衬底的衬底电流进行测量的步骤；
对根据所述衬底电流的波形得到的工艺评价值与工艺窗口进行比较的步骤；和
根据所述比较的结果判定曝光工序是否合格的步骤。
3、一种半导体器件制造方法，包括：
在半导体衬底上形成光致抗蚀剂膜的步骤；
利用形成有工艺评价用的规定图案的掩模，对每个曝光区采用不同的曝光条件曝光所述光致抗蚀剂膜的步骤；
在规定条件下使所述光致抗蚀剂膜显影，从而在所述半导体衬底上形成光致抗蚀剂结构体的步骤；
向形成有所述光致抗蚀剂结构体的所述半导体衬底的表面照射电子束的步骤；
对随着所述电子束的照射而产生于所述半导体衬底的衬底电流和二次电子或反射电子进行测量的步骤；和
根据所述衬底电流的波形和二次电子或反射电子的波形计算工艺窗口的步骤。
4、一种半导体器件制造方法，包括：
在半导体衬底上形成光致抗蚀剂结构体的步骤；
向形成有所述光致抗蚀剂结构体的所述半导体衬底的表面照射电子束的步骤；
对随着所述电子束的照射而产生于所述半导体衬底的衬底电流和二次电子或反射电子进行测量的步骤；
对根据所述衬底电流的波形和二次电子或反射电子的波形得到的评价值与工艺窗口进行比较的步骤；
根据所述比较的结果判定曝光工序是否合格的步骤。
5、根据权利要求2或4中任意一项所述的半导体器件制造方法，其特征在于，通过比较所述波形和基准波形来判定所述曝光工序是否合格。
6、根据权利要求1～4中任意一项所述的半导体器件制造方法，其特征在于，该方法进一步包括：从所述波形中提取所述光致抗蚀剂结构体的特征量的步骤。
7、根据权利要求5所述的半导体器件制造方法，其特征在于，当判定所述曝光工序不合格时，再次进行所述曝光工序。
8、根据权利要求1～4中任意一项所述的半导体器件制造方法，其特征在于，该方法包括将得到的所述曝光工序的曝光条件或判定结果输出并显示到计算机画面、纸和文件中的任意一种的步骤。
9、一种半导体器件制造方法，包括：
向通过按曝光区变更曝光条件而在第一半导体衬底上制作出的具有第一图案的光致抗蚀剂结构体照射电子束，测量产生于所述第一半导体衬底的第一衬底电流，将所述第一衬底电流的波形与所述曝光条件相对应地记录在数据库中的步骤；
向经过曝光工序而在第二个半导体衬底上制作出的具有第二图案的光致抗蚀剂结构体照射电子束，测量产生于所述第二半导体衬底的第二衬底电流的步骤；
将由所述第二图案得到的第二衬底电流的波形与记录在所述数据库中的第一衬底电流的波形进行比较，得到波形一致的第一衬底电流的波形所对应的曝光条件作为匹配输出的步骤；和
根据所述匹配输出计算曝光量和聚焦量的步骤。
10、根据权利要求9所述的半导体器件制造方法，其特征在于，该方法包括：
将所述计算出的曝光量和聚焦量与基准工艺条件进行比较的步骤；
得到所述曝光量和聚焦量与所述基准工艺条件的差值的步骤；和
将曝光装置的初始设定值根据所述差值进行变更的步骤。
11、根据权利要求9所述的半导体器件制造方法，其特征在于，该方法包括：
根据由所述第二图案得到的衬底电流的波形，得到所述光致抗蚀剂结构体的特征量的步骤；
比较所述特征量与基准工艺条件，得到所述特征量与所述基准工艺条件的差值的步骤；和
将曝光装置的初始设定值根据所述差值进行变更的步骤。
12、根据权利要求1～11中任意一项所述的半导体器件制造方法，其特征在于，通过所述曝光工序而形成的光致抗蚀剂结构体包括栅极结构的图案和孔结构的图案。
13、根据权利要求9～11中任意一项所述的半导体器件制造方法，其特征在于，从所述半导体衬底上的光致抗蚀剂结构体获取二次电子波形和反射电子波形，根据所述二次电子波形和所述反射电子波形与所述衬底电流波形确定评价值。
14、根据权利要求1～13中任意一项所述的半导体器件制造方法，其特征在于，在测量对象上形成导电膜之后涂敷抗蚀剂以供测量。
CN200680053348.0A 2006-03-06 2006-03-06 半导体器件制造方法 Expired - Fee Related CN101405836B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2006/304286 WO2007102192A1 (ja) 2006-03-06 2006-03-06 半導体デバイス製造方法

Publications (2)

Publication Number Publication Date
CN101405836A true CN101405836A (zh) 2009-04-08
CN101405836B CN101405836B (zh) 2010-09-08

Family

ID=38474641

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200680053348.0A Expired - Fee Related CN101405836B (zh) 2006-03-06 2006-03-06 半导体器件制造方法

Country Status (4)

Country Link
JP (1) JP4754623B2 (zh)
KR (1) KR101018724B1 (zh)
CN (1) CN101405836B (zh)
WO (1) WO2007102192A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022068262A1 (zh) * 2020-09-29 2022-04-07 长鑫存储技术有限公司 半导体制作工艺的检测方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6362827B2 (ja) * 2013-01-26 2018-07-25 株式会社ホロン アライメント測定装置およびアライメント測定方法
KR101442401B1 (ko) * 2013-03-20 2014-09-23 (주) 아이씨티케이 Ｐｕｆ를 생성하는 장치 및 방법
JP7135637B2 (ja) * 2018-09-18 2022-09-13 株式会社ニューフレアテクノロジー マスク検査装置及びマスク検査方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11345754A (ja) * 1998-06-01 1999-12-14 Matsushita Electron Corp 半導体装置の検査方法及び製造方法
JP2001044096A (ja) * 1999-07-13 2001-02-16 Promos Technol Inc 臨界寸法を制御する方法と装置
JP3749107B2 (ja) * 1999-11-05 2006-02-22 ファブソリューション株式会社 半導体デバイス検査装置
AU2001292355A1 (en) * 2000-10-05 2002-04-15 Nikon Corporation Method of determining exposure conditions, exposure method, device producing method and recording medium
JP4060143B2 (ja) * 2002-07-31 2008-03-12 株式会社トプコン 非破壊測定装置および半導体装置製造方法
JP4255657B2 (ja) * 2002-08-01 2009-04-15 株式会社トプコン 半導体製造工程管理方法
JP4065817B2 (ja) * 2003-08-12 2008-03-26 株式会社日立ハイテクノロジーズ 露光プロセスモニタ方法
JP2005236060A (ja) * 2004-02-20 2005-09-02 Ebara Corp リソグラフィマージン評価方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022068262A1 (zh) * 2020-09-29 2022-04-07 长鑫存储技术有限公司 半导体制作工艺的检测方法
CN114326313A (zh) * 2020-09-29 2022-04-12 长鑫存储技术有限公司 同时监测多种照明条件的方法
CN114326313B (zh) * 2020-09-29 2024-01-23 长鑫存储技术有限公司 同时监测多种照明条件的方法

Also Published As

Publication number Publication date
KR101018724B1 (ko) 2011-03-04
JPWO2007102192A1 (ja) 2009-07-23
WO2007102192A1 (ja) 2007-09-13
CN101405836B (zh) 2010-09-08
JP4754623B2 (ja) 2011-08-24
KR20080097434A (ko) 2008-11-05

Similar Documents

Publication Publication Date Title
US6570157B1 (en) Multi-pitch and line calibration for mask and wafer CD-SEM system
US7019294B2 (en) Inspection method and apparatus using charged particle beam
US6335532B1 (en) Convergent charged particle beam apparatus and inspection method using same
US20060060781A1 (en) Charged-particle beam apparatus and method for automatically correcting astigmatism and for height detection
US6924088B2 (en) Method and system for realtime CD microloading control
US20080081383A1 (en) Offset correction techniques for positioning substrates
TWI749481B (zh) 自動聚焦帶電粒子束於樣本的表面區上的方法、計算帶電粒子束裝置的影像的銳利度值的收斂集合的方法、及用以攝像樣本的帶電粒子束裝置
US20090197189A1 (en) Focus measurement method and method of manufacturing a semiconductor device
US7218126B2 (en) Inspection method and apparatus for circuit pattern
CN101405836A (zh) 半导体器件制造方法
US6573498B1 (en) Electric measurement of reference sample in a CD-SEM and method for calibration
US6573497B1 (en) Calibration of CD-SEM by e-beam induced current measurement
JPH0794562A (ja) 微細パターンの測定装置
US6538753B2 (en) Method and apparatus for dimension measurement of a pattern formed by lithographic exposure tools
US7560693B2 (en) Electron-beam size measuring apparatus and size measuring method with electron beams
KR20040107950A (ko) 웨이퍼 휨 측정 방법
Divens et al. Laser based critical dimension measurement system for semiconductor production
JPH09288989A (ja) 半導体装置の検査方法及び検査装置
JPH02660B2 (zh)
JP4299920B2 (ja) 露光装置及び露光ビーム校正方法
Chen et al. Characterization of charging in CD-SEM for 90-nm metrology and beyond
Colgan et al. Optimizing 0.25-um lithography using confocal microscopy
JPH01293518A (ja) 基板の高さ変化検出装置を有する露光装置
JPS63307728A (ja) Ｘ線マスク検査装置
Chapados Jr Monitoring of submicrometer linewidths using diffraction gratings

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CI01 Publication of corrected invention patent application

Correction item: Claim 14

Correct: According to claim 1 to 4, 7, 9 and 11 any one of the

False: As stated in any of the claims 1~13

Number: 36

Volume: 26

CI03 Correction of invention patent

Correction item: Claim 14

Correct: According to claim 1 to 4, 7, 9 and 11 any one of the

False: As stated in any of the claims 1~13

Number: 36

Page: Description

Volume: 26

ERR Gazette correction

Free format text: CORRECT: CLAIM OF RIGHT 14; FROM: ACCORDING TO CLAIM OF RIGHT 1 ACCORDING TO ANY ITEM IN 13 TO: ACCORDING TO CLAIM OF RIGHT 1 ,7,9 ACCORDING TO ANY ITEM IN 11

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100908

Termination date: 20150306

EXPY Termination of patent right or utility model