CN101399265B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN101399265B
CN101399265B CN2008101610451A CN200810161045A CN101399265B CN 101399265 B CN101399265 B CN 101399265B CN 2008101610451 A CN2008101610451 A CN 2008101610451A CN 200810161045 A CN200810161045 A CN 200810161045A CN 101399265 B CN101399265 B CN 101399265B
Authority
CN
China
Prior art keywords
region
emitter
collector
breakdown voltage
switching device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008101610451A
Other languages
English (en)
Other versions
CN101399265A (zh
Inventor
山际优人
佐治隆司
金子佐一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101399265A publication Critical patent/CN101399265A/zh
Application granted granted Critical
Publication of CN101399265B publication Critical patent/CN101399265B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

在高耐压半导体开关元件中，在开关动作所需的第1发射极区域(104)之外，形成与电流检出电路电连接、而且通过读出电阻123)与第1发射极区域(104)电连接的第2发射极区域(110)。在第2发射极区域(110)上，不形成发射极电极，而在与第2发射极区域(110)邻接的部分的基极区域(103)，形成发射极电极。在具有对高耐压半导体开关元件进行过电流保护功能的半导体装置中，加大流过读出电阻的电流和流过高耐压半导体开关元件的电流之比，从而减少过电流保护功能动作的电流值的离差。

Description

半导体装置
技术领域
本发明涉及具有绝缘栅极型开关元件的半导体装置，特别涉及具有从过电流中保护开关元件的过电流保护电路的半导体装置。
背景技术
图12表示作为高耐压半导体开关元件使用的卧式的绝缘栅极型双极型的晶体管(Insulated Gate Bipolar Transistor：以下称作“IGBT”)的一般的断面结构。如图12所示，在半导体基板51的表面部，形成使N型的延长漏极区域52和延长漏极区域52相邻的基极区域53。在基极区域53的表面部，与延长漏极区域52隔离地形成N’型的发射极区域54。从发射极区域54上，横穿基极区域53，直到延长漏极区域52上为止地形成栅极绝缘膜56。在栅极绝缘膜56上，形成栅极电极57。在延长漏极区域52的表面部，与基极区域53隔离地形成P型的集电极区域58。
另外，图12所示的IGBT，还具有与集电极区域58电连接的集电极端子P1’、与栅极电极57电连接的栅极端子P2’、与发射极区域54电连接的发射极端子P3’。
图12所示的卧式IGBT，在将集电极端子P1’的一侧作为高电位的状态下，在栅极端子P2’和发射极端子P3’之间外加正向的偏置电压后，就移行到接通状态。反之，将栅极端子P2’和发射极端子P3’之间的电压作为零偏置电压或反偏置电压后，就移行到断开状态。这样，卧式IGBT就具有在被栅极电极57外加的栅极电压的作用下由接通状态移行到断开状态或由断开状态移行到接通状态的开关特性。
具有这种卧式IGBT的半导体装置，往往在集电极端子P1’和电源之间连接感应性负载的状态下使用。这时如果发生事故，该感应性负载就成为短路状态，额定电流的几倍以上的电流流入卧式IGBT。出现这种负载短路时，如果不检出过电流、不断开栅极电压或集电极电压，卧式IGBT就会出现温度上升引起的热破坏。
因此，有人提出了图13所示的那种具有对卧式IGBT进行过电流保护功能的半导体装置(参照专利文献1)。图13所示的半导体装置10，具有可以受栅极电压控制的主开关元件——卧式IGBT1，电流检出用的卧式IGBT2与卧式IGBT1并联。各卧式IGBT的栅极电极与栅极端子P2’电连接，各卧式IGBT的集电极区域与集电极端子P1’电连接，主开关元件——卧式IGBT1的发射极区域与发射极端子P3’电连接。另一方面，电流检出用的卧式IGBT2的发射极区域，与电流检出用电阻——读出(sense)电阻23连接。与电流检出用的卧式IGBT2电连接电流检出电路20，由电压比较器21、分别与电压比较器21连接的基准电压电路22及上述的读出电阻23构成。基准电压电路22及上读出电阻23的各自的另一端，与发射极端子P3’电连接。
在图13所示的半导体装置10中，流过电流检出用的卧式IGBT2的电流9，通过读出电阻23，流入发射极端子P3’。这样，由电压比较器21比较读出电阻23两端产生的电压和基准电压电路22产生的电压后，可以根据该电压差，控制流入主开关元件——卧式IGBT1的电流。
专利文献1：JP特开平9—260592号公报
专利文献2：JP特开平7—297387号公报
可是，在现有技术涉及的对卧式IGBT而言具有过电流保护功能的半导体装置中，存在着下述问题。
就是说，在图13所示的半导体装置10中，如果读出电阻23的两端产生电压较大时，电流检出用的卧式IGBT2的发射极区域54的电位就高，所以电流难以流入卧式IGBT2，过电流保护功能不能正常动作。为了使过电流保护功能即电流检出电路20正常动作，需要将读出电阻23的两端产生的电压，抑制到最大为0.3V左右。
在这里，在图13所示的半导体装置10中，如果将流过读出电阻23的电流9与流入卧式IGBT1的电流8之比(电流8/电流9)，作为读出比，那么在现有技术涉及的半导体装置10中，读出比就非常小，例如小到200左右。因此，例如如果使过电流保护功能在电流8的值达到4A后就发挥作用，那么这时的电流9的值成为20mA。这样，为了使读出电阻23的两端电压成为0.3V以下，必须将读出电阻23的电阻值设定成15Ω以下的较小的值。可是具有15Ω左右的较小的值地形成读出电阻23后，由于该电阻值的制造离差变大，所以存在着过电流保护功能动作的电流值(流过读出电阻23的电流9的电流值)的离差变大的问题。
另一方面，为了加大读出比，虽然可以减小电流检出用的卧式IGBT2的尺寸、减小电流9的值，但是这时却不能避免电流9的值起因子减小电流检出用的卧式IGBT2的尺寸的离差即过电流保护功能动作的电流值的离差变大的问题。
就是说，在现有技术的对卧式IGBT而言具有过电流保护功能的半导体装置中，因为不能够使读出比足够大，所以不得不将读出电阻的电阻值和电路检出用IGBT的尺寸设计得很小，其结果存在着过电流保护功能动作的电流值的离差(不一致性)变大的问题。
发明内容
本发明就是针对上述情况研制的，其目的在于提供能够在对高耐压半导体开关元件而言具有过电流保护功能的半导体装置中，增大流过读出电阻的电流和流过高耐压半导体开关元件的电流之比，从而减少过电流保护功能动作的电流值的离差。
为了达到上述目的，本发明涉及的第1半导体装置，是具有高耐压半导体开关元件(该高耐压半导体开关元件可以受外加给栅电极的栅电压的控制)、和电流检出单元(该电流检出单元能够检出流入所述高耐压半导体开关元件的电流的一部分的检出电阻)的半导体装置，所述高耐压半导体开关元件，具备第2导电型的基极区域(该第2导电型的基极区域在第1导电型的半导体基板内形成)、第1导电型的第1发射极区域(该第1导电型的第1发射极区域在所述基极区域内形成)、第2导电型的集电极区域(该第2导电型的集电极区域在所述半导体基板内与所述基极区域隔离后形成)、栅极绝缘膜(该栅极绝缘膜至少从所述第1发射极区域看，在位于所述集电极区域一侧的部分的所述基极区域上形成)、栅极电极(该栅极电极在所述栅极绝缘膜上形成)、集电极电极(该集电极电极在所述半导体基板上形成，而且与所述集电极区域电连接)、发射极电极(该发射极电极在所述半导体基板上形成，而且与所述基极区域及所述第1发射极区域等两者电连接)；在所述基极区域内，进而形成通过所述检出电阻与所述第1发射极区域电连接，而且与所述电流检出单元电连接的第2发射极区域；在所述第2发射极区域上，不形成所述发射极电极，而在与所述第2发射极区域邻接的部分的所述基极区域上，形成所述发射极电极。
此外，在本发明中，所谓“高耐压半导体开关元件”，是指栅电压为0V时，漏电压例如具有200V左右以上的耐压的开关元件。
采用本发明的第1半导体装置后，在高耐压半导体开关元件即卧式IGBT中，在开关动作必要的发射极区域(第1发射极区域)之外，形成与电流检出单元电连接、而且通过电流检出单元的检出电阻(读出电阻)与第1发射极区域电连接的第2发射极区域。另外，还在第2发射极区域上形成发射极电极，并且在与第2发射极区域邻接的部分的基极区域上，形成发射极电极。因此，能够防止流过卧式IGBT的电流中的空穴电流从第2发射极区域中流入读出电阻。换言之，只有流过第2发射极区域的电子电流流入读出电阻。因此，能够不减小读出电阻的电阻值及第2发射极区域的尺寸地进行设计，能够减小流过读出电阻的电流(读出电流)。这样，在本发明的对高耐压半导体开关元件而言具有过电流保护功能的第1半导体装置中，与现有技术的半导体装置相比，能够将从第2发射极区域中流入读出电阻的电流及流过高耐压半导体开关元件的电流之比即读出比，提高1倍以上。其结果，因为能够加大设计读出电阻的电阻值及第2发射极区域的尺寸，所以能够减少过电流保护功能动作的电流值的离差。
在本发明的第1半导体装置中，所述半导体基板，最好是第2导电型；在所述半导体基板内，进而形成与所述基极区域邻接的第1导电型的漂移区域；所述第1发射极区域及所述第2发射极区域，与所述漂移区域隔离设置；所述集电极区域，在所述漂移区域内设置。
这样，与使用第1导电型的半导体基板时该基板的杂质浓度相比，能够提高第1导电型的漂移区域的杂质浓度，能够加大高耐压半导体开关元件的电流能力。就是说，提高漂移区域的杂质浓度后，能够缩短漂移区域内的少数的载流子使用期限，所以能够缩短集电极电流的下降时间(栅极断开时集电极电流断开所需的时间)。
本发明涉及的第2半导体装置，是具有高耐压半导体开关元件(该高耐压半导体开关元件可以受外加给栅电极的栅电压的控制)和电流检出单元(该电流检出单元能够检出流入所述高耐压半导体开关元件的电流的一部分的检出电阻)的半导体装置，所述高耐压半导体开关元件，具备第2导电型的基极区域(该第2导电型的基极区域在第1导电型的半导体基板内形成)、第1导电型的第1发射极/源极区域(该第1导电型的第1发射极/源极区域在所述基极区域内形成)、第2导电型的集电极区域(该第2导电型的集电极区域在所述半导体基板内与所述基极区域隔离后形成)、栅极绝缘膜(该栅极绝缘膜至少从所述第1发射极/源极区域看，在位于所述集电极区域一侧的部分的所述基极区域上形成)、栅极电极(该栅极电极在所述栅极绝缘膜上形成)、集电极/漏极电极(该集电极/漏极电极在所述半导体基板上形成，而且与所述集电极区域及所述漏极区域电连接)、发射极/源极电极(该发射极电极/源极在所述半导体基板上形成，而且与所述基极区域及所述第1发射极/源极区域等两者电连接)；在所述基极区域内，进而形成通过所述检出电阻与所述第1发射极/源极区域电连接，而且与所述电流检出单元电连接的第2发射极/源极区域；在所述第2发射极/源极区域上，不形成所述发射极/源极电极，而在与所述第2发射极/源极区域邻接的部分的所述基极区域上，形成所述发射极/源极电极。
就是说，在本发明的第2半导体装置中，在流过高耐压半导体开关元件的电流较小时，高耐压半导体开关元件作为MISFET(metal insulatorsemiconductor field transistor)动作；在流过高耐压半导体开关元件的电流较大时，高耐压半导体开关元件作为IGBT动作。在这里，在高耐压半导体开关元件中，在开关动作必要的发射极区域/源极(第1发射极/源极区域)之外，形成与电流检出单元电连接、而且通过电流检出单元的检出电阻(读出电阻)与第1发射极/源极区域电连接的第2发射极/源极区域。另外，还在第2发射极/源极区域上形成发射极电极，并且在与第2发射极/源极区域邻接的部分的基极区域上，形成发射极/源极电极。因此，能够在高耐压半导体开关元件进行IGBT动作时，防止流过高耐压半导体开关元件的电流中的空穴电流从第2发射极/源极区域中流入读出电阻。换言之，只有流过第2发射极/源极区域的电子电流流入读出电阻。因此，能够不减小读出电阻的电阻值及第2发射极/源极区域的尺寸地进行设计，能够减小流过读出电阻的电流(读出电流)。这样，在本发明的对高耐压半导体开关元件而言具有过电流保护功能的第2半导体装置中，在高耐压半导体开关元件进行IGBT动作时，与高耐压半导体开关元件进行MISFET动作时及现有技术的半导体装置相比，能够将从第2发射极/源极区域中流入读出电阻的电流和流过高耐压半导体开关元件的电流之比即读出比，提高1倍以上。其结果，因为能够加大设计读出电阻的电阻值及第2发射极/源极区域的尺寸，所以能够减少过电流保护功能动作的电流值的离差。
在本发明的第2半导体装置中，所述半导体基板，最好是第2导电型；在所述半导体基板内，进而形成与所述基极区域邻接的第1导电型的漂移区域；所述第1发射极/源极区域及所述第2发射极/源极区域，与所述漂移区域隔离设置；所述集电极区域及所述漏极区域，在所述漂移区域内设置。
这样，与使用第1导电型的半导体基板时该基板的杂质浓度相比，能够提高第1导电型的漂移区域的杂质浓度，能够加大高耐压半导体开关元件的电流能力。就是说，提高漂移区域的杂质浓度后，能够缩短漂移区域内的少数的载流子使用期限，所以能够缩短集电极电流的下降时间(栅极断开时集电极电流断开所需的时间)。进而，提高漂移区域的杂质浓度后，能够减小MISFET动作时的接通电阻，所以与使用第1导电型的半导体基板时相比，能够使大于MISFET动作时的集电极电流流过。
在本发明的第2半导体装置中，所述集电极区域及所述漏极区域，由互相分离的多个部分构成；在垂直于从所述集电极区域朝着所述第1发射极/源极区域的方向的方向中，所述集电极区域的各部分及所述漏极区域的各部分，最好交替接触地配置。
这样，在高耐压半导体开关元件中，垂直于从第2导电型的集电极区域朝着第1导电型的第1发射极/源极区域的方向地配置第2导电型的漏极区域的各部分，从而与平行于从集电极区域朝着第1发射极/源极区域的方向地配置漏极区域的各部分时相比，能够缩短将高耐压半导体开关元件从MISFET动作切换成IGBT动作所需的漏极区域的各部分的长度即单元间距。
另外，这时按照第1导电型的漏极区域及第2导电型的集电极区域的各自的配置位置，使高耐压半导体开关元件中的第2发射极/源极区域的配置位置变化后，能够不改变第2发射极/源极区域的尺寸地在作为动作时从到检出电阻的电流之比能够任意变化配置位置按照各自的配置位置变化从而能够不改变的尺寸在作为动作时从到检出电阻的电流之比能够任意变化配置位置按照各自的配置位置变化从而能够不改变的尺寸地在高耐压半导体开关元件进行IGBT动作时，能够使从第2发射极/源极区域流入检出电阻的电流和流过高耐压半导体开关元件的电流之比任意变化。
具体地说，隔着所述基极区域的一部分相对地配置所述第2发射极/源极区域和所述集电极区域后，与隔着基极区域的一部分相对地配置第2发射极/源极区域和漏极区域时相比，能够在高耐压半导体开关元件进行MISFET动作时，减小从第2发射极/源极区域流入检出电阻的电流和流过高耐压半导体开关元件的电流之比的差；在高耐压半导体开关元件进行IGBT动作时，减小从第2发射极/源极区域流入检出电阻的电流和流过高耐压半导体开关元件的电流之比的差。这样，由于能够很容易地构成与读出比的变化对应的控制电路，所以根据流入第2发射极/源极区域的电流进行过电流保护时，能够更正确地控制流过高耐压半导体开关元件的电流。
另外，隔着所述基极区域的一部分相对地配置所述第2发射极/源极区域和所述集电极区域后，与隔着基极区域的一部分相对地配置第2发射极/源极区域和集电极区域时相比，能够在高耐压半导体开关元件进行MISFET动作时，加大从第2发射极/源极区域流入检出电阻的电流和流过高耐压半导体开关元件的电流之比的差；在高耐压半导体开关元件进行IGBT动作时，加大从第2发射极/源极区域流入检出电阻的电流和流过高耐压半导体开关元件的电流之比的差。就是说，能够进一步增大读出比，所以能够加大设计感器电阻的电阻值及第2发射极/源极区域的尺寸，能够减少过电流保护功能动作的电流值的离差。
综上所述，采用本发明后，能够在具有对高耐压半导体开关元件而言的过电流保护功能的半导体装置中，通过加大流过检出电阻的电流和流过高耐压半导体开关元件的电流之比，减少过电流保护功能动作的电流值的离差。
附图说明
图1是表示本发明的第1、第2及第3实施方式涉及的半导体装置的结构的电路图。
图2是表示本发明的第1实施方式涉及的半导体装置的结构的平面图。
图3是图2中的A—A’线的剖面图。
图4是图2中的B—B’线的剖面图。
图5是图2中的C—C’线的剖面图。
图6是表示本发明的第2实施方式涉及的半导体装置的结构的平面图。
图7是图6中的F—F’线的剖面图。
图8是图6中的G—G’线的剖面图。
图9是比较地表示对于流过本发明的第2及第3实施方式涉及的半导体装置的高耐压半导体开关元件的集电极电流而言的读出比的变化的图形。
图10是表示本发明的第3实施方式涉及的半导体装置的结构的平面图。
图11是图10中的K—K’线的剖面图。
图12是现有技术的卧式IGBT的剖面图。
图13是现有技术的具有对卧式IGBT进行过电流保护功能的半导体装置的电路图。
图14是表示比较例涉及的半导体装置的结构的平面图。
具体实施方式
(第1实施方式)
下面，参照附图，讲述本发明的第1实施方式涉及的半导体装置具体地说具有高耐压半导体开关元件及对该高耐压半导体开关元件而言的过电流保护功能的半导体装置。
图1示出本实施方式的半导体装置的简要电路结构。如图1所示，本实施方式的半导体装置150，具有可以受外加给栅极电极的栅极电压控制的卧式IGBT1构成的高耐压半导体开关元件100。高耐压半导体开关元件100的集电极区域与集电极端子(集电极电极)P1电连接，高耐压半导体开关元件100的栅极电极与栅极端子P2电连接。另外，作为本实施方式的半导体装置的特征，高耐压半导体开关元件100的发射极区域的一部分(以下称作“第2发射极区域110”)，与电流检出用电阻——读出电阻123连接；其它的发射极区域(以下称作“第1发射极区域104”)，与发射极端子(发射极电极)P3电连接。此外，在本实施方式的半导体装置中，与第2发射极区域110电连接电流检出电路120，由电压比较器121、分别与电压比较器121连接的基准电压电路122及上述的读出电阻123构成。基准电压电路122及上读出电阻123的各自的另一端，与发射极端子P3电连接。就是说，第2发射极区域110和第1发射极区域104通过读出电阻123电连接。
图2是图1所示的本实施方式的半导体装置150中的高耐压半导体开关元件100的平面图，图3～图5分别是图2中的A—A’线、B—B’线、C—C’线的剖面图。
图2～图5所示的高耐压半导体开关元件100即卧式IGBT的结构，如下所述。在例如杂质浓度为1×1014/cm3左右的P-型半导体基板101的表面部，形成例如杂质浓度为1×1016/cm3左右的N型延长漏极区域102和与延长漏极区域102相邻的例如杂质浓度为1×1017/cm3左右的P型基极区域103。在基极区域103的表面部，与延长漏极区域102隔离地形成例如杂质浓度为1×1020/cm3左右的N’型的第1发射极区域104。另外，还在基极区域103的表面部，与第1发射极区域104相接地形成例如杂质浓度为1×1019/cm3左右的P’型的基极接触区域105，通过基极接触区域105作媒介，基极区域103和第1发射极区域104电连接。从第1发射极区域104上，横穿基极区域103，直到延长漏极区域102上为止地形成栅极绝缘膜106。在栅极绝缘膜106上，形成栅极电极107。在延长漏极区域102的表面部，与基极区域103隔离地形成例如杂质浓度为1×1019/cm3左右的P’型的集电极区域108。
此外，在本实施方式中，第1发射极区域104及基极接触区域105，由互相分离的多个部分构成，在垂直于从基极区域103到集电极区域108的方向的方向中，第1发射极区域104的各部分和基极接触区域105的各部分，被交替接触地配置。在这里，作为本实施方式的特征，如前所述，第1发射极区域104的一部分被置换成第2发射极区域110，第2发射极区域110例如通过700Ω左右的读出电阻123，与第1发射极区域104连接。另外，一方面在第1发射极区域104及基极接触区域105(包含与第2发射极区域110连接的部分)上，形成发射极电极；另一方面不在第2发射极区域110上形成发射极电极。
在图1～图5所示的本实施方式的半导体装置150中，应该注意的地方是：与第2发射极区域110邻接的基极接触区域105及与第1发射极区域104邻接的基极接触区域105，都通过发射极电极(发射极端子P3)与第1发射极区域104连接。此外，在第1发射极区域104和第2发射极区域110之间，连接读出电阻123。就是说，在第2发射极区域110、第1发射极区域104及通过第1发射极区域104和发射极电极电连接的基极接触区域105的各自之间，连接读出电阻123。另外，由于基极区域103与基极接触区域105及通过发射极电极与第1发射极区域104电连接，所以基极区域103的电位此外和第1发射极区域104相同的电位。
利用这种特征，流过高耐压半导体开关元件100的电流中的空穴电流都作为电流11(参照图1)通过基极接触区域105，从基极区域103流入发射极端子P3。就是说，能够防止流过高耐压半导体开关元件100的电流中的空穴电流从第2发射极区域110流入读出电阻123。另一方面，只有流过第2发射极区域110的电流中的电子电流，作为读出电流13，通过读出电阻123，流入发射极端子P3。而且，利用电压比较器121比较读出电阻123两端产生的电压和基准电压电路122产生的电压，根据该电压差，控制流入主开关元件——高耐压半导体开关元件100的电流(即图1的电流12)。
综上所述，在本实施方式的半导体装置150中，流过高耐压半导体开关元件100的空穴电流11，与现有技术不同，不流过读出电阻123，所以能够使读出电流13只减小空穴电流11的量。就是说，如果将流过读出电阻123的读出电流13与流过高耐压半导体开关元件100的电流12之比作为读出比，那么在本实施方式的半导体装置150中，与现有技术相比，就能够加大读出比。
实际上，本申请发明人进行试验后的结果表明：在现有技术涉及的半导体装置中读出比成为300左右的条件下，象本实施方式这样，将电流检出用的IGBT基极区域(即与第2发射极区域110邻接的部分的基极区域103)和成为主开关元件的IGBT的发射极区域(即第1发射极区域104)电连接后，能够将读出比提高1倍，扩大到600左右。
这样，采用本实施方式的具有对高耐压半导体开关元件而言的过电流保护功能的半导体装置150后，与现有技术的半导体装置相比，能够加大读出比，所以能够加大设计读出电阻123的电阻值及第2发射极区域110的尺寸，从而能够减少过电流保护功能动作的电流值的离差。
此外，在本实施方式中，设置N型的延长漏极区域(漂移区域)102，在N型的延长漏极区域102内，设置P型的集电极区域108。可是，也可以取而代之，不设置延长漏极区域102，而在N型的半导体基板上设置P型的集电极区域。但是，设置N型的延长漏极区域102时，与使用N型的半导体基板时相比，能够提高杂质浓度，所以能够加大高耐压半导体开关元件的电流能力。就是说，提高延长漏极区域102即漂移区域的杂质浓度后，由于能够缩短漂移区域内的少数载流子的使用期限，所以能够缩短集电极电流的下降时间(栅极断开时，集电极电流断开所需的时间)。
另外，在本实施方式中，从第1发射极区域104上，横穿基极区域103，直到延长漏极区域102上为止地设置栅极绝缘膜106。可是，只要从第1发射极区域104上看，至少在位于集电极区域108一侧的部分的基极区域103上形成栅极绝缘膜106即可。
(比较例)
以下，参照附图，讲述比较例(参照专利文献2)涉及的半导体装置。
图14是比较例涉及的半导体装置，具体地说是在图13所示的现有技术的半导体装置——卧式IGBT1及电流检出用的卧式IGBT2的平面图。此外，图14中的Z—Z’线的剖面图，相当于图12(现有技术的卧式IGBT的剖面结构)。另外，在图14中，对于和图12或图13所示的构成要素相同的构成要素，赋予相同的符号，不再赘述。
如图14所示，在比较例涉及的半导体装置中的主开关元件——卧式IGBT1中，在基极区域53的表面部，与发射极区域54相接地形成基极接触区域55，通过基极接触区域55作媒介，基极区域53与发射极区域54电连接。此外，发射极区域54及基极接触区域55，由互相分离的多个部分构成，在垂直于从基极区域53朝着集电极区域58的方向的方向中，集电极区域54的各部分及基极接触区域55的各部分，被交替接触地配置。
在比较例中，发射极区域54的一部分被置换成卧式IGBT2用的发射极区域60，基极接触区域55的一部分被置换成卧式IGBT2用的基极接触区域61。就是说，电流检出用的卧式IGBT2虽然具有和主开关元件——卧式IGBT1相同的结构，但是卧式IGBT2的尺寸却小于卧式IGBT1。
另外，在比较例中，发射极区域60及基极接触区域61都通过读出电阻23与卧式IGBT1的发射极区域54及基极接触区域55连接。
这样，在比较例中，与第1实施方式不同，不但在卧式IGBT2用的发射极区域60上，而且在基极接触区域61上也不形成发射极电极。换言之，只在卧式IGBT1的发射极区域54及基极接触区域55上形成发射极电极。其结果，流过卧式IGBT2的电流中的空穴电流，也和流过第2发射极区域110的电子电流一起，作为读出电流9(参照图13)，通过读出电阻23，流入发射极端子P3’。这样就像第1实施方式那样，因为不能够使读出电流9变小，所以不能够加大读出比，不得不将读出电阻23的电阻值及电流检出用的卧式IGBT2的尺寸设计得很小，其结果存在着过电流保护功能动作的电流值的离差变大的问题。
(第2实施方式)
下面，参照附图，讲述本发明的第2实施方式涉及的半导体装置具体地说具有高耐压半导体开关元件及对该高耐压半导体开关元件而言的过电流保护功能的半导体装置。此外，本实施方式的半导体装置的简要电路结构，和图1所示的第1实施方式一样，所以不再赘述。但是，在本实施方式中，需要将发射极区域104改读为第1发射极/源极区域104、将第2发射极区域110改读为第2发射极/源极区域110、将集电极端子P1改读为集电极/漏极端子(集电极/漏极电极)P1、将发射极端子P3改读为发射极/源极端子P3。
图6是图1所示的本实施方式的半导体装置150中的高耐压半导体开关元件100的平面图，图7及图8分别是图6中的F—F’线及G—G’线的剖面图。此外，图6中的D—D’线的剖面图，和图4所示的第1实施方式一样；图6中的E—E’线的剖面图，和图5所示的第1实施方式一样。另外，本实施方式的半导体装置150，除了高耐压半导体开关元件100的结构以外，具有和第1实施方式的半导体装置相同的结构，所以在图6～图8中，对和图2～图5所示的第1实施方式相同的构成要素，赋予相同的符号，不再赘述。
图6～图8所示的本实施方式的高耐压半导体开关元件100，和第1实施方式的不同之处如下。在延长漏极区域102的表面部，与基极区域103隔离地形成例如杂质浓度为1×1020/cm3左右的N’型的漏极区域109。另外，集电极区域108及漏极区域109，由互相分离的多个部分构成，在垂直于从集电极区域108到第1发射极/源极区域104的方向的方向中，集电极区域108的各部分和漏极区域109的各部分，被交替接触地配置。此外，集电极区域108及漏极区域109与集电极/漏极P1连接。
在本实施方式的高耐压半导体开关元件100中，在集电极/漏极P1和发射极/源极P3之间外加正向偏置电压(以下称作“集电极电压”)后，电流开始从N’型的漏极区域109，通过N型的延长漏极区域102、P型的基极区域103，向第1发射极/源极区域104及第2发射极/源极区域110流动(以下将向第1发射极/源极区域104流动的电流作为集电极电流12，向第2发射极/源极区域110流动的电流作为读出电流13(参照图1))。这时，只有电子流入高耐压半导体开关元件100中，可以说进行MISFET动作。接着，加大集电极电压后，集电极电流12及读出电流13在某种程度上变大，P’型的集电极区域108和集电极区域108附近的N型的延长漏极区域102之间的电位差，例如下降到0.6V左右后，空穴就从集电极区域108注入延长漏极区域102，高耐压半导体开关元件100被切换成IGBT动作。
高耐压半导体开关元件100进行MISFET动作时，从N’型的漏极区域109中流出的电流，都是由电子产生的。由于该电流全部流入第1发射极/源极区域104及第2发射极/源极区域110，所以读出比取决于第1发射极/源极区域104及第2发射极/源极区域110各自的尺寸。
另一方面，高耐压半导体开关元件100进行IGBT动作时，从P’型的集电极区域108注入N型的延长漏极区域102的一部分空穴，从P型的基极区域103通过P’型的基极接触区域105，作为空穴电流11(参照图1)，流入发射极/源极端子P3。就是说，和第1实施方式同样，能够防止流过高耐压半导体开关元件的电流中的空穴电流从第2发射极/源极区域110流入读出电阻123。这样，在进行IGBT动作时，与进行MISFET动作时相比，能够加大读出比。
如上所述，在本实施方式的高耐压半导体开关元件100中，在开关动作所需的第1发射极/源极区域104之外，形成与电流检出电路120电连接、而且通过电流检出电路120的读出电阻123与第1发射极/源极区域104电连接的第2发射极/源极区域110。另外，在第2发射极/源极区域110上不形成发射极/源极电极，而在与第2发射极/源极区域110邻接的部分的基极区域103(即基极接触区域105)上形成发射极/源极电极。因此，高耐压半导体开关元件100进行IGBT动作时，能够防止流过高耐压半导体开关元件100的电流中的空穴电流11从第2发射极/源极区域110流入读出电阻123。就是说，无论是进行MISFET动作时，还是进行IGBT动作时，只有流过高耐压半导体开关元件100的电子电流，作为读出电流13通过读出电阻123，流入发射极/源极端子P3。然后，利用电压比较器121比较读出电阻123两端产生的电压和基准电压电路122产生的电压，根据该电压差，控制流入主开关元件——高耐压半导体开关元件100的电流(即图1的电流12)。
因此，能够不减小读出电阻123的电阻值及第2发射极/源极区域110的尺寸地设计，减小流过读出电阻123的电流(读出电流13)。这样，在本实施方式的具有对高耐压半导体开关元件100而言的过电流保护功能的半导体装置150中，在高耐压半导体开关元件100进行IGBT动作时，与高耐压半导体开关元件100进行MISFET动作时及现有技术的半导体装置相比，能够将从第2发射极/源极区域110流入读出电阻123的电流13和流过高耐压半导体开关元件100的电流12之比即读出比，提高1倍以上。其结果，因为能够加大设计读出电阻123的电阻值及第2发射极/源极区域110的尺寸，所以能够减少过电流保护功能动作的电流值的离差。
另外，采用本实施方式后，集电极区域108及漏极区域109由互相分离的多个部分构成，在垂直于从集电极区域108朝着第1发射极/源极区域104的方向的方向中，集电极区域108的各部分和漏极区域109的各部分，被交替接触地配置。因此，与平行于从集电极区域108朝着第1发射极/源极区域104的方向地配置漏极区域109的各部分时相比，能够缩短高耐压半导体开关元件100从MISFET动作切换成IGBT动作所需的集电极区域108的各部分的长度即单元间距。
不过，在本实施方式中，按照集电极区域108及漏极区域109各自的配置位置，使高耐压半导体开关元件100中的第2发射极/源极区域110的配置位置变化，从而可以不改变第2发射极/源极区域110的尺寸地在高耐压半导体开关元件100进行IGBT动作时，使从第2发射极/源极区域110流入读出电阻123的电流和流过高耐压半导体开关元件100的电流之比任意变化。其理由如下。由隔着基极区域103与P+型的集电极区域108相对的N+型的第1发射极/源极区域104或110释放的电子的量，多于由隔着基极区域103与P+型的漏极区域109相对的N+型的发射极/源极区域104或110释放的电子的量。就是说，在由N+型的发射极/源极区域104或110释放的电子中，除了在MISFET动作的作用下流入N’型的漏极区域109的电子以外，还有与P+型的集电极区域108注入N型的延长漏极区域102的空穴再结合的电子。另一方面，在靠近P+型的集电极区域108的N型的延长漏极区域102中，与靠近P+型的漏极区域109的N型的延长漏极区域102相比，存在着较多的空穴。因此，和与P+型的漏极区域109相对的N+型的发射极/源极区域104或110相比，与P+型的集电极区域108相对的N+型的第1发射极/源极区域104或110就释放出较多的电子。在这里，由于读出电流取决于第2发射极/源极区域110释放的电子的量，所以对于漏极区域109及集电极区域108各自的配置位置而言，就能够通过如何配置N+型的第2发射极/源极区域110，来调节读出电流(电流13)的大小。因此，可以不改变第2发射极/源极区域110的尺寸地在高耐压半导体开关元件100进行IGBT动作时，使从第2发射极/源极区域110流入读出电阻123的电流13和流过高耐压半导体开关元件100的电流12之比任意变化。
具体地说，在本实施方式中，如图6所示，N+型的第2发射极/源极区域110，隔着P型的基极区域103及N型的延长漏极区域102，与P+型的集电极区域108相对。这时，流过第2发射极/源极区域110的电流(读出电流13)大于第2发射极/源极区域110隔着基极区域103及延长漏极区域102与N+型的漏极区域109相对时，所以能够抑制高耐压半导体开关元件100进行IGBT动作时的读出比。
图9示出本专利发明人通过试验获得的流入高耐压半导体开关元件的集电极电流和读出比的关系。此外，在图9中，白框是本实施方式的高耐压半导体开关元件获得的结果，黑方框是后文讲述的第3实施方式的高耐压半导体开关元件获得的结果。如图9所示，在集电极电压(外加给集电极/漏极的电压)较低而且集电极电流较小的MISFET动作区域112中，读出比大约为300左右，与此不同，在IGBT动作区域113中读出比为600左右，和后文讲述的第3实施方式的IGBT动作区域114相比，来自ISFET动作区域112的读出比的变化较小。这意味着对于读出电流13的变化而言，集电极电流12的变化较小，这样因为能够很容易地构成与读出比的变化对应的控制电路，所以根据读出电流13即流入第2发射极/源极区域110的电流进行过电流保护时，能够更加正确地控制集电极电流12即流过高耐压半导体开关元件100的电流。
此外，在本实施方式中，设置N型的延长漏极区域(漂移区域)102，在N型的延长漏极区域102内，设置P型的集电极区域108及N型的漏极区域109。可是，也可以取而代之，不设置延长漏极区域102，而在N型的半导体基板上设置P型的集电极区域及N型的漏极区域。但是，设置N型的延长漏极区域102时，与使用N型的半导体基板时相比，能够提高杂质浓度，所以能够加大高耐压半导体开关元件的电流能力。就是说，提高延长漏极区域102即漂移区域的杂质浓度后，由于能够缩短漂移区域内的少数载流子的使用期限，所以能够缩短集电极电流的下降时间(栅极断开时，集电极电流断开所需的时间)。另外，由于提高漂移区域的杂质浓度后，能够减小MISFET动作时的接通电阻，所以与使用N型的半导体基板时相比，能够使比MISFET动作时大的集电极电流流过。
另外，在本实施方式中，设置了从第1发射极/源极区域104上横穿基极区域103后直到延长漏极区域102上为止的栅极绝缘膜106。可是，也可以从第1发射极/源极区域104上看，在至少位于集电极区域108一侧的部分的基极区域103上，形成栅极绝缘膜106。
(第3实施方式)
下面，参照附图，讲述本发明的第3实施方式涉及的半导体装置具体地说具有高耐压半导体开关元件及对该高耐压半导体开关元件而言的过电流保护功能的半导体装置。此外，本实施方式的半导体装置的简要电路结构，和图1所示的第1实施方式一样，所以不再赘述。但是，在本实施方式中，需要将第1发射极区域104改读为第1发射极/源极区域104，将第2发射极区域110改读为第2发射极/源极区域110，将集电极端子P1改读为集电极/漏极端子(集电极/漏极电极)P1，将发射极端子P3改读为发射极/源极端子P3。
图10是图1所示的本实施方式的半导体装置150中的高耐压半导体开关元件100的平面图，图11分别是图10中的K—K’线的剖面图。此外，图10中的H—H’线的剖面图，和图3所示的第1实施方式一样；图10中的I—I’线的剖面图，和图4所示的第1实施方式一样；图10中的J—J’线的剖面图，和图8所示的第2实施方式一样。另外，本实施方式的半导体装置150，除了高耐压半导体开关元件100的结构以外，具有和第1或第2实施方式的半导体装置相同的结构，所以在图10～图11中，对和图2～图5所示的第1实施方式或图6～图8所示的第2实施方式相同的构成要素，赋予相同的符号，不再赘述。
采用本实施方式后，基本上可以获得和第2实施方式相同的效果。就是说，在本实施方式的具有对高耐压半导体开关元件100而言的过电流保护功能的半导体装置150中，在高耐压半导体开关元件100进行IGBT动作时，与高耐压半导体开关元件100进行MISFET动作时及现有技术的半导体装置相比，能够将从第2发射极/源极区域110流入读出电阻123的电流13和流过高耐压半导体开关元件100的电流12之比即读出比，提高1倍以上。其结果，因为能够加大设计读出电阻123的电阻值及第2发射极/源极区域110的尺寸，所以能够减少过电流保护功能动作的电流值的离差。另外，能够缩短高耐压半导体开关元件100从MISFET动作切换成IGBT动作所需的集电极区域108的各部分的长度即单元间距。
另外，采用本实施方式后，和第2实施方式一样，可以按照漏极区域109及集电极区域108各自的配置位置，使高耐压半导体开关元件100中的第2发射极/源极区域110的配置位置变化，从而不改变第2发射极/源极区域110的尺寸地在高耐压半导体开关元件100进行IGBT动作时，使从第2发射极/源极区域110流入读出电阻123的电流13和流过高耐压半导体开关元件100的电流12之比任意变化。
具体地说，在本实施方式中，如图10所示，N+型的第2发射极/源极区域110，隔着P型的基极区域103及N型的延长漏极区域102，与P+型的漏极区域109相对。这时，流过第2发射极/源极区域110的电流(读出电流13)，小于第2发射极/源极区域110隔着基极区域103及延长漏极区域102与P+型的集电极区域108相对时，所以能够抑制高耐压半导体开关元件100进行IGBT动作时的读出比。
图9示出本专利发明人通过试验获得的流入高耐压半导体开关元件的集电极电流和读出比的关系。此外，在图9中，白框是前文讲述的第2实施方式的高耐压半导体开关元件获得的结果，黑方框是本实施方式的高耐压半导体开关元件获得的结果。如图9所示，在本实施方式的IGBT动作区域114中，读出比为800左右，与前文讲述的第2实施方式的IGBT动作区域113相比，能够加大读出比。就是说，因为能够进一步增大读出比，所以能够在本实施方式的具有对高耐压半导体开关元件100而言的过电流保护功能的半导体装置150中，进一步加大设计感器电阻的电阻值及第2发射极/源极区域110(即电流检出用的IGBT)的尺寸，能够进一步减少过电流保护功能动作的电流值的离差。
此外，在本实施方式中，设置N型的延长漏极区域(漂移区域)102，在N型的延长漏极区域102内，设置P型的集电极区域108及N型的漏极区域109。可是，也可以取而代之，不设置延长漏极区域102，而在N型的半导体基板上设置P型的集电极区域及N型的漏极区域。但是，设置N型的延长漏极区域102时，与使用N型的半导体基板时相比，能够提高杂质浓度，所以能够加大高耐压半导体开关元件的电流能力。就是说，提高延长漏极区域102即漂移区域的杂质浓度后，由于能够缩短漂移区域内的少数载流子的使用期限，所以能够缩短集电极电流的下降时间(栅极断开时，集电极电流断开所需的时间)。另外，由于提高漂移区域的杂质浓度后，能够减小MISFET动作时的接通电阻，所以与使用N型的半导体基板时相比，能够使比MISFET动作时大的集电极电流流过。
另外，在本实施方式中，设置了从第1发射极/源极区域104上横穿基极区域103后直到延长漏极区域102上为止的栅极绝缘膜106。可是，也可以从第1发射极/源极区域104上看，在至少位于集电极区域108一侧的部分的基极区域103上，形成栅极绝缘膜106。
本发明涉及具有绝缘栅极型开关元件的半导体装置，特别是在具有从过电流中保护开关元件的过电流保护电路的半导体装置中采用时，能够获得减少过电流保护动作的电流值的离差的优异的效果，非常有用。

Claims (5)

1.一种半导体装置，具有：
高耐压半导体开关元件，该高耐压半导体开关元件可以受外加给栅电极的栅电压的控制；和
电流检出单元，该电流检出单元具有能够检出流入所述高耐压半导体开关元件的电流的一部分的检出电阻，
所述高耐压半导体开关元件，具备：
第2导电型的基极区域，该第2导电型的基极区域形成在第1导电型的半导体基板内；
第1导电型的第1发射极/源极区域，该第1导电型的第1发射极/源极区域形成在所述基极区域内；
第2导电型的集电极区域，该第2导电型的集电极区域形成在所述半导体基板内并与所述基极区域隔离；
第1导电型的漏极区域，该第1导电型的漏极区域形成在所述半导体基板内并与所述基极区域隔离；
栅极绝缘膜，该栅极绝缘膜至少形成在从所述第1发射极/源极区域观察位于所述集电极区域一侧的部分的所述基极区域上；
栅极电极，该栅极电极形成在所述栅极绝缘膜上；
集电极/漏极电极，该集电极/漏极电极形成在所述半导体基板上，而且与所述集电极区域及所述漏极区域电连接；和
发射极/源极电极，该发射极/源极电极形成在所述半导体基板上，而且与所述基极区域及所述第1发射极/源极区域的双方电连接，
在所述基极区域内，还形成有第2发射极/源极区域，该第2发射极/源极区域通过所述检出电阻与所述第1发射极/源极区域电连接，而且与所述电流检出单元电连接；
在所述第2发射极/源极区域上不形成所述发射极/源极电极，而在与所述第2发射极/源极区域邻接的部分的所述基极区域上，形成所述发射极/源极电极。
2.如权利要求1所述的半导体装置，其特征在于：所述半导体基板，是第2导电型；
在所述半导体基板内，进而形成与所述基极区域邻接的第1导电型的漂移区域；
所述第1发射极/源极区域及所述第2发射极/源极区域，与所述漂移区域隔离设置；
所述集电极区域及所述漏极区域，设置在所述漂移区域内。
3.如权利要求1或2所述的半导体装置，其特征在于：所述集电极区域及所述漏极区域，分别由分离的多个部分构成；
在垂直于从所述集电极区域朝着所述第1发射极/源极区域的方向的方向上，所述集电极区域的各部分与所述漏极区域的各部分，交替配置并接触。
4.如权利要求3所述的半导体装置，其特征在于：所述第2发射极/源极区域与所述集电极区域，隔着所述基极区域的一部分相对配置。
5.如权利要求3所述的半导体装置，其特征在于：所述第2发射极/源极区域与所述漏极区域，隔着所述基极区域的一部分相对配置。
CN2008101610451A 2007-09-27 2008-09-24 半导体装置 Expired - Fee Related CN101399265B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007251232 2007-09-27
JP2007251232A JP2009081381A (ja) 2007-09-27 2007-09-27 半導体装置
JP2007-251232 2007-09-27

Publications (2)

Publication Number Publication Date
CN101399265A CN101399265A (zh) 2009-04-01
CN101399265B true CN101399265B (zh) 2011-09-28

Family

ID=40507159

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101610451A Expired - Fee Related CN101399265B (zh) 2007-09-27 2008-09-24 半导体装置

Country Status (3)

Country Link
US (2) US20090085060A1 (zh)
JP (1) JP2009081381A (zh)
CN (1) CN101399265B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009088317A (ja) * 2007-10-01 2009-04-23 Panasonic Corp 高耐圧半導体スイッチング素子
US8207580B2 (en) 2009-05-29 2012-06-26 Power Integrations, Inc. Power integrated circuit device with incorporated sense FET
US9447767B2 (en) * 2012-07-03 2016-09-20 Fuji Electric Co., Ltd. Single chip igniter and internal combustion engine ignition device
US9973183B2 (en) 2015-09-28 2018-05-15 Power Integrations, Inc. Field-effect transistor device with partial finger current sensing FETs
US9983239B2 (en) 2016-05-13 2018-05-29 Power Integrations, Inc. Integrated linear current sense circuitry for semiconductor transistor devices
WO2018030990A1 (en) 2016-08-08 2018-02-15 Power Integrations, Inc. Integrated circuit fast temperature sensing of a semiconductor switching device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0615342A3 (en) * 1993-03-10 1995-03-22 Fuji Electric Co Ltd Semiconductor device.
US5665988A (en) * 1995-02-09 1997-09-09 Fuji Electric Co., Ltd. Conductivity-modulation semiconductor
GB0526117D0 (en) * 2005-12-22 2006-02-01 Cambridge Semiconductor Ltd Semiconductor-On-Insulator Structures

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54149469A (en) * 1978-05-16 1979-11-22 Toshiba Corp Semiconductor device
JP2698645B2 (ja) * 1988-05-25 1998-01-19 株式会社東芝 Ｍｏｓｆｅｔ
JPH07161992A (ja) * 1993-10-14 1995-06-23 Fuji Electric Co Ltd 絶縁ゲート型バイポーラトランジスタ
JPH07240520A (ja) * 1994-03-01 1995-09-12 Fuji Electric Co Ltd 絶縁ゲート型バイポーラトランジスタ
JPH07297387A (ja) * 1994-04-27 1995-11-10 Hitachi Ltd 横型半導体装置
JP3302193B2 (ja) * 1994-10-06 2002-07-15 株式会社東芝 電流検出回路
JPH0934564A (ja) * 1995-07-18 1997-02-07 Chiyoda:Kk 入力波形追従型交流電源装置
JPH09244425A (ja) * 1996-03-13 1997-09-19 Mitsubishi Heavy Ind Ltd 画像形成装置および画像形成方法
JPH09260592A (ja) 1996-03-19 1997-10-03 Fuji Electric Co Ltd 集積回路
US7759696B2 (en) * 2005-10-20 2010-07-20 Panasonic Corporation High-breakdown voltage semiconductor switching device and switched mode power supply apparatus using the same
JP2007242907A (ja) * 2006-03-09 2007-09-20 Matsushita Electric Ind Co Ltd 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0615342A3 (en) * 1993-03-10 1995-03-22 Fuji Electric Co Ltd Semiconductor device.
US5665988A (en) * 1995-02-09 1997-09-09 Fuji Electric Co., Ltd. Conductivity-modulation semiconductor
GB0526117D0 (en) * 2005-12-22 2006-02-01 Cambridge Semiconductor Ltd Semiconductor-On-Insulator Structures

Also Published As

Publication number Publication date
JP2009081381A (ja) 2009-04-16
US20090085060A1 (en) 2009-04-02
CN101399265A (zh) 2009-04-01
US8063418B2 (en) 2011-11-22
US20110006340A1 (en) 2011-01-13

Similar Documents

Publication Publication Date Title
CN104916670B (zh) 半导体装置
US8299539B2 (en) Semiconductor device having IGBT and FWD on same substrate
US6180966B1 (en) Trench gate type semiconductor device with current sensing cell
CN101399265B (zh) 半导体装置
CN101933141B (zh) 半导体装置
US8120098B2 (en) Semiconductor device and power converter using the same
JP6064371B2 (ja) 半導体装置
US9728580B2 (en) Power transistor with integrated temperature sensor element, power transistor circuit, method for operating a power transistor, and method for operating a power transistor circuit
CN101252129B (zh) 半导体装置
CN102544003A (zh) 半导体装置
CN104183578A (zh) 具有集成裂缝传感器的半导体部件以及用于检测半导体部件中裂缝的方法
CN103996704B (zh) 一种具有精确检测功能的igbt及其制造方法
JP2010278258A (ja) 高耐圧半導体装置及びそれを用いた電流制御装置
SE455552B (sv) Halvledaranordning innefattande en overspenningsskyddskrets
US6448587B1 (en) Circuit incorporated IGBT and power conversion device using the same
JP2018006360A (ja) 半導体装置
JP4858253B2 (ja) トランジスタの駆動回路
CN108470732B (zh) 半导体装置
EP0691687B1 (en) Vertical MOS semiconductor device
US20110049563A1 (en) Mos gate power semiconductor device
US5559347A (en) Insulated gate-type bipolar transistor
JP2012099696A (ja) 半導体装置
JP2010045218A (ja) 電力用半導体装置
CN113661576B (zh) 半导体装置
US11848321B2 (en) Semiconductor device for providing spike voltage protection and manufacturing method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110928

Termination date: 20120924