CN104183578A - 具有集成裂缝传感器的半导体部件以及用于检测半导体部件中裂缝的方法 - Google Patents

具有集成裂缝传感器的半导体部件以及用于检测半导体部件中裂缝的方法 Download PDF

Info

Publication number
CN104183578A
CN104183578A CN201410219302.8A CN201410219302A CN104183578A CN 104183578 A CN104183578 A CN 104183578A CN 201410219302 A CN201410219302 A CN 201410219302A CN 104183578 A CN104183578 A CN 104183578A
Authority
CN
China
Prior art keywords
electrode pad
crack
main electrode
semiconductor device
semiconductor body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410219302.8A
Other languages
English (en)
Inventor
M·聪德尔
U·施马尔茨鲍尔
R·策尔扎赫尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN104183578A publication Critical patent/CN104183578A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明的一些实施例涉及具有集成裂缝传感器的半导体部件以及用于检测半导体部件中裂缝的方法。第一实施例涉及一种半导体部件。所述半导体部件具有半导体主体，其具有底部侧和在竖直方向上与底部侧远离间隔的顶部侧。在竖直方向上，半导体主体具有某个厚度。半导体部件还具有裂缝传感器，配置成检测在半导体主体中的裂缝。裂缝传感器延伸进入半导体主体。裂缝传感器和底部侧之间的距离小于半导体主体的厚度。

Description

具有集成裂缝传感器的半导体部件以及用于检测半导体部件中裂缝的方法
技术领域
本发明的一些实施例涉及一种具有集成裂缝传感器的半导体部件。 
背景技术
一般而言，任意半导体部件(例如二极管、或诸如IGFET(绝缘栅场效应晶体管，例如MOSFET(金属氧化物场效应晶体管))或IGBT(绝缘栅双极晶体管))之类的晶体管具有半导体主体。在半导体部件的生产和/或操作期间，可能产生裂缝，并且裂缝可以在半导体主体中传播。例如，如果在共同的晶片中生产多个半导体部件，并且继而例如通过切割或其它技术将其彼此分离(即，单片化)，可以从分离线产生这类裂缝。此外，例如由半导体部件中使用的不同材料的不同CTE(CTE＝热膨胀系数)或半导体部件和承载该半导体部件的衬底的不同CTE引起的机械应变可以导致半导体部件中的裂缝。 
由于这类裂缝，因此只要出现裂缝，半导体部件就可能是有缺陷的，或随后随着裂缝在半导体主体中传播而变得有缺陷。因此，需要避免由半导体部件中裂缝引起的问题。 
发明内容
一种半导体部件具有半导体主体，该半导体主体具有底部侧和在竖直方向上与底部侧远离间隔的顶部侧。在竖直方向上，半导体主体具有某个厚度。半导体部件还具有裂缝传感器，其被配置成检测半导体主体中的裂缝。裂缝传感器延伸进入半导体主体。裂缝传 感器和底部侧之间的距离小于半导体主体的厚度。 
在一种用于检测半导体部件中的裂缝的方法中，半导体部件具有半导体主体，该半导体主体具有底部侧和在竖直方向上与底部侧远离间隔的顶部侧。在竖直方向上，半导体主体具有某个厚度。半导体部件还具有裂缝传感器，其被配置成检测半导体主体中的裂缝。裂缝传感器延伸进入半导体主体。裂缝传感器和底部侧之间的距离小于半导体主体的厚度。此外，规定裂缝传感器的特征变量的第一值。在与规定第一值的不同时间处确定裂缝传感器的相同特征变量的第二值。如果第二值与第一值相差多于预定差值，则半导体主体被确定为具有裂缝。 
本领域技术人员在阅读下文的具体描述之后并且在浏览所附附图之后将认识到附加的特征和优势。 
附图说明
现在将参照附图说明一些示例。附图用于示出基本原理，从而示出仅用于理解基本原理所必须的一些方面。附图并不成比例。在附图中，相同的参考字符表示相似特征。 
图1是具有裂缝传感器的半导体部件的俯视图。 
图2是图1的半导体部件的俯视图，其示出裂缝传感器的可能趋向(run)。 
图3A是通过图1的半导体部件的按截面平面E1-E1和E2-E2的截面的竖直截面图。 
图3B是通过图1的半导体部件的按截面平面E3-E3的截面的竖直截面图。 
图4A是通过具有与图1的半导体部件相同的俯视图的半导体部件的截面的竖直截面图，其中截面选取为平面E1-E1和E2-E2。 
图4B是通过具有与图1的半导体部件相同的俯视图的半导体部件的截面的竖直截面图，其中截面选取为平面E3-E3。 
图5是图1的半导体部件的俯视图，其示出具有二极管的裂缝 传感器的可能趋向。 
图6A是是通过具有与图5的半导体部件相同的俯视图的半导体部件的截面的竖直截面图，其中截面选取为平面E1-E1和E2-E2。 
图6B是通过具有与图5的半导体部件相同的俯视图的半导体部件的截面的竖直截面图，其中截面选取为平面E3-E3。 
图7至图16示出了用于生成在图4A和图4B中示出的半导体部件的方法。 
图17是具有裂缝传感器的半导体部件的俯视图，其电连接到在半导体主体中单片地集成的电子结构的主电极。 
图18至图20示意地示出用于电连接具有电子传感器的裂缝传感器的不同可能性。 
图21至图23示意地示出用于电连接具有pn结的裂缝传感器的不同可能性。 
图24至图25示意地示出了用于中断在裂缝传感器的接触电极和在半导体主体中单片地集成的电子结构的主电极之间的电连接的不同步骤。 
图26至图27示意地示出了用于中断在裂缝传感器的接触电极和在半导体主体中单片地集成的电子结构的主电极之间的电键合接线连接的不同步骤。 
图28至图29示意地示出了用于中断在裂缝传感器的接触电极和在半导体主体中单片地集成的电子结构的主电极之间的导电连接线的不同步骤，其中接触电极、主电极和导电连接线是路径连接电极层的一些部分。 
图30A示意地示出了具有形成为开环的裂缝传感器的半导体部件的第一示例。 
图30B示意地示出了具有形成为开环的裂缝传感器的半导体部件的第二示例。 
图31示意地示出具有角落的半导体部件，其中在每个角落中布置裂缝传感器。 
图32示意地示出具有多个裂缝传感器的半导体部件。 
图33A至图33C示意地示出具有裂缝传感器的半导体部件，该裂缝传感器具有曲折(meander)形状的结构。 
图34A至图34C示意地示出具有裂缝传感器的半导体部件，该裂缝传感器具有重复收缩(repetitively constricted)的结构。 
图35A示意地示出确定在晶片复合层中的半导体部件的裂缝传感器的特征变量的值。 
图35B示意地示出确定单个半导体部件的裂缝传感器的特征变量的值。 
图35C示意地示出安装在载体上的半导体部件的特征变量的值。 
图35D示意地示出确定在裂缝出现后图35的半导体部件的裂缝传感器的特征变量的值。 
图36示意地示出具有裂缝传感器和电连接到裂缝传感器的电感器的半导体部件。 
图37示出用于检测具有裂缝传感器的半导体部件的半导体主体中的裂缝的方法。 
具体实施方式
在下面的具体实施方式中，参考所附附图，所附附图构成具体实施方式的一部分，并且在附图中通过示图示出可以实践本发明的一些具体实施例。就此而言，定向术语(诸如“顶部”、“底部”、“正面”、“背面”、“前部”、“尾部”等)被用于参考正被描述的图的定向。由于一些实施例的部件可以以多种不同的定向放置，因此定向术语仅用于示意而非限制。可以理解，可以利用其它一些实施例，并且可以在不偏离本发明的范围的情形下做出结构或逻辑改变。因此，下面的具体实施方式并非限制，并且本发明的范围由所附的权利要求书限定。可以理解，本文描述的各种示例性实施例的特征可以彼此组合，除非另有具体描述。 
图1和图2是相同半导体部件的俯视图。在图3A中示出截面 E1-E1和E2-E2，并且在图3B中示出截面E3-E3。相应截面平面平行于半导体部件100的半导体主体1的竖直方向v。在图1和图2中，竖直方向v垂直于附图平面。相对于图1，图2也示出裂缝传感器5的趋向，然而是以虚线方式示出，这是因为裂缝传感器5隐藏在布置在半导体主体1上的电介质层18下方。 
在半导体主体1中单片地集成裂缝传感器5和示例的功率晶体管。然而，作为功率晶体管的替代或附加，可以提供在半导体主体1中单片地集成的任何其它电子结构。在任一情形下，裂缝传感器5用于检测在半导体主体1中的裂缝。裂缝可以不利地影响电子结构的功能性，并且检测在电子结构中的裂缝使得用户或监测单元或控制单元能够以合适方式反应。例如，如果检测到裂缝，则可以暂时禁用或替换半导体部件100。 
半导体主体1包括任意的半导体材料，诸如硅(Si)、碳化硅(SiC)、砷化镓(GaAs)、磷化镓(GaP)或任何其它IV-IV、III-V或II-VI半导体材料。为了实现在半导体主体1中单片地集成并且具有任意功能性的电子结构，半导体主体1可具有掺杂和/或未经掺杂的晶态半导体材料、掺杂的和/或未经掺杂的多晶半导体材料、p-导电半导体区域、n-导电半导体区域、沟槽、金属结构层、电介质、半导体电阻区域、pn结等的任意组合。 
例如，电子结构可以由晶体管、晶闸管、二极管、电阻器或任何其它电子结构组成或具有晶体管、晶闸管、二极管、电阻器或任何其它电子结构，该晶体管例如双极或单极晶体管，像IGFET(绝缘栅场效应晶体管)、MOSFET(金属氧化物半导体场效应晶体管)、IGBT(绝缘栅双极晶体管)、JFET(结场效应晶体管)。 
半导体主体1具有底部侧12和在竖直方向v上与底部侧12远离间隔的顶部侧11。如图3A和图3B所示，竖直方向v可以与底部侧12垂直。顶部侧11和底部侧12形成半导体主体1的相对侧。此外，半导体主体1具有侧向面101、102、103、104。 
在顶部侧11上布置彼此电绝缘的第一主电极焊盘22和栅极电 极焊盘23。在底部侧上布置第二主电极焊盘21。第一主电极焊盘22和第二主电极焊盘21之间形成负载路径。在晶体管或晶闸管的情形下，可以经由栅极电极焊盘23控制在第一主电极焊盘22和第二主电极焊盘21之间的电流，即，通过负载路径的电流。在二极管的情形下，可以省略栅极电极焊盘23。然后，裂缝传感器5具有布置在半导体主体1上的第一裂缝传感器焊盘电极24和第二裂缝传感器电极焊盘25，在此为布置在顶部侧11上的第一裂缝传感器焊盘电极24和第二裂缝传感器电极焊盘25。 
电极21、22、23、24、25用于将半导体部件100电连接至外部器件和/或电路，像电路板、电源、负载等。电极焊盘21、22、23、24、25可以由金属构成或包括金属和/或由掺杂的多晶半导体材料构成或包括掺杂的多晶半导体材料，该金属例如铝、铜、钨、钛、钼、具有这些金属的至少一种的合金，该掺杂的多晶半导体材料诸如多晶硅等。 
此外，例如在晶体管、晶闸管或二极管的情形下，第一主电极焊盘22可以是阳极电极焊盘并且第二主电极焊盘21可以是阴极电极焊盘，或第一主电极焊盘22可以是阴极电极焊盘并且第二主电极焊盘21可以是阳极电极焊盘，或第一主电极焊盘22可以是源极电极焊盘并且第二主电极焊盘22可以是漏极电极焊盘、或第一主电极焊盘22可以是漏极电极焊盘并且第二主电极焊盘22可以是源极电极焊盘，或第一主电极焊盘22是发射极电极焊盘并且第二主电极焊盘22可以是集电极电极焊盘，或第一主电极焊盘22是集电极电极焊盘并且第二主电极焊盘22可以是发射极电极焊盘。 
在示出的实施例中，电子结构是具有布置在一个或多个有源晶体管单元区域3中的多个晶体管单元30的竖直功率晶体管。例如，单独的晶体管单元30可以实现为彼此平行的条带单元。然而，单独的晶体管单元30可以还具有任何其它单元结构，诸如矩形、方形、六角形或任意多边形。 
第一导电类型(这里为'n')的漂移区15和与第一导电类型互补 的第二导电类型的主体区14(这里为'p')形成在半导体主体1中。布置在漂移区15和顶部侧11之间的主体区14接触第一电极焊盘22，第一电极焊盘22在这里为源极电极焊盘22。此外，在底部侧12和漂移区15之间布置半导体主体1中形成的漏极区16，并且漏极区16直接邻接在漂移区15上。如果功率晶体管是单极IGFET，则漏极区16是第一导电类型(这里为'n')的，或者如果功率晶体管是IGBT，则漏极区16是第二导电类型(这里为'p')的。在这两种情形下，漏极区16具有高于漂移区15的掺杂剂浓度的掺杂剂浓度。在本发明中，“掺杂剂浓度”涉及电活性掺杂剂的浓度，即，如果被引入半导体主体1则引起n导电性或p导电性的掺杂剂。 
此外，每个晶体管单元30具有一个或多个第一导电类型(这里为'n')的重掺杂源极区13，以及与第一导电类型(n)互补的第二导电类型(这里为'p')的主体区14。 
漂移区15的掺杂浓度例如位于1015cm-3至1017cm-3(1E15cm-3至1E17cm-3)的范围内，源极区13的掺杂浓度位于1019cm-3至1020cm-3(1E19cm-3至1E20cm-3)的范围内，对于MOSFET而言漏极区16的掺杂浓度位于5*1017cm-3至1021cm-3(5E17cm-3至1E21cm-3)的范围内，并且对于IGBT而言漏极区16的掺杂浓度例如位于1017cm-3至1010cm-3(1E17cm-3至1E19cm-3)的范围内。 
每个晶体管单元30具有栅极电极33以用于控制在第一主电极焊盘22和第二主电极焊盘21之间的电流，栅极电极33例如由掺杂的多晶半导体材料(像多晶硅)构成或包括多晶半导体材料(像多晶硅)，或由金属构成或包括金属。栅极电介质34(例如半导体氧化物)布置在每个栅极电极33和漂移区15和主体区14之间，以便将栅极电极33与漂移区15和主体区14电绝缘。 
在竖直方向v上，半导体主体1具有最大的厚度d1。裂缝传感器5延伸进入半导体主体1，从而裂缝传感器5和底部侧12之间的距离小于厚度d1。因此，裂缝传感器5也可以检测半导体主体1中出现的远离间隔顶部侧11的裂缝。距离d2越小，裂缝传感器5检 测裂缝的概率越高。例如，距离d2可以小于半导体主体1的厚度d1的80％。 
半导体主体1的厚度d1由以下准则(a)和(b)中的一项或两项确定。根据准则(a)，半导体主体1的厚度d1是半导体主体1在竖直方向上具有的最大厚度。根据准则(b)，半导体主体1的厚度d1沿第一直线g1确定，直线g1在竖直方向v延伸，裂缝传感器5和底部侧12之间的距离d2沿第二直线g2确定，直线g2在竖直方向v延伸，并且第二直线g2相应地与第一直线g1平行，并且第一直线g1和第二直线g2之间的距离d3小于100μm或小于20μm。 
如图3A和图3B清楚所示，裂缝传感器5可以部分地或完全地位于在半导体主体1中形成并且从顶部侧11延伸进入半导体主体1的沟槽中。裂缝传感器5可以由电阻区51构成或可以包括电阻区51，该电阻区51由例如掺杂的多晶半导体材料(例如多晶硅或任何其它半导体材料)之类的电阻性材料制成。一般而言，这类电阻性材料可以具有小于0.005Ohm·cm(0.005Ω·cm)的特性电阻。为了将电阻区51与半导体主体1电绝缘，裂缝传感器5包括布置于半导体主体1和电阻区51之间的电介质52。 
为了允许电分接裂缝传感器5，第二裂缝传感器电极焊盘25的突出物延伸通过电介质层18并且电接触电阻区51。以此方式，第一传感器电极焊盘24的突出物延伸通过电介质层18并且电接触电阻区51，电阻区51与在第二裂缝传感器电极焊盘25的突出物和电阻区51之间的接触面远离。因此，使用第一和第二裂缝传感器电极焊盘24、25，可以确定电阻区51的电阻。在影响电阻传感器5的裂缝99的情形下(参见图2)，电阻区51的电阻将增加。因此，对电阻或电阻改变的估计允许检测裂缝99的出现。 
图4A和图4B显示半导体部件100的截面，半导体部件100具有与图1和图2的半导体部件相同的俯视图。在图4A中示出截面E1-E1和E2-E2，在图4B中示出截面E3-E3。图4A和图4B的半导体部件100的设计基本等同于参照图3A和图3B描述的半导体部件 100的设计。仅有的区别如下： 
1.裂缝传感器5附加地具有在p导电半导体区域55和互补型导电半导体区域(这里为漂移区15)之间形成的pn结57。 
2.可选的、高P导电半导体区域56(“接触区”)电接触和机械接触第二裂缝传感器焊盘25，后者在图4B中示出，可选的、高P导电半导体区域56(“接触区”)是p导电半导体区55的一部分。 
3.pn-结57是二极管的一部分，其在第二裂缝传感器电极焊盘25和第二主电极焊盘21之间电连接，后者也是第三裂缝传感器电极焊盘26。 
如图4A和图4B中示意性地示出，裂缝传感器5可以包括具有电介质52的电阻器51、以及二极管的pn结57。在影响电阻传感器5的裂缝99的情形下(参见图2)，pn结的泄露电流将增加。因此，对pn结的泄露电流(即，上述的二极管pn结57的泄露电流)的估计或对该pn结57的泄露电流的改变的估计允许检测裂缝99的出现。第二裂缝传感器电极焊盘25和第二主电极焊盘21可以用于将二极管电连接至测量泄露电流的监测或控制单元。可以以参考图3A和图3B所述的相同方式估计电阻区51的电阻。 
如图5、图6A和图6B中进一步示例性示出，裂缝传感器5也可以包括二极管的pn结57，但是不包括电阻区51和电介质52。图5是半导体部件100的俯视图，图6A示出了图5的半导体部件100的E1-E1和E2-E2的截面，而图6B示出了图5的半导体部件100的截面E3-E3。可以使用常规技术在半导体主体1中产生p导电半导体区域55及其子区域56。可以以参考图4A和图4B描述的相同方式估计二极管的pn结57的泄露电流。在该实施例中，第一裂缝传感器电极焊盘24并非必须，这可以从图5中与图1和图2相比看出。 
此外，如图5所示，任一裂缝传感器5(这里为pn结57)可以可选地具有围绕任意电子结构(这里为晶体管)的闭环形状，该任意电子结构如上所述地单片地集成在半导体主体1中。 
现在，参见图7至图16，将说明用于产生半导体部件100的可 能性，其具有如参考图4A和图4B说明的裂缝传感器5，裂缝传感器5具有如下单元，该单元具有电阻区51和电介质52以及具有pn结57的二极管。 
在提供半导体主体1之后或在提供将形成半导体主体1的一部分之后，在顶部侧11上沉积第一掩模层91，并且第一掩模层91随后被构造(例如光刻)为具有开口。在蚀刻步骤中使用开口将产生从顶部侧11延伸进入半导体主体1的沟槽11。从原理上，可以使用任一蚀刻技术。然而，由于半导体主体1的半导体材料昂贵，因此如果沟槽10是窄的，则可以降低成本。由于像湿法蚀刻的各项同性蚀刻技术将导致在第一掩模层91的显著底蚀刻(尤其对于深沟槽而言)，因此如果期望窄的沟槽10，则可以使用各向异性蚀刻技术(例如RIE＝反应离子蚀刻)。图7示出了具有完成的各向异性蚀刻的沟槽10的随后布置。 
然后，例如通过氧化半导体主体1的半导体材料或通过在沟槽的表面上沉积注入阻挡层19，在半导体1的表面上的沟槽10中保形地产生注入阻挡层19，例如氧化物层。在顶部侧11上，产生具有开口的第二掩模层92，从而第二掩模层92局部地覆盖注入阻挡层19。所得结构在图8中示出。 
接着，使用各向异性蚀刻技术(例如RIE)在第二掩模层92的开口下方局部地去除注入阻挡层19。图9示出了在各向异性蚀刻期间的布置，各向异性蚀刻由并行的箭头示意地示出。图10示出了在完成各向异性蚀刻之后的该布置，其中注入阻挡层19的覆盖侧壁105、106之一(这里为内侧壁105)的剩余物在侧向突出沟槽10的第二掩模层92的下方。 
如图11中进一步地示出，然后在电活性掺杂剂50对半导体主体1中的成角的注入期间，使用注入阻挡层19的剩余部分。就此而言，“成角”意指注入的方向(由并行的箭头指示)，并且竖直方向v在第一(注入)角度内，该第一角度在0°和180°之间可以有所不同。由于成角的注入，掺杂剂50尤其通过沟槽10的外侧壁106 而被注入进半导体主体1的目标区域55'中，其中沟槽10的剩余部分被注入阻挡层19覆盖。 
为了在半导体部件100的相对侧(即，在图1和图2中半导体部件100的更靠近侧面102的一侧)处，以相同方式向半导体主体1中注入掺杂剂50，以与第一注入不同的第二注入角执行又一成角掺杂剂注入。注入阻挡层19的剩余部分阻挡掺杂剂50通过内侧壁105被注入半导体主体1中。因此，在半导体主体1中在沟槽10和沟槽10的布置为更靠近半导体主体1的侧表面的一侧之间形成pn结57，其中该侧表面由侧面101、102、103和104形成。因而，可以检测到通常源自半导体主体1的侧表面的形成的裂缝，只要裂缝影响pn结57以及流经pn结的泄露电流。然而，在其它一些实施例中，可以不使用注入阻挡层19产生pn结57，从而通过沟槽10的整个表面注入电活性掺杂剂50。即，由目标区域55'完整形成沟槽10的表面，并且在完成的半导体部件中由p导电半导体区域55完整形成。 
以此方式，可以也通过沟槽10的外侧壁106执行具有单独的注入角的两个进一步注入步骤，以用于注入掺杂剂50，其中，沟槽10与侧面103和104分别平行。 
针对与侧面101、102、103、104之一平行的裂缝传感器5的每个分区通过外侧壁106和/或内侧壁105和/或环形沟槽10的相应分区的底部侧注入掺杂剂50，这导致环形注入区域(目标区域55')，环形注入区域的边界在图11和图12中由虚线示意性示出。 
选择注入的掺杂剂50的类型和浓度，从而在目标区域55'中反转导电类型。在本示例中，目标区域55'在注入之前是n导电，并且在注入之后是p导电。然而，在其它一些示例中，将目标区域55'中导电类型的掺杂剂从'p'改变为'n'也是可以的。 
在任一情形下，可以在完成注入之后，可选地执行退火步骤。图13示出了在退火步骤和第二掩模层92的去除之后的布置。由于退火步骤，注入的掺杂剂50的分布改变并形成已关于图3A和图3B说明的p导电半导体区域55。在掺杂剂用作n掺杂的其它一些实施 例中，半导体区域55将是n导电的。一般而言，由于注入掺杂剂50，因此创建pn结57。 
在后续常规步骤中，其结果在图14中示出，在沟槽10中形成电介质52，并且随后使用电阻性材料51填充沟槽10的剩余开口区域。 
为了产生在p导电区域55和第二裂缝传感器电极焊盘25(参见图4B)的突出物之间的低电阻电接触，可以例如在注入或扩散步骤中通过将p型掺杂剂引入与顶部侧11相邻的半导体主体1中来形成可选的高导电半导体接触区域56。然而，在n导电区域50的情形中，接触区域56也可以是n导电的，并且用于产生接触区域的掺杂剂是n型，而非p型。 
可以以本领域已知的任何常规方式形成构造的电介质18、第二裂缝传感器电极焊盘25、第一主电极焊盘22和第二主电极焊盘21的又一些工艺步骤。 
在之前的实施例中，已经描述了具有第一裂缝传感器电极焊盘24和/或第二裂缝传感器电极焊盘25和/或第三裂缝传感器电极焊盘26的裂缝传感器5。在原理上，可以以任意方式执行对裂缝传感器5的电接触。接着，将参考图17至图23说明一些示例。 
在作为半导体部件100的俯视图的图17中，在半导体主体1中单片地集成的电子结构的第一主电极焊盘22也用作用于电接触裂缝传感器5的电极焊盘(这里为电极焊盘25)。为此，第一主电极焊盘22可以具有以上面关于图3B或图4B描述的第二裂缝传感器电极焊盘25的突出物相同的方式的延伸通过电介质层18并且电接触裂缝传感器5的突出物。 
在图18、图19和图20的示意性侧视图中，裂缝传感器5具有电阻传感器R。 
在图18中，电阻传感器R电连接于布置在顶部侧11上的两个单独的接触电极焊盘24和25之间。 
在图19中，电阻传感器R电连接于接触电极焊盘24和接触电 极焊盘25之间，接触电极焊盘25与在半导体主体1中单片实现的电子结构的第一主电极接触焊盘22相同，这两者均布置在顶部侧11上。该原理也在图17中示出。 
在图20中，电阻传感器R电连接于布置在顶部侧11上的接触电极焊盘24和布置在底部侧12上的接触电极焊盘25之间，其中接触电极焊盘25与在半导体主体1中单片地实现的电子结构的第二主电极焊盘21相同。 
此外，在图21、图22和图23的示意侧视图中，裂缝传感器5具有二极管。 
在图21中，二极管电连接于布置在顶部侧11上的两个单独的接触电极焊盘24和25之间。 
在图22中，二极管电连接于均布置在顶部侧11上的接触电极焊盘24和接触电极焊盘25之间，接触电极焊盘25与在半导体主体1中单片地实现的电子结构的第一主电极接触焊盘22相同。该原理也在图17中示出。 
在图23中，二极管电连接于布置在顶部侧11上的接触电极焊盘24和布置在底部侧12上的接触电极焊盘25之间，其中接触电极焊盘25与在半导体主体1中单片地实现的电子结构的第二主电极焊盘21相同。 
作为21、22和图23中所示的实施例的备选，二极管可以具有与所绘极性相反的极性。 
在图18至图23中说明的实施例可以以任意方式组合。具体而言，裂缝传感器5可以具有如关于图18至图20说明地电连接的电阻传感器R和如关于图21至图23说明地电连接的任何二极管。 
如图24和图25示意地所示，电连接至主电极焊盘(这里为第一主电极焊盘22)的裂缝传感器电极焊盘(这里为裂缝传感器电极焊盘24)可以通过中断电连接线27与主电极焊盘分离。在图24中，裂缝传感器电极焊盘24和主电极焊盘22可以由例如通过熔断中断的连接线27电连接。在图25中示出具有中断连接线27'的布置。 
根据图26和图27中示出的第一实施例，连接线27可以是薄的键合接线，其直接接触裂缝传感器电极焊盘24和主电极焊盘22。在图27中示出具有中断的键合接线27'的布置。例如，薄的键合接线可以具有小于或等于100μm或小于或等于30μm的截面区域。 
在图28和图29中示出第二实施例。如图28的俯视图所示，主电极焊盘22、裂缝传感器电极焊盘24和连接线27是路径连接电极层的一部分。在图29中示出具有中断的连接线27'的布置。 
如以参考上面的实施例所说明的那样，裂缝传感器5可以具有开放或闭合的环的形状，该环围绕在半导体主体1中单片地集成的电子结构。图30A示出了实现为开环的裂缝传感器5。如图30A所示，裂缝传感器5在与竖直方向v垂直的截面平面中并且在开环中围绕位于截面平面中的点P以形成角α。例如，角α可以至少为330°。 
备选地或附加地，形成为开环的裂缝传感器5可以具有小于或等于200μm或小于或等于100μm的宽度w53的间隙53。 
图30B示出形成为具有宽度w53的间隙53的开环的裂缝传感器5的又一实施例。 
根据图31中示出的一个实施例，半导体部件100可以具有多于一个的裂缝传感器5a、5b、5c、5d。这里，裂缝传感器5a、5b、5c、5d中的每一个被布置在半导体主体1的角落之一中。 
根据图32中示出的另一实施例，可以沿半导体主体1的侧面101、102、103、104中的另一个布置裂缝传感器5a、5b、5c、5d中的一个或多个。 
在图31和图32的两个实施例中，裂缝传感器5a、5b、5c、5d中的每一个分别具有裂缝传感器电极焊盘24a/25a、24b/25b、24c/25c和24d/25d中的单独配对。裂缝传感器5a、5b、5c、5d中每个可以独立于裂缝传感器中的另一个的布线地电连接，从而相应裂缝传感器电极焊盘24a/25a、24b/25b、24c/25c和24d/25d中的一个以与上面关于图3A、图3B、图4A、图4B、图5、图6A、图6B、图17、图19、图20以及图22至图28说明的相同方式等同于在半导体主体 1中单片地布置的电子结构的主电极焊盘21或22。 
根据另一实施例，两个或多个单独的裂缝传感器可以经由裂缝传感器焊盘彼此电连接。例如，在图31中，如果裂缝传感器5a、5b、5c、5d中的每个具有可以分别经由裂缝传感器电极焊盘24a/25a、24b/25b、24c/25c和24d/25d单独估计的电阻传感器，则这些电阻传感器可以例如通过将裂缝传感器电极焊盘25a与25b、24b与24c、25c与25d以及24d与24a电连接来串联地电连接。继而，裂缝传感器电极焊盘24a和25a可以用于共同地估计电阻传感器的串联电阻。 
图33A是具有裂缝传感器5的半导体部件100的俯视图，裂缝传感器5具有类曲折的结构。图33B显示图33A的具有源自半导体主体1的侧面101的裂缝99的分区的截面‘A’的放大图。当裂缝99出现并且传播进入半导体主体1时，将被类曲折的裂缝传感器5截断并在界面方向上沿裂缝传感器5的表面17和半导体主体1被引导。然而，如果裂缝传感器5的表面17显著改变其定向，如图33B和图33C中示出的位置L处的情形那样，裂缝99将刺穿裂缝传感器5，例如，电阻。可以通过其它相似的裂缝传感器结构5实现相同的效果。 
图34A至图34C中的又一实施例示出为具有裂缝传感器5，裂缝传感器5具有重复收缩的结构。图34B和图34C显示图34A的放大截面‘B’。关于图33A至图33C和图34A至图34C说明的原理具体应用于具有电介质52的裂缝传感器5(参见图3A、图3B、图4A和图4B)，电介质52直接邻接裂缝传感器5的表面17。 
如上面所述的实施例那样，一个或多个裂缝传感器5可以位于半导体主体1中的不同位置处，以便检测和/或监视裂缝99在半导体主体1中的出现，或在半导体主体1的临界区域处的出现。出于冗余的原因，也可以使用两个或更多个裂缝传感器5以用于观测相同临界区域。然后，裂缝传感器5可以具有螺旋形式形状，或多个叠置的分区。此外，一个或多个裂缝传感器5可以位于半导体主体1的外周围(在图1、图2、图5、图17、图30、图31、图32、图33A 和图34A中由侧面101、102、103、104给出)和在半导体主体1中单片地集成的电子电路之间。 
现在参见图35A至图35D，将说明用于检测在半导体主体1中的裂缝99的不同方法。 
图35A显示了具有多个半导体部件100的半导体晶片110。半导体部件100是共同的晶片盘的一些部分。每个半导体部件100具有裂缝传感器5，其可以具有上述的设计之一。可以使用估计单元120以测量特征变量的值，例如，晶片110的一个、多于一个或所有半导体部件100的裂缝传感器5的电阻和/或泄露电流。 
由于每个经测量的值v1被单独地指派给相应的半导体部件100，因此，每个半导体部件100可以被标记有相应的值v1，其可以是未被编码(例如压印的数值加单位)和/或被编码(例如，压印的条形码、存储在固定安装在相应半导体部件100中或单片集成在相应半导体部件100的半导体主体1中的存储器中)。在此情形中，“被标记”意指包括允许从半导体部件100自身读取相应值v1的任意方法。 
备选地或附加地，每个半导体部件100可以被标记(与上文相同定义)有标识符(例如序列码)或参考码(例如条形码)，其可以被读取并且允许指派相应的之前测量的值v1给半导体部件100。 
图35B显示了图35A的在例如通过锯割或任何其它晶片划片技术被单片化后的半导体部件100。即，现在半导体部件100是物理上分离的单独的部件。在此状态下，可以使用估计单元120测量半导体部件100中的一个、多个或所有的裂缝传感器5的特征变量的值v2。作为使用相应值v1标记半导体部件100的备选或附加，半导体部件100可以单独地标记有相应值v2和/或上面关于值v1描述的标识符。 
在例如通过熔断来中断连接线27的实施例(参见图24、图25和相关描述)中，可以在测量值v2之前或之后产生中断。 
在关于图35A和图35B描述的相同方式之一中，可以确定半 导体部件100的一个、多于一个或所有的裂缝传感器5的特征变量的值v3和/或v4，并且如果例如在不同时间点处相继地在电子电路中(在此图35C示出在引线框架200上)使用半导体部件100，则将其指派给相应的半导体部件100。 
在原理上，确定值v1和/或v2和/或v3和/或v4并且可选地将这些值指派给相应半导体部件100可以在半导体部件100的寿命的任何时间点处发生。在任一情形下，如果在相应半导体部件100的半导体主体1中存在裂缝99，则比较相同半导体部件100的裂缝传感器5的相同特征变量的在不同相继时间点处采集的任何两个或更多个值v1、v2、v3、v4的改变允许可能性的估计。 
例如，如果当从晶片110单片化半导体部件100时出现裂缝99，则将相同半导体部件100的值v2(图35B)和v1(图35A)进行比较允许可能性的估计。然后，如果单片化半导体部件100被集成在电子电路中之后出现裂缝99，则将值v3(图35C)和v2(图35B)进行比较允许对可能性的估计。当然，如果在其中单片化半导体部件100并且相继地在电子电路中集成半导体部件100的工艺期间出现裂缝99，则将相同半导体部件100的值v3(图35C)和v1进行比较(图35a)允许可能性的估计。此外，如果在集成在电子电路中的半导体部件100的操作期间出现裂缝99，则将值v4(图35D，在半导体主体1中没有裂缝99)和v3(图35C，在半导体部件1中没有裂缝)进行比较允许可能性的估计。 
上述用于如果在半导体部件100的半导体主体1中出现裂缝99则确定可能性的方法取决于该半导体部件100的裂缝传感器5的相同特征变量的至少两个值v1、v2、v3、v4的比较。 
然而，如果在半导体部件100的半导体主体1中出现裂缝99，则也可以通过将一个测量值v1、v2、v3、v4与基于相应半导体部件100的生产参数在理论上确定的额定值进行比较来估计可能性。例如，在图1、图2、图3A和图3B的实施例中，在第一和第二裂缝传感器电极焊盘24、25的电阻区域51的电路(例如特征变量)基 本上取决于裂缝传感器5的周围长度、电阻区域51的截面区域、以及电阻区域51的特性电阻。 
用于确定裂缝传感器5的特征变量的额定值的另一可能性是执行与所提供的半导体部件100等同的半导体部件的无故障裂缝传感器的比较测量。例如，对于某些类型的半导体部件100而言，可以通过测量与半导体部件100相同类型的良好工作(优良)的半导体部件的数目N个的相同特征变量的值来确定裂缝传感器5的特征变量的额定值，并且使用N个值的平均值作为额定值。 
在上述实施例中，使用从半导体部件100外部可自由访问第一和第二裂缝传感器焊盘电极24和25用于确定半导体部件100的裂缝传感器5的特征变量的值v1、v2、v3、v4。然而，也可以集成估计单元120，其电连接至在共同电子电路中半导体部件100的裂缝传感器5。在这类实施例中，附加地，如果存在出现裂缝99的某种可能性，则可以使用估计单元120来以预定方式反应。因此，估计单元120可以可选地被设计为测量特征变量的值，以基于测量值确定在半导体主体1中出现裂缝99的可能性。如果经确定的可能性超过预定值，则估计单元120可以禁用半导体部件100和/或输出警报信号。 
现在参见图36，示出具有裂缝传感器5和电感器115的半导体部件100，电感器115电连接至裂缝传感器5。电感器115可以固定安装在半导体主体1上或单片地集成在半导体主体1中。使用估计单元120生成电磁场，其允许半导体部件100的特征变量的值的非接触式测量。由于系统的与电感器115和裂缝传感器5的响应取决于相应特征变量的值，可以通过测量所述系统对由估计单元120生成的电磁场的响应来以常规方式确定该值。 
最后，图37示出用于检测在具有裂缝传感器的半导体部件的半导体主体中的裂缝的方法。 
在第一步骤201中，提供半导体部件100。半导体部件100具有半导体主体1，半导体主体1具有底部侧12、在竖直方向上与底 部侧12远离间隔的顶部侧11、以及在竖直方向上的厚度d1。布置在半导体主体1中的是用于检测在半导体主体1中出现的裂缝99的裂缝传感器。裂缝传感器5延伸进入半导体主体1。裂缝传感器5和底部侧12之间的距离d2小于半导体主体1的厚度d1。 
在第二步骤202中，规定裂缝传感器5的特征变量的第一值。例如，如上面关于图35A至图35D所描述的那样，第一值可以是相同半导体部件100的相同裂缝传感器5的相同特征变量的之前测量的值，或者取决于相应半导体部件100的类型的额定值。 
在第三步骤203中，在规定第一值之前或之后确定裂缝传感器5的特征变量的第二值。 
在第四步骤204，如果第二值与第一值相差多于一个预定差值，则标识半导体主体1为具有裂缝99。 
注意，如果第一值是额定值，即，基于相同类型的其它半导体部件100的计算或比较测量的值，则规定第一值(步骤202)和确定第二值(步骤203)的顺序是可选的，并且在此情形下，规定第一值可以在步骤201之后发生，甚至在步骤201之前或与步骤201同时发生。 
现在针对具有裂缝传感器5(其例如如图3A、3B、4A4B、18、19和20所示的那样具有电阻区域51和电介质52)的半导体部件100说明该方法的一个示例。如果例如电阻区域51在第一测量中具有10Ω的电阻(“第一值”)，并且在相继的第二实施例中具有1MΩ的电阻(“第二值”)，则存在裂缝99完全中断电阻传感器51的非常高的可能性。 
然而，如果在相继的第二实施例中电阻区域51的电阻并不显著超过第一值(例如第二值＝15Ω)，则存在在的半导体主体1中正在产生影响电阻传感器5的裂缝99的可能性。如果在又一些实施例中电阻增加，则存在在半导体主体1中生长的裂缝99的合理可能性。 
如果如图4A、4B、6A、6B、21、22和23中所示的那样具有pn结57的二极管的泄露电流被用作裂缝传感器5的特征变量，则相 同原理适用。然而，在此情形下，生长的裂缝将导致经测量的值的增加，即，pn结被裂缝局部短路，并且对应泄露电流显著增加。 
空间上相对的术语(诸如“之下”、“下方”、“下部”、“之上”、“上部”等)用于简化描述，以说明一个元件相对于另一个元件的定位。这些术语旨在包括器件的不同定向，以及与附图中描绘的定向不同的定向。此外，诸如“第一”、“第二”等的术语也用于描述各种元件、区域、分区等，并且也并不旨在限制。在全文中，类似术语指代类似元件。 
如本文所使用的那样，术语“具有”、“含有”、“包括”等是开放式术语，该开放式术语指示所述元件或特征的存在，但是并不排除附加的元件或特征。冠词“一”、“一个”和“所述”制造包括复数以及单数，除非文中另有明确指示。 
在理解上述变化和应用范围的基础上，应该理解本发明并不旨在由前述描述限制，亦非由所附附图限制。相反，本发明仅由下面的潜力要求书及其法律上的等同范围限制。具体而言，不同实施例的特征/方面步骤可以以任意方式组合，除非某些特征/方法步骤的组合在技术上并不可行。 

Claims (26)

1.一种半导体部件，包括：
半导体主体，具有底部侧、在竖直方向上与所述底部侧远离间隔的顶部侧、以及在所述竖直方向上的厚度；以及
裂缝传感器，被配置成检测在所述半导体主体中的裂缝，其中
-所述裂缝传感器延伸进入所述半导体主体，以及
-在所述裂缝传感器和所述底部侧之间的距离小于所述半导体主体的所述厚度。
2.根据权利要求1所述的半导体部件，其中所述裂缝传感器和所述底部侧之间的距离小于所述半导体主体的所述厚度的80％。
3.根据权利要求1所述的半导体部件，其中所述裂缝传感器局部地或完整地布置于在所述半导体主体中形成的沟槽中。
4.根据权利要求1所述的半导体部件，其中所述裂缝传感器电连接至以下项中的一项或两项：
第一裂缝传感器电极焊盘，布置在所述半导体主体上；以及
第二裂缝传感器电极焊盘，布置在所述半导体主体上。
5.根据权利要求4所述的半导体部件，其中：
所述第一裂缝传感器电极焊盘布置在所述顶部侧上，并且所述第二裂缝传感器电极焊盘布置在所述底部侧上；或
所述第一裂缝传感器电极焊盘和所述第二裂缝传感器电极焊盘都布置在所述顶部侧上。
6.根据权利要求4所述的半导体部件，还包括布置在所述半导体主体上的第一主电极焊盘以及布置在所述半导体主体上的第二主电极焊盘，其中所述第一裂缝传感器电极焊盘与所述第一主电极焊盘和所述第二主电极焊盘远离间隔。
7.根据权利要求6所述的半导体部件，其中在所述第一主电极焊盘和所述第二主电极焊盘之间形成有负载路径，并且其中：
所述第一主电极焊盘是阳极电极焊盘并且所述第二主电极焊盘是阴极电极焊盘；或
所述第一主电极焊盘是阴极电极焊盘并且所述第二主电极焊盘是阳极电极焊盘；或
所述第一主电极焊盘是源极电极焊盘并且所述第二主电极焊盘是漏极电极焊盘；或
所述第一主电极焊盘是漏极电极焊盘并且所述第二主电极焊盘是源极电极焊盘；或
所述第一主电极焊盘是发射极电极焊盘并且所述第二主电极焊盘是集电极电极焊盘；或
所述第一主电极焊盘是集电极电极焊盘并且所述第二主电极焊盘是发射极电极焊盘。
8.根据权利要求4所述的半导体部件，还包括布置在所述半导体主体上的第一主电极焊盘和布置在所述半导体主体上的第二主电极焊盘，其中所述第一裂缝传感器电极焊盘与所述第一主电极焊盘或所述第二主电极焊盘等同。
9.根据权利要求8所述的半导体部件，其中在所述第一主电极焊盘和所述第二主电极焊盘之间形成有负载路径，并且其中：
所述第一主电极焊盘是阳极电极焊盘并且所述第二主电极焊盘是阴极电极焊盘；或
所述第一主电极焊盘是阴极电极焊盘并且所述第二主电极焊盘是阳极电极焊盘；或
所述第一主电极焊盘是源极电极焊盘并且所述第二主电极焊盘是漏极电极焊盘；或
所述第一主电极焊盘是漏极电极焊盘并且所述第二主电极焊盘是源极电极焊盘；或
所述第一主电极焊盘是发射极电极焊盘并且所述第二主电极焊盘是集电极电极焊盘；或
所述第一主电极焊盘是集电极电极焊盘并且所述第二主电极焊盘是发射极电极焊盘。
10.根据权利要求1所述的半导体部件，其中所述裂缝传感器包括由电阻性材料制成的电阻区域和布置于所述电阻区域和所述半导体主体之间的电介质。
11.根据权利要求10所述的半导体部件，其中所述电阻性材料是经掺杂的多晶半导体材料。
12.根据权利要求10所述的半导体部件，其中所述电阻性材料具有小于0.005Ohm·cm的特性电阻。
13.根据权利要求1所述的半导体部件，其中所述裂缝传感器包括在第一二极管区和第二二极管区之间形成的pn结。
14.根据权利要求13所述的半导体部件，其中所述第一二极管区是漂移区。
15.根据权利要求1所述的半导体部件，其中所述裂缝传感器是开放的或闭合的环，所述环围绕在所述半导体主体中单片地集成的电子结构。
16.根据权利要求15所述的半导体部件，其中所述裂缝传感器在与所述竖直方向垂直的截面平面中和在所述开放的环中围绕位于所述截面平面中的点为至少330°的角。
17.根据权利要求1所述的半导体部件，其中所述半导体主体的厚度由以下准则中的一项或两项确定：
(a)所述半导体主体的厚度是所述半导体主体在所述竖直方向上具有的最大厚度；以及
(b)所述半导体主体的厚度是沿在所述竖直方向上延续的第一直线确定的，所述裂缝传感器和所述底部侧之间的距离是沿在所述竖直方向上延续的第二直线确定的，并且所述第一直线和所述第二直线之间的距离小于100μm或小于20μm。
18.一种用于检测半导体部件的半导体主体中的裂缝的方法，所述方法包括：
提供半导体部件，所述半导体部件具有：
-半导体主体，具有底部侧、在竖直方向上与所述底部侧远离间隔的顶部侧、以及在所述竖直方向上的厚度；以及
-裂缝传感器，被配置成检测在所述半导体主体中的裂缝，其中所述裂缝传感器延伸进入所述半导体主体，以及其中在所述裂缝传感器和所述底部侧之间的距离小于所述半导体主体的所述厚度；
规定所述裂缝传感器的特征变量的第一值；
确定所述裂缝传感器的所述特征变量的在与规定所述第一值的不同时间处的第二值；以及
如果所述第二值与所述第一值相差多于预定差值，则确定所述半导体主体具有裂缝。
19.根据权利要求18所述的方法，其中：
所提供的半导体部件包括布置在所述半导体主体上的第一主电极焊盘以及电连接所述第一主电极焊盘和所述第一裂缝传感器电极焊盘的连接线；以及
规定所述第一值在其中所述连接线电连接所述第一主电极焊盘和所述第一裂缝传感器电极焊盘的状态下发生，
所述方法还包括：
-通过熔断来中断所述连接线。
20.根据权利要求19所述的方法，其中所述连接线是薄的键合接线。
21.根据权利要求19所述的方法，其中所述第一主电极焊盘、所述第一裂缝传感器电极焊盘和所述连接线在中断所述连接线之前是路径连接的电极层的一部分。
22.根据权利要求18所述的方法，其中规定所述第一值包括测量在第一时间处的所述第一值。
23.根据权利要求18所述的方法，其中规定所述第一值包括：
基于所述半导体部件的结构计算所述第一值；或
基于与所提供的半导体部件等同的半导体部件的无故障裂缝传感器的相应特征变量的一个或多个值的比较测量来确定所述第一值。
24.根据权利要求18所述的方法，其中提供所述半导体部件包括提供半导体晶片，所述半导体晶片包括所述半导体部件，所述方法还包括：
从所述半导体晶片单片化所述半导体部件；
规定所述第一值在从所述半导体晶片单片化所述半导体部件之前发生；以及
确定所述第二值在从所述半导体晶片单片化所述半导体部件之后发生。
25.根据权利要求18所述的方法，其中
(a)所述裂缝传感器包括由电阻材料制成的电阻区域和布置在所述电阻区域和所述半导体主体之间的电介质，以及其中所述特征变量是所述电阻传感器的电阻；或
所述裂缝传感器包括形成于第一二极管区和第二二极管区之间的pn结；以及所述特征变量是所述pn结的泄露电流。
26.根据权利要求18所述的方法，还包括：
提供估计单元，所述估计单元被配置成：
-测量所述特征变量的值；以及
-基于所测量的值，确定在所述半导体主体中裂缝的可能性；以及
以下项中的一项或两项：
○如果所确定的可能性超过预定限制，则切换所述半导体部件为预定状态；以及
○如果所确定的可能性超过预定限制，则输出警报信号。
CN201410219302.8A 2013-05-22 2014-05-22 具有集成裂缝传感器的半导体部件以及用于检测半导体部件中裂缝的方法 Pending CN104183578A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/899,906 US9343381B2 (en) 2013-05-22 2013-05-22 Semiconductor component with integrated crack sensor and method for detecting a crack in a semiconductor component
US13/899,906 2013-05-22

Publications (1)

Publication Number Publication Date
CN104183578A true CN104183578A (zh) 2014-12-03

Family

ID=51863332

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410219302.8A Pending CN104183578A (zh) 2013-05-22 2014-05-22 具有集成裂缝传感器的半导体部件以及用于检测半导体部件中裂缝的方法

Country Status (3)

Country Link
US (2) US9343381B2 (zh)
CN (1) CN104183578A (zh)
DE (1) DE102014107003B4 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112825316A (zh) * 2019-11-20 2021-05-21 南亚科技股份有限公司 具有裂缝检测结构的半导体元件及其制备方法
CN113039630A (zh) * 2018-11-20 2021-06-25 三菱电机株式会社 半导体装置以及半导体装置的制造方法
CN113140547A (zh) * 2020-01-20 2021-07-20 三菱电机株式会社 半导体装置及裂纹检测方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013108518B4 (de) * 2013-08-07 2016-11-24 Infineon Technologies Ag Halbleitervorrichtung und verfahren zum herstellen derselben
US9589914B2 (en) * 2014-11-28 2017-03-07 Infineon Technologies Ag Semiconductor chip
DE102016102291B4 (de) 2016-02-10 2023-11-09 Infineon Technologies Ag Halbleiterchip mit bruchdetektion
US20190206748A1 (en) * 2017-12-28 2019-07-04 Sanken Electric Co., Ltd. Semiconductor Device and Method for Detecting a Crack of the Semiconductor Device
KR102576394B1 (ko) 2018-09-18 2023-09-08 삼성전자주식회사 반도체 다이의 결함 검출 구조물, 이를 포함하는 반도체 장치 및 반도체 다이의 결함 검출 방법
KR20210123533A (ko) 2020-04-03 2021-10-14 삼성전자주식회사 반도체 다이의 결함 검출 구조물 및 이를 포함하는 반도체 장치
KR20230052752A (ko) * 2021-10-13 2023-04-20 에스케이하이닉스 주식회사 크랙 센서를 포함한 반도체 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0677300A (ja) * 1992-06-25 1994-03-18 Fujitsu Ltd 半導体装置
US6649986B1 (en) * 2002-06-18 2003-11-18 Oki Electric Industry Co, Ltd. Semiconductor device with structure for die or dice crack detection
DE102004028695B3 (de) * 2004-06-14 2005-12-22 Infineon Technologies Ag Halbleiterbauelement mit einem Bruchsensor
US20060071284A1 (en) * 2004-10-01 2006-04-06 Denso Corporation Easily crack checkable semiconductor device
US20080035923A1 (en) * 2006-08-10 2008-02-14 Infineon Technologies Ag Semiconductor Device With Damage Detection Circuit and Method for Producing the Same
US20090057925A1 (en) * 2007-08-28 2009-03-05 Nec Electronics Corporation Semiconductor apparatus

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3473218B2 (ja) 1995-10-24 2003-12-02 日産自動車株式会社 半導体集積回路
JP3807836B2 (ja) * 1997-11-28 2006-08-09 株式会社ルネサステクノロジ 半導体装置および半導体装置の製造方法
US6208156B1 (en) * 1998-09-03 2001-03-27 Micron Technology, Inc. Test carrier for packaging semiconductor components having contact balls and calibration carrier for calibrating semiconductor test systems
TW486806B (en) * 1998-10-30 2002-05-11 Hitachi Ltd Semiconductor integrated circuit apparatus and IC card
JP4202970B2 (ja) * 2004-06-10 2008-12-24 株式会社東芝 半導体装置及びその製造方法、半導体装置の欠陥検出方法
US20130009663A1 (en) 2011-07-07 2013-01-10 Infineon Technologies Ag Crack detection line device and method

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0677300A (ja) * 1992-06-25 1994-03-18 Fujitsu Ltd 半導体装置
US6649986B1 (en) * 2002-06-18 2003-11-18 Oki Electric Industry Co, Ltd. Semiconductor device with structure for die or dice crack detection
DE102004028695B3 (de) * 2004-06-14 2005-12-22 Infineon Technologies Ag Halbleiterbauelement mit einem Bruchsensor
US20060071284A1 (en) * 2004-10-01 2006-04-06 Denso Corporation Easily crack checkable semiconductor device
US20080035923A1 (en) * 2006-08-10 2008-02-14 Infineon Technologies Ag Semiconductor Device With Damage Detection Circuit and Method for Producing the Same
US20090057925A1 (en) * 2007-08-28 2009-03-05 Nec Electronics Corporation Semiconductor apparatus

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113039630A (zh) * 2018-11-20 2021-06-25 三菱电机株式会社 半导体装置以及半导体装置的制造方法
CN112825316A (zh) * 2019-11-20 2021-05-21 南亚科技股份有限公司 具有裂缝检测结构的半导体元件及其制备方法
CN112825316B (zh) * 2019-11-20 2024-03-29 南亚科技股份有限公司 具有裂缝检测结构的半导体元件及其制备方法
CN113140547A (zh) * 2020-01-20 2021-07-20 三菱电机株式会社 半导体装置及裂纹检测方法
CN113140547B (zh) * 2020-01-20 2024-05-28 三菱电机株式会社 半导体装置及裂纹检测方法

Also Published As

Publication number Publication date
US20160254200A1 (en) 2016-09-01
US9343381B2 (en) 2016-05-17
US20140346509A1 (en) 2014-11-27
DE102014107003B4 (de) 2023-03-09
DE102014107003A1 (de) 2014-11-27

Similar Documents

Publication Publication Date Title
CN104183578A (zh) 具有集成裂缝传感器的半导体部件以及用于检测半导体部件中裂缝的方法
US10985158B2 (en) Semiconductor device with transistor portion having low injection region on the bottom of a substrate
CN102522427B (zh) 半导体装置
CN104347424B (zh) 具有单元沟槽结构和接触点的半导体器件及其制造方法
CN104157644A (zh) 一种功率晶体管、功率晶体管电路以及其操作方法
US20070158680A1 (en) Semiconductor device having IGBT and diode
CN102386124B (zh) 直接接触的沟槽结构
US6781195B2 (en) Semiconductor bidirectional switching device and method
CN104299997A (zh) 电荷补偿半导体器件
CN104916673A (zh) 半导体装置以及绝缘栅极型双极晶体管
TWI524509B (zh) 積體電路及製作積體電路的方法
CN105895628A (zh) 半导体器件
KR102153550B1 (ko) 전력 반도체 소자
US10396071B2 (en) Semiconductor device having a sense diode portion
JP6718140B2 (ja) 半導体装置
TWI593083B (zh) 在功率半導體中的電流感測器用的半導體裝置
KR102187903B1 (ko) 전력 반도체 소자
CN109841666A (zh) 用于针状单元沟槽mosfet的布局
CN112670340A (zh) P型栅hemt器件
US20150364585A1 (en) Power semiconductor device
KR102251760B1 (ko) 전력 반도체 소자
KR102251759B1 (ko) 전력 반도체 소자
KR102176702B1 (ko) 전력 반도체 소자
US9991173B2 (en) Bidirectional semiconductor device for protection against electrostatic discharges
US9006839B2 (en) Semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20141203