CN101395802B - 频率合成器、无线通信系统、以及半导体装置 - Google Patents

频率合成器、无线通信系统、以及半导体装置 Download PDF

Info

Publication number
CN101395802B
CN101395802B CN2007800079933A CN200780007993A CN101395802B CN 101395802 B CN101395802 B CN 101395802B CN 2007800079933 A CN2007800079933 A CN 2007800079933A CN 200780007993 A CN200780007993 A CN 200780007993A CN 101395802 B CN101395802 B CN 101395802B
Authority
CN
China
Prior art keywords
frequency
data
signal
mentioned
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007800079933A
Other languages
English (en)
Other versions
CN101395802A (zh
Inventor
吉田征一郎
林锭二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101395802A publication Critical patent/CN101395802A/zh
Application granted granted Critical
Publication of CN101395802B publication Critical patent/CN101395802B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H04L27/12—Modulator circuits; Transmitter circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
    • H03C3/0925—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop applying frequency modulation at the divider in the feedback loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
    • H03C3/0933—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop using fractional frequency division in the feedback loop of the phase locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Transmitters (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

本发明提供一种频率合成器、无线通信系统、以及半导体装置。在无线通信系统中的发送频率调制中，可以抑制电路面积增大，并且可以对应于具有多位的发送数据的多值频率调制。在进行无线通信中的发送频率的调制时，由内置在发送调制器中的逻辑电路计算出基于数字滤波器的响应数据。由此，由逻辑电路计算出分频数数据的变化量，所以无需存储响应数据的ROM，在基准信号的频率的变更、对应具有多位的发送数据的多值频率调制时，也可以抑制电路面积增大。另外，通过将发送频率的调制的过程使用与时钟同步的定时分割成多个步骤来进行，可以实现发送信号频谱的窄带化。

Description

频率合成器、无线通信系统、以及半导体装置
技术领域
本发明涉及进行无线通信中的发送频率调制的频率合成器、无线通信系统、以及半导体装置，特别涉及对高性能化和电路面积的缩小有效的技术。
背景技术
在频率合成器中，使用相位比较器对成为比较的基准的基准信号的相位、和使用对可变分频器设定的分频数对以与所输入的控制电压对应的频率振荡的压控振荡器的输出频率进行分频而得到的分频信号的相位进行比较，将与该相位差信号的大小对应地输出的相位差信号作为压控振荡器的控制电压而进行反馈，从而最终在基准信号的频率与分频信号的频率一致的位置成为稳定状态，而成为频率同步的状态。
此时，频率合成器的输出信号的频率成为对分频信号的频率乘上分频数的频率、即对基准信号的频率乘上分频数的频率，通过该方法可以得到具有期望的频率的输出信号。
在将基准信号的频率设为恒定的情况下，频率合成器的输出频率是通过可变分频器的分频数来决定的，所以在进行发送频率调制时，一般使用与发送数据对应地改变可变分频器的分频数的方法。
作为改变可变分频器的分频数的方法，已提出IEEE JOURNALOF SOLID-STATE CIRCUITS，VOL.33，NO.7，JULY1998pp.998An Agile ISM Band Frequency Synthesizer with Built-In GMSKData Modulation Fig.4那样的方法。在该论文记载的方法中，预先在ROM(Read Only Memory，只读存储器)装置中存储与发送数据的变化对应的数字滤波器的脉冲响应数据，将根据发送数据的变化从ROM读出的数据处理成分频数的变化部分，而与所设定的分频数相加，从而实现频率调制。
非专利文献1：IEEE JOURNAL OF SOLID-STATE CIRCUITS，VOL.33，NO.7，JULY1998pp.998An Agile ISM Band FrequencySynthesizer with Built-In GMSK Data Modulation
发明内容
以往的进行无线通信中的频率调制的频率合成器如上述那样构成，读出预先存储在ROM中的数字滤波器的脉冲响应数据而处理成分频数的变化部分，而与中心频率对应的分频数相加，从而实现频率调制。
但是在这样的以往方法中，与发送数据的变化对应的脉冲响应数据全部存储在ROM中，所以伴随面向各种基准信号的频率的对应、面向针对发送数据的频率变化幅度的对应数的增加，ROM容量变得庞大，并且从ROM读出数据的电路也变大，所以存在无法回避电路面积增大的问题。
本发明是为了解决以上那样的问题点而完成的，其目的在于提供一种频率合成器，或进而提供无线通信系统、以及半导体装置，以进行可以抑制电路面积增大且还可以灵活地对应于各种基准信号的频率和针对发送数据的频率变化幅度、而且还可以对应于具有多位的发送数据的多值频率调制的发送频率调制。
为了达成上述目的，本发明的频率合成器的特征在于，具备作为通过逻辑电路来计算出分频数的变化量的电路模块的发送调制器。
即，本发明的频率合成器的特征在于，具备：压控振荡器，发生具有与输入的控制电压对应的频率的输出信号；可变分频器，按照输入的分频数数据对来自上述压控振荡器的输出信号进行分频，输出分频后的信号；相位比较器，对来自上述可变分频器的输出信号与所输入的基准信号之间的相位进行比较，输出表示比较结果的信号；低通滤波器，对来自上述相位比较器的信号进行低通滤波，作为上述压控振荡器的控制电压而输出；以及发送调制器，与输入的发送数据对应地，计算出上述可变分频器的分频数的变化量，将该分频数的变化量加到中心频率的分频数设定值上，进行频率调制。
在上述的结构中，在发送调制器中，由逻辑电路计算出分频数的变化量，所以在基准信号的频率变化成2倍或1/2倍等的情况下，可以仅通过进行移位来容易地计算出分频数的变化量，可以抑制电路面积增大。
另外，即使在增加与发送数据的变化对应的频率变化幅度的对应数的情况下，只要将可以对应的频率变化幅度的间隔设定成恒定，则可以使用乘法器高效地计算出分频数的变化量，与在ROM中存储全部脉冲响应数据的情况相比，可以抑制电路面积增大。
面向基准信号的频率的对应数、针对发送数据的频率变化幅度的对应数越多，则这些电路面积的抑制效果越显著。
进而，如果设为上述发送调制器具备时钟信号输入端子，使用从该时钟信号输入端子输入的时钟信号，将频率调制的过程分割成多个步骤来进行，计算出与该各步骤对应的分频数的变化量，则可以谋求发送频率频谱的窄带化。
根据本发明的频率合成器，由于具有上述的结构，所以可以通过小规模电路来实现比以往高性能的发送调制频率合成器。
附图说明
图1(a)是示出本发明的实施方式1的频率合成器100的结构的框图。
图1(b)是示出本发明的实施方式1的频率合成器的发送调制器5a的具体结构的一个例子的图。
图2(a)是用于说明本发明的实施方式1的频率合成器100中的频率变化的过程的图。
图2(b)是用于说明本发明的实施方式1的频率合成器100中的频率变化的过程的图。
图3(a)是示出在本发明的实施方式1的频率合成器100中将频率调制的过程分割成多个步骤来进行的效果的发送信号频谱图。
图3(b)是示出在本发明的实施方式1的频率合成器100中将频率调制的过程分割成多个步骤来进行的效果的发送信号频谱图。
图4(a)是示出本发明的实施方式2的频率合成器200的结构的框图。
图4(b)是示出本发明的实施方式2的频率合成器的发送调制器5b的具体结构的一个例子的图。
图5是示出本发明的实施方式2的频率合成器200中的4值FSK的频率调制的情形的图。
图6(a)是示出本发明的实施方式3的频率合成器300的结构的框图。
图6(b)是示出本发明的实施方式3的频率合成器的发送调制器5c的具体结构的一个例子的图。
图7(a)是示出本发明的实施方式4的频率合成器400的结构的框图。
图7(b)是示出本发明的实施方式4的频率合成器的发送调制器5d的具体结构的一个例子的图。
图8是示出本发明的实施方式4的频率合成器400中的发送数据串的图。
图9是示出本发明的实施方式4的频率合成器400中的发送数据串与发送数据时钟的关系的图。
图10是示出本发明的实施方式5的频率合成器500的结构的框图。
图11是示出本发明的实施方式6的无线通信系统600的结构的框图。
图12是示出本发明的实施方式7的无线通信系统700的结构的框图。
图13是示出本发明的实施方式8的无线通信系统800的结构的框图。
(标号说明)
1 相位比较器
2 低通滤波器
3 压控振荡器
4 可变分频器
5 发送调制器
6 sigma delta调制器
7 发送数据生成器
8 功率放大器
9 发送天线
10 接收天线
11 接收电路
12 发送接收切换器
13 发送接收天线
具体实施方式
以下，参照附图对本发明的实施方式进行说明。另外，此处所示的实施方式仅为一个例子，而并不限定于这些实施方式。
(第1实施方式)
图1示出本发明的实施方式1的频率合成器100的结构。
在图1中，1为相位比较器，2为低通滤波器，3为压控振荡器，4为可变分频器，5a为发送调制器。
另外，Rf为基准信号，Ot为输出信号，FD为分频信号，N1为分频数数据，N2为分频数变化量，CL为时钟信号，TD为发送数据。
接下来，对本实施方式1的频率合成器100的动作进行说明。
发生具有与所输入的控制电压对应的频率的输出信号的压控振荡器3的输出信号Ot被作为本频率合成器100的输出信号而输出，同时被输入到可变分频器4。可变分频器4按照所输入的分频数数据N1，对输出信号Ot进行分频，将其作为分频信号FD输出。此处，如果将分频数数据N1设为N，则
(分频信号频率)＝(输出信号频率)/N
另外，此处分频数数据N不限于整数，也可以是包括小数部分的数值。
在相位比较器1中，对所输入的基准信号Rf与分频信号FD之间的相位进行比较，发生并输出表示比较结果的信号1a。表示比较结果的信号1a通过低通滤波器2而被低通滤波后，向压控振荡器3作为其控制信号2a而被输入(反馈)。通过构筑这样的反馈系统，在稳定状态下，成为基准信号Rf与分频信号FD的相位、以及频率一致的状态，所以成为
(基准信号频率)＝(输出信号频率)/N
即
(输出信号频率)＝(基准信号频率)×N。
以上为基本的频率合成器的动作原理。
本实施方式1的频率合成器100的特征在于，为了实现发送频率调制，而在该基本的频率合成器中，具备发送调制器5a。
在2值的频率调制的情况下，对发送调制器5a输入为0或1的发送数据TD，而与各个发送数据对应地，预先设定使输出频率从中心频率变化何种程度。如果将与该发送数据TD对应的距中心频率的频率变化量设为Fdev，则成为
Fdev＝(基准信号频率)×ΔN
此处，ΔN为与发送数据TD对应的分频数变化量，通常是包括小数点以下的位的数。即，按照发送数据TD的值，由发送调制器5a的内部的逻辑电路计算出ΔN＝Fdev/(基准信号频率)。例如，如果考虑输出频率增加+Fdev大小的情况，则将该频率数变化量加到指定中心频率的分频数数据，并输入到可变分频器4，从而成为
(输出信号频率)＝(基准信号频率)×(N+ΔN)
＝(基准信号频率)×{N+Fdev/(基准信号频率)}
＝{(基准信号频率)×N}+Fdev，
与发送数据对应地，输出从中心频率变化了+Fdev大小的频率，而实现发送频率调制。另外，在分频数变化量为-ΔN的情况下，当然，输出从中心频率变化了-Fdev大小的频率。
另外，在由本发明实现的频率调制中，不仅仅是发送模拟数据的频率调制(FM：Frequency Modulation)，而且当然还包括作为与数字值的发送数据对应的频率调制方式的频率偏移调制(FSK：Frequency Shift Keying)。
另外，与发送数据的变化伴随的频率变化、即分频数变化并不限于如图2(a)所示那样通过1次完成的方式，而还可以通过如图2(b)所示那样将该分频数变化分割成多个步骤，并计算出与各个步骤对应的分频数的变化量，来使发送频率频谱窄带化。
图3(a)示出将频率变化如图2(a)所示那样通过1次完成时的发送频率频谱，图3(b)示出将频率变化如图2(b)所示那样分割成多个步骤(在该图的情况下为16次)时的发送频率频谱。
此处的评价条件为输出频率为430MHz、Fdev＝2.1kHz、发送数据速率为2400bps、2值FSK调制。与图3(a)相比，可知在图3(b)中，频谱向所邻接的频率扩展的情况被明显地抑制，而实现窄带化。
在无线通信中，针对邻接信道的发送信号的泄漏成为误动作的原因，成为非常大的问题，所以必须尽可能使发送频率频谱窄带化。因此，可以说如本发明那样将与发送数据的变化伴随的频率变化分割成多个步骤，并计算出与各个步骤对应的分频数的变化量的方法是在使用了发送频率调制的无线通信中必须的方法。
对于发送频率频谱的窄带化的效果，可知所分割的步骤数越多，则效果越显著，但同时存在电路面积变大的问题。这样，窄带化的效果与电路面积具有折中平衡(trade-off)的关系，当超过16步骤，则窄带化的效果变弱，所以分割成16步骤的作法是最佳的。但是，此处，并没有特别限定频率变化的步骤数。
另外，如果将连接所分割的各频率点的波形的形状设为GFSK或正弦波形，则窄带化的效果显著，但此处，并没有特别限定波形的种类，而希望根据系统的容许瑕疵(speck)来选择最佳的种类。
另外，为了决定各步骤的时间间隔，需要输入时钟信号，当使用频率恒定的时钟信号时，可以正确地测定时间间隔。作为频率为恒定的时钟信号，优选使用频率合成器的基准信号、或将该基准信号分频成适当的频率的信号，但此处没有特别限定该时钟信号，另外，还可以将频率并非恒定而总是变化的那样的信号用作时钟信号。
进而，直到频率与发送数据的变化伴随而变化结束为止的各步骤的时间间隔无需完全相同，例如也可以在频率变化量大的位置设定细的时间间隔，而相反在频率变化量小的位置设定大的时间时间，来设定各步骤的时间间隔。
接下来，对本实施方式1的频率合成器的发送调制器5a的具体例子进行说明。
图1(b)是示出本实施方式1的频率合成器的发送调制器5a的具体结构的一个例子的图，在图中，51为迁移频率幅度数据表，52为乘法器，53为多个步骤分割系数计算电路，54为多个步骤分割时间间隔计算电路，55为时间计测计数器。
迁移频率幅度数据表51根据发送数据TD的0或1的信号而输出预先设定的迁移频率幅度。此处，迁移频率幅度总是恒定，所以例如在0时成为-Fdev，在1时成为Fdev。该迁移频率幅度表示迁移前的振荡频率与对应于发送数据的振荡频率的频率差。接下来，由乘法器52计算出分频数变化量ΔN。具体的计算式为
分频数变化量ΔN＝迁移频率幅度Fdev/基准信号频率。
接下来为了将该分频数变化量分割成多个步骤并输出，由多个步骤分割系数计算电路53计算出各步骤中的分频数变化量ΔN(n)。具体而言，将如ΔN(1)＝x1ΔN、ΔN(2)＝x2ΔN、...那样输出对分频数变化量ΔN乘上规定的系数x1、x2的值作为各步骤中的分频数变化量ΔN(n)。另外，由时间计测计数器55计测出在该多个步骤中，直到转移到接下来的步骤的时间间隔。时间计测计数器55对时钟信号(通常为合成器的基准信号CL)进行计数，在与设定了计数值的计数结束值一致时对多个步骤分割系数计算电路53输出接下来步骤转移命令信号Sn。由多个步骤分割时间间隔计算电路54根据基准信号频率Rf和多个步骤分割时间间隔指定信号Si，计算出多个步骤分割时间间隔计数结束值Sc。如果基准信号频率Rf变化，则直到计测某时间为止的计数值也变化，所以成为还输入基准信号频率Rf的结构。
通过以上的动作，发送调制器5a将与发送数据TD对应的分频数变化量分割成多个步骤来输出。
即使在以往技术中，通过在ROM中存储各步骤中的分频数的变化量，而进行这样的发送频率频谱的窄带化，但在该方法中，随着步骤数变多，所需的ROM容量也成比例地增加，所以存在无法回避电路面积增大这样的问题。
但是，在本实施方式1的频率合成器中，在发送调制器5a中，由逻辑电路计算出分频数变化量，所以与以往的从ROM读出脉冲响应数据的情况相比，不仅是ROM装置而且也无需指定地址等而从ROM读出数据的读出电路，可以大幅抑制电路面积增大。
进而，为了对应于各种晶体振子，有时需要可以对应于各种基准信号的频率，但在本实施方式1中，例如在基准信号的频率变化成2倍或1/2倍等的那样的情况下，可以针对分频的变化量仅通过在发送调制器5a中进行移位而容易地计算出，即使在这样的情况下，也可以大幅抑制电路面积增大。
根据这样的本实施方式1的频率合成器100，具备：压控振荡器；可变分频器；相位比较器，对来自可变分频器的输出信号与所输入的基准信号之间的相位进行比较来输出表示比较结果的信号；以及低通滤波器，对来自相位比较器的信号进行低通滤波并作为压控振荡器的控制电压而输出，进而还具备发送调制器，该发送调制器与所输入的发送数据对应地计算出上述可变分频器的分频数的变化量，将该分频数的变化量加到中心频率的分频数设定值，进行频率调制，所以与以往的从ROM读出脉冲响应数据的情况相比，无需ROM装置以及指定地址等而从ROM读出数据的读出电路，可以大幅抑制电路面积增大。
进而，即使在使可以对应于与各种晶体振子对应的各种基准信号的频率的情况下，也可以针对用于得到该不同的基准信号的频率的分频数的变化量，仅通过在发送调制器中进行移位而容易地计算出，仍具有可以大幅抑制电路面积增大的效果。
(实施方式2)
图4是示出本发明的实施方式2的频率合成器200的结构的图。
本实施方式2与实施方式1相比，其特征在于，输入发送调制器5b的发送数据TD的发送数据输入端子501并非1位而为多位；具备输入发送数据值设定信号TDs的输入端子502。
在无线通信中，码元数越多，发送数据速率越快，可以进行效率良好的数据发送。但是，在多位的发送调制中，存在多个频率的变化模型，所以在以往例那样的从ROM读出脉冲响应数据的方法中，必须在ROM中存储频率的变化模型的数量大小的分频数变化量。因此，在以往例中，存在需要庞大的ROM容量的问题。
另一方面，在本实施方式2中，在发送调制器5b中，由逻辑电路计算出分频数变化量，在通常的多值频率调制中，与相邻的发送数据对应的频率差成为恒定，所以在本实施方式2中，仅通过使分频数变化量为整数倍，即使是小规模的电路面积，也可以高效地计算出与各发送数据值的调制模型对应的分频数变化量。
图4(b)是示出本实施方式2的频率合成器的发送调制器5b的具体结构的一个例子的图，在图中，与图1(b)相同的标号为相同或相当部分。另外，56为迁移频率幅度计算电路。
发送数据TD不是为1位的信号而作为多位的信号被输入到本实施方式2的频率合成器的发送调制器5b。迁移频率幅度计算电路56根据发送数据TD和发送数据值设定信号TDs计算并输出迁移频率幅度Fdev。计算出迁移频率幅度Fdev以后的动作与图1(b)所示的实施方式1的频率合成器的发送调制器5a的动作相同，所以省略说明。
例如，如图5所示，在4值的FSK中，发送数据值成为00、01、10、11这4种，但在将与相邻的数据对应的频率差设为2kHz的情况下，即使在从00迁移到其他的某个数据的情况下，频率差也成为2kHz的整数倍。因此，分频数的变化量也成为以某值为基准的整数倍，所以可以大幅减小计算中所需的电路面积。对于该点，在如以往例那样地使用ROM的方法中，无法得到这样的面积的缩小效果，而伴随发送数据的位数的增加，电路面积越发增大。
另外，图5所示的发送数据值与频率的大小的对应关系只不过是一个例子，当然并不是必需要按照该对应关系。
另外，在以上以进行4值的频率调制的技术为例子，但本发明当然还可以适用于进行具有3值、5值、或其以上的发送数据值的发送频率调制的技术。
进而，通过由发送数据值设定输入端子52切换发送数据值的数量，可以随时进行从4值向2值、从2值向4值、或向除此以外的发送数据值的切换，可以即时且容易地进行通信速度的切换。
在这样的本实施方式2的频率合成器200中，发送调制器具备：发送数据输入端子，接受多位的输入；以及发送数据值设定输入端子，用于设定该发送数据值，所以码元数越多，发送数据速率越高，在可以进行效率良好的数据发送的多位的发送调制中，相对于在以往例子那样的从ROM读出脉冲响应数据的方法中需要与频率的变化模型的数量对应的庞大的ROM容量，在本实施方式2中，仅通过在发送调制器5b中利用逻辑电路对分频数变化量进行整数倍而计算，可以实现该多位的发送调制的动作，所以具有可以大幅抑制电路面积增大且可以对应于多值频率调制的效果。
(实施方式3)
图6是示出本发明的实施方式3的频率合成器300的结构的图。
本实施方式3与实施方式1相比，其特征在于，在发送调制器5c中具备输入设定频率的变化量Fdev的Fdev设定信号Fdevs的1位或多位的输入端子503。
在如以往例子那样从ROM读出脉冲响应数据的方法中，在使与发送数据对应的频率变化量可变的情况下，需要与使可变的数量成比例地那样多的ROM容量，存在电路面积变得庞大这样的问题。
在包括本实施方式3的发送调制器的频率合成器300中，由逻辑电路计算出分频数变化量，所以根据逻辑电路的共用化，能够小面积高效地计算出分频数变化量。因此，可以抑制电路面积增大，并且可以使与发送数据对应的频率变化量可变。
图6(b)是示出本实施方式3的频率合成器的发送调制器5c的具体结构的一个例子的图，在图中，与图1(b)相同的标号为相同或相当部分。另外，57为迁移频率幅度计算电路。
对本实施方式3的频率合成器的发送调制器5b，输入发送数据TD和设定频率的变化量Fdev的Fdev设定信号Fdevs。迁移频率幅度计算电路57根据所输入的发送数据TD和Fdev设定信号Fdevs计算并输出迁移频率幅度Fdev。以后的动作与图1(b)所示的实施方式1的频率合成器的发送调制器5a相同，所以省略说明。
在这样的本实施方式3的频率合成器300中，与实施方式1相比，在发送调制器5c中具备设定频率的变化量Fdev的1位或多位的输入端子，所以在如以往例那样从ROM读出脉冲响应数据的方法中，在使与发送数据对应的频率变化量可变的情况下，需要与使可变的数量成比例地那样多的ROM容量，电路面积变得庞大，但在本实施方式3中，通过在发送调制器5c中由逻辑电路计算出分频数变化量，从而可以根据该逻辑电路的共用化，小面积高效地计算出分频数变化量，具有可以抑制电路面积增大且可以使与发送数据对应的频率变化量可变的效果。
(实施方式4)
图7是示出本发明的实施方式4的频率合成器400的结构的图。
本实施方式4与实施方式1相比，其特征在于，在发送调制器5d中具备发送数据时钟输入端子。该发送数据时钟是由外部的发送数据生成器为了对送调制器5d表示确定发送数据的定时而送出的信号。发送调制器5d在与数据时钟的上升沿、或下降沿同步的定时确定发送数据，根据该数据计算出分频数变化量。
在使用了2值的发送数据的发送调制的情况下，即使没有数据时钟只要可以总是检测出发送数据的变化，则也可以进行发送频率调制。另外，即使在使用了多值的发送数据的频率调制的情况下，在多位的发送数据从与位数相同数量的信号线逐次1位1位地独立地被输入的那样的情况下，通过同样地总是检测各位的发送数据的变化，也可以进行发送频率调制。
但是，由于端子数的制约，有时如图8所示那样不得不使用1位的发送数据输入线来串行地发送多个位的发送数据。在这样的情况下，有时无法仅通过发送数据，来区别信号的无变化与位的分割。
例如在如图9所示那样作为2位的发送数据希望依次发送{01}、{00}、{11}的情况下，仅通过对发送数据的变化进行检测，发送数据被识别成{01}、{01}。因此，如果存在这样的误识别，则无法正常地进行通信。
因此，与发送数据一起送出数据时钟，通过例如在图9中的箭头所示的定时确定发送数据，可以使位分割明确化，可以正常地识别多位的发送数据。
图7(b)是示出本实施方式4的频率合成器的发送调制器5d的具体结构的一个例子的图，在图中，与图1(b)相同的标号为相同或相当部分。另外，58为并行发送数据生成电路，59为迁移频率幅度计算电路。
对本实施方式4的频率合成器的发送调制器5d，与发送数据时钟TDCL同步地串行输入发送数据TD。通过发送数据时钟TDCL的定时确定被输入到并行发送数据生成电路58的发送数据，并作为并行发送数据TDp而被输入到迁移频率幅度计算电路59。迁移频率幅度计算电路59根据并行输入的发送数据TDp和发送数据值设定信号TDs计算并输出迁移频率幅度Fdev。计算出迁移频率幅度Fdev以后的动作与图1(b)所示的实施方式1的频率合成器的发送调制器5a的动作相同，所以省略说明。
在这样的本实施方式4的频率合成器400中，在发送调制器5d中具备发送数据时钟输入端子，与发送数据一起送出数据时钟，在由该数据时钟提供的定时确定发送数据而使位分割明确化，所以还可以正常地识别多位的发送数据，具有即使在将发送数据输入线设为1位的状态下也可以实现多值频率调制的效果。
(实施方式5)
图10是示出本发明的实施方式5的频率合成器500的结构的图。
本实施方式5在实施方式1的频率合成器中，其特征在于，具备sigma delta(还称为delta sigma)调制器6。
sigma delta调制器6对加上了与发送数据对应的分频数变化量的分频数数据进行sigma delta调制后作为可变分频器的分频数输入而输出。通过该sigma delta调制，可以使分数分频时的量子化噪声向高频侧扩散。
在频率合成器中，振荡频率附近的噪声造成向邻接信道的泄漏等不希望的影响。但是，通过使该量子化噪声向高频侧扩散，可以利用滤波器来去除噪声分量，可以实现具有高精度的频率频谱的频率合成器。
在这样的本实施方式5的频率合成器500中，在实施方式1的频率合成器中具备sigma delta调制器6，所以由该sigma delta调制器6对加上了与发送数据对应的分频数变化量的分频数数据进行sigmadelta调制后作为可变分频器的分频数输入而输出，通过该sigma delta调制使分数分频时的量子化噪声向高频侧扩散，从而可以利用滤波器来去除噪声分量，具有可以实现具有高精度的频率频谱的频率合成器的效果。
另外，在上述中，分数分频时的量子化噪声的扩散方法不限于sigma delta调制方式，当然还可以使用其他某种方式。
(实施方式6)
图11是示出本发明的实施方式6的无线通信系统600的结构的图。
本实施方式6的无线通信系统600相对实施方式1的频率合成器100，其特征在于，具备：发送数据生成器7，生成发送数据；功率放大器8，对从频率合成器100输出的输出信号的功率进行放大；以及发送天线9，对由功率放大器8放大后的信号进行无线发送。
通过在同一半导体基板上形成本实施方式6的无线通信系统600，可以廉价地实现具有发送频率调制功能的无线通信系统。另外，通过仅在短时间内改变发送频率，而立即恢复到原来的频率，可以保持频率恒定而仅改变发送信号的相位。与应用该技术来进行相位调制的同时，通过改变功率放大器8的放大度，可以实现同时进行相位调制和振幅调制的极化调制。
在这样的本实施方式6的无线通信系统600中，相对实施方式1的频率合成器100，具备：发送数据生成器7，生成发送数据；功率放大器8，对从频率合成器100输出的输出信号的功率进行放大；以及发送天线9，对由功率放大器8放大后的信号进行无线发送，并将其在同一半导体基板上形成，所以可以廉价地实现具有发送频率调制功能的无线通信系统。
另外，通过仅在短时间内改变发送频率，而立即恢复到原来的频率，可以保持频率恒定而仅改变发送信号的相位，与应用该技术来进行相位调制的同时，通过改变功率放大器8的放大度，具有可以实现同时进行相位调制和振幅调制的极化调制的效果。
(实施方式7)
图12是示出本发明的实施方式7的无线通信系统700的结构的图。
本实施方式7相对实施方式6，其特征在于，具备：接收天线10，接收所送出的无线信号；以及接收电路11，从由接收天线10接收到的无线信号取出所发送的数据。
另外，在接收时，频率合成器不进行频率调制，而作为局部振荡器针对每个接收信道持续发出恒定的频率。
通过在一个半导体基板上集成本实施方式7的无线通信系统700，可以廉价地实现具有发送频率调制功能以及接收功能的无线通信系统。
在这样的本实施方式7的无线通信系统700中，相对实施方式6的无线通信系统600，具备：接收天线10，接收所送出的无线信号；以及接收电路11，从由接收天线10接收到的无线信号取出所发送的数据，通过将其在1个半导体基板上集成，具有可以廉价地实现具有发送频率调制功能以及接收功能的无线通信系统的效果。
(实施方式8)
图13是示出本发明的实施方式8的无线通信系统800的结构的图。
本实施方式8其特征在于，在实施方式7中，构成为使发送天线9与接收天线10分别独立，但使用被称为双工器的发送接收切换器12将这些天线共用化成发送接收天线13。由此，可以减少部件数，可以廉价地实现具有发送频率调制功能以及接收功能的无线通信系统。
在这样的本实施方式8的无线通信系统800中，通过使用被称为双工器的发送接收切换器，将发送天线和接收天线共用化成发送接收天线13，可以减少部件数，具有可以廉价地实现具有发送频率调制功能以及接收功能的无线通信系统的效果。
(产业上的可利用性)
根据本发明的频率合成器、无线通信系统、或半导体装置，可以通过小规模的电路面积实现高精度且高性能的发送频率调制，应用于通过频率调制或FSK调制来进行通信的所谓的无线通信用LSI是有用的。特别，在发送频率的变化幅度、发送数据的位数中具有各种通信模式的无线通信系统中，可以得到显著的效果。

Claims (14)

1.一种频率合成器，其特征在于，具备：
压控振荡器，发生具有与输入的控制电压对应的频率的输出信号；
可变分频器，按照输入的分频数数据对来自上述压控振荡器的输出信号进行分频，输出分频后的信号；
相位比较器，对来自上述可变分频器的输出信号与所输入的基准信号之间的相位进行比较，发生并输出表示比较结果的信号；
低通滤波器，对来自上述相位比较器的信号进行低通滤波，作为上述压控振荡器的控制电压而输出；以及
发送调制器，与输入的发送数据对应地，计算出上述可变分频器的分频数的变化量，将该分频数的变化量加到中心频率的分频数设定值上进行频率调制，并将相加后的值输入给上述可变分频器。
2.根据权利要求1所述的频率合成器，其特征在于：
上述发送调制器具备时钟信号输入端子，
使用从该时钟信号输入端子输入的时钟信号，将频率调制的过程分割成多个步骤来进行，计算出与该各步骤对应的分频数的变化量。
3.根据权利要求2所述的频率合成器，其特征在于：
为了将上述频率调制的过程分割成多个步骤来进行而使用的时钟信号是频率恒定的时钟信号。
4.根据权利要求1所述的频率合成器，其特征在于：
上述发送调制器计算出与具有多位的发送数据的多值频率调制对应的分频数的变化量。
5.根据权利要求4所述的频率合成器，其特征在于：
上述发送数据具有多值频率调制的发送数据值。
6.根据权利要求4所述的频率合成器，其特征在于：
上述发送调制器从1位的输入端子连续地被输入多位的发送数据。
7.根据权利要求1所述的频率合成器，其特征在于：
上述发送调制器具备发送数据时钟输入端子，
在与从该发送数据时钟输入端子输入的发送数据时钟同步的定时，判别发送数据的值。
8.根据权利要求1所述的频率合成器，其特征在于：
上述发送调制器将频率调制时的频率变化量设定成多个模型，
计算出与各个频率变化量对应的分频数的变化量。
9.根据权利要求1所述的频率合成器，其特征在于：
具备对由上述发送调制器调制后的分频数数据进行sigma delta调制而输出到可变分频器的sigma delta调制器。
10.一种无线通信系统，其特征在于，具备：
权利要求1中记载的频率合成器；
功率放大器，对上述压控振荡器的输出信号进行放大；
发送天线，送出由上述功率放大器放大后的信号；以及
发送数据生成器，生成发送数据，送到上述频率合成器，
从上述发送天线对由上述频率合成器频率调制后的发送数据信号进行无线发送。
11.根据权利要求10所述的无线通信系统，其特征在于：
通过使上述功率放大器的输出电平可变，同时进行发送信号的相位调制和振幅调制。
12.根据权利要求11所述的无线通信系统，其特征在于，具备：
接收天线，接收所送出的无线信号；以及
接收电路，从由上述接收天线接收到的无线信号，取出所发送的数据。
13.根据权利要求12所述的无线通信系统，其特征在于：
具备在发送时以及接收时，切换上述发送天线以及上述接收天线的发送接收切换器。
14.一种半导体装置，其特征在于：在1个半导体基板上集成权利要求10～13中的任意一项所述的无线通信系统而成。
CN2007800079933A 2006-03-07 2007-03-06 频率合成器、无线通信系统、以及半导体装置 Expired - Fee Related CN101395802B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP060832/2006 2006-03-07
JP2006060832 2006-03-07
PCT/JP2007/054237 WO2007102478A1 (ja) 2006-03-07 2007-03-06 周波数シンセサイザ、無線通信システム、及び半導体装置

Publications (2)

Publication Number Publication Date
CN101395802A CN101395802A (zh) 2009-03-25
CN101395802B true CN101395802B (zh) 2011-10-19

Family

ID=38474905

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800079933A Expired - Fee Related CN101395802B (zh) 2006-03-07 2007-03-06 频率合成器、无线通信系统、以及半导体装置

Country Status (5)

Country Link
US (1) US20090098834A1 (zh)
EP (1) EP2009797A1 (zh)
JP (1) JP4480097B2 (zh)
CN (1) CN101395802B (zh)
WO (1) WO2007102478A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7795986B2 (en) * 2007-10-16 2010-09-14 Semiconductor Components Industries, Llc Multi-format all-digital modulator and method
JP6455002B2 (ja) * 2014-07-18 2019-01-23 セイコーエプソン株式会社 回路装置、送信モジュール、電子機器及び移動体
US10481179B2 (en) * 2015-06-30 2019-11-19 Tektronix, Inc. Automatic frequency prescaler
KR102194710B1 (ko) * 2016-11-28 2020-12-23 삼성전기주식회사 카메라 모듈의 액츄에이터
KR102059820B1 (ko) 2016-11-30 2019-12-27 삼성전기주식회사 카메라 모듈의 액츄에이터
JP6556889B2 (ja) * 2017-03-17 2019-08-07 アンリツ株式会社 スペクトラム拡散クロック発生器及びスペクトラム拡散クロック発生方法とパターン発生器及びパターン発生方法
JP7143646B2 (ja) * 2018-06-27 2022-09-29 オムロン株式会社 Ｒｆｉｄ通信ユニット、ｒｆｉｄ通信ユニットの制御方法、およびプログラム
CN110399008A (zh) * 2019-07-16 2019-11-01 武汉鑫诚欣科技有限公司 超短波及微波频段无线信号接收的频率合成器及方法
US11563607B2 (en) * 2019-09-24 2023-01-24 Forkbeard Technologies AS Orthogonal frequency scheme for narrowband acoustic signaling

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4631466A (en) * 1985-04-25 1986-12-23 Westinghouse Electric Corp. Phase locked stepper motor controlled light chopper
JPH0614065A (ja) * 1992-06-26 1994-01-21 Nec Corp 多値ｆｓｋ変調器
JP2000013256A (ja) * 1998-06-23 2000-01-14 Alps Electric Co Ltd 送信回路
EP1111793B1 (en) * 1999-12-13 2003-11-05 Matsushita Electric Industrial Co., Ltd. Frequency synthesizer apparatus equipped with delta-sigma modulator in fraction part control circuit
US6735181B1 (en) * 2000-06-26 2004-05-11 Atmel Corporation Wireless transceiver with subtractive filter compensating both transmit and receive artifacts
JP2004201123A (ja) * 2002-12-19 2004-07-15 Hitachi Kokusai Electric Inc 振幅変調送信機
JP4045978B2 (ja) * 2003-02-25 2008-02-13 松下電器産業株式会社 デジタル信号送受信機
JP3852939B2 (ja) * 2003-08-22 2006-12-06 松下電器産業株式会社 広帯域変調ｐｌｌおよびその変調度調整方法
JP4309790B2 (ja) * 2004-03-22 2009-08-05 株式会社東芝 デジタル位相同期ループ回路及びこのデジタル位相同期ループ回路の制御方法
JP2006261714A (ja) * 2005-03-15 2006-09-28 Renesas Technology Corp 通信用半導体集積回路および携帯通信端末

Also Published As

Publication number Publication date
WO2007102478A1 (ja) 2007-09-13
US20090098834A1 (en) 2009-04-16
CN101395802A (zh) 2009-03-25
JP4480097B2 (ja) 2010-06-16
JPWO2007102478A1 (ja) 2009-07-23
EP2009797A1 (en) 2008-12-31

Similar Documents

Publication Publication Date Title
CN101395802B (zh) 频率合成器、无线通信系统、以及半导体装置
CN100555882C (zh) ∑δ发送电路以及使用它的信号收发机
US6549078B1 (en) Method and system for directly modulating a voltage controlled oscillator for use in frequency/phase modulated systems
US9973196B2 (en) Clock synchronizer
CN103427835B (zh) 频率调制器
EP1374519A1 (en) Method of and apparatus for performing amplitude and phase modulation
CN105610432A (zh) 低功率双极型360度时间数字转换器
US20140192789A1 (en) Concept for bidirectional data transmission between a base station and a node
CN102122955A (zh) 基于分数分频频率综合器的多标准i/q正交载波产生装置
EP2220761A2 (en) Pll calibration
US20150207502A1 (en) Method and Apparatus for Reference-Less Repeater with Digital Control
US5387883A (en) Quadrature modulator having controlled phase shifter
CN1937411A (zh) 用于锁相环系统中的信号滤波的系统和方法
CN101421927A (zh) 射频合成器以及含有该合成器的发射机或接收机
JP2002344547A (ja) データ伝送方法
US11356106B2 (en) Phase locked loop and electronic device including the same
US7486743B2 (en) Device and method of measuring frequency domain response in RF modulator
AU2006280444B2 (en) Dual port modulator
US10863509B2 (en) Systems and methods for frequency hopping waveforms
CN103220243A (zh) 一种确定频偏估计值的方法和设备
JP4085774B2 (ja) フラクショナルｎｐｌｌシンセサイザの発振周波数帯域制限方法を用いた無線通信方法
US8767876B2 (en) Filter offset compensation
US20230318658A1 (en) Device comprising a synchronization circuit for performing near field communication
US11490386B2 (en) Communication apparatus and method for controlling communication apparatus
RU2666228C1 (ru) Дискретный фазоразностный манипулятор

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111019

Termination date: 20130306